DE102021108583B4 - IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung - Google Patents

IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung Download PDF

Info

Publication number
DE102021108583B4
DE102021108583B4 DE102021108583.7A DE102021108583A DE102021108583B4 DE 102021108583 B4 DE102021108583 B4 DE 102021108583B4 DE 102021108583 A DE102021108583 A DE 102021108583A DE 102021108583 B4 DE102021108583 B4 DE 102021108583B4
Authority
DE
Germany
Prior art keywords
fin
blind
fin structure
electrically inactive
single active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021108583.7A
Other languages
English (en)
Other versions
DE102021108583A1 (de
DE102021108583B8 (de
Inventor
Anton Tokranov
Kai Sun
Elizabeth Strehlow
James Mazza
David Pritchard
Heng Yang
Mohamed RABIE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102021108583A1 publication Critical patent/DE102021108583A1/de
Application granted granted Critical
Publication of DE102021108583B4 publication Critical patent/DE102021108583B4/de
Publication of DE102021108583B8 publication Critical patent/DE102021108583B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung (100), umfassend:ein Halbleitersubstrat (102);eine erste Isolationsstruktur, die in dem Halbleitersubstrat (102) angeordnet ist;eine zweite Isolationsstruktur, die in dem Halbleitersubstrat (102) angeordnet ist;eine FinFET-Transistorvorrichtung (100), die über dem Halbleitersubstrat (102) angeordnet ist, wobei die FinFET-Transistorvorrichtung (100) eine einzelne aktive Finnenstruktur (104E) aufweist; undeine elektrisch inaktive Blindfinnenstruktur (108), die neben der einzelnen aktiven Finnenstruktur der FinFET Transistorvorrichtung (100) angeordnet ist, wobei die elektrisch inaktive Blindfinnenstruktur (108) in Bezug auf den elektrischen Betrieb eines FinFET-Transistors mit der einzelnen aktiven Finnenstruktur elektrisch inaktiv ist, wobei die elektrisch inaktive Blindfinnenstruktur (108) nicht durch eine leitende Struktur kontaktiert ist;wobei die erste Isolationsstruktur mit einem ersten Graben (111) zwischen der einzelnen aktiven Finnenstruktur der FinFET Transistorvorrichtung (100) und der elektrisch inaktiven Blindfinnenstruktur (108) angeordnet ist, wobei der erste Graben (111) mit einem isolierenden Material (114) gefüllt ist, das eine erste vertikale Dicke aufweist;undwobei die zweite Isolationsstruktur mit einem zweiten Graben (110) zwischen der elektrisch inaktiven Blindfinnenstruktur (108) und einer anderen Finnenstruktur angeordnet ist, wobei der zweite Graben (110) mit einem isolierenden Material (114) gefüllt ist, das eine erste zweite vertikale Dicke aufweist, die größer ist als die erste vertikale Dicke des ersten Grabens (111).

Description

  • Hintergrund
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen verschiedene neue Ausführungsformen eines integrierten Schaltungsprodukts (IC-Produkt), das eine FinFET-Vorrichtung mit einer einzelnen aktiven Finne und eine elektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung aufweist, und Verfahren zur Herstellung solcher IC-Produkte.
  • Beschreibung des Stands der Technik
  • Transistorbauelementen gibt es in einer Vielzahl von Ausgestaltungen, z. B. als planare Bauelemente, FinFET-Bauelemente, vertikale Bauelemente usw. FinFET-Bauelemente werden üblicherweise in modernen IC-Produkten eingesetzt. Ein FinFET-Bauelement kann eine einzelne aktive Finne (d. h. eine einzelne Halbleiterstruktur) oder mehrere Finnen (d. h. mehrere Halbleiterstrukturen) umfassen. Eine solche Finne weist eine Längsachse auf, die im Wesentlichen horizontal zu einer oberen Oberfläche des Halbleitersubstrats ausgerichtet ist, auf dem das FinFET-Bauelement gebildet ist. FinFET-Bauelemente mit einer einzelnen Finne werden in vielen IC-Produkten immer beliebter, bei denen ein geringer Leistungsverbrauch wichtig ist, z. B. in Mobiltelefonen und tragbaren Computergeräten. Allerdings können zumindest einige der traditionellen Herstellungsverfahren, die zur Bildung von Bauelementen mit einer einzelnen Halbleiterstruktur (z. B. FinFET- und vertikale Bauelemente) verwendet werden, dazu neigen, die Bildung von unerwünschten kristallinen Defekten in der Finne eines FinFET-Bauelements mit einer einzelnen Finne zu verstärken, was zu einer Verringerung der Leistungsfähigkeiten des resultierenden Bauelements führen kann. Genauer gesagt kann bei einigen Herstellungsverfahren zunächst ein Oxidmaterial so gebildet werden, dass es die Gräben neben der Finne überfüllt. Leider übt das Oxidmaterial in einigen Fällen eine laterale oder horizontale mechanische Verspannung (in der Gate-Breitenrichtung der FinFET-Vorrichtung) auf die Finne aus, wobei die mechanische Verspannung dazu neigt, die Finne auseinander zu ziehen. Diese Verspannung auf der Finne neigt dazu, zur Bildung der oben erwähnten unerwünschten kristallinen Defekte in der Finne zu führen.
  • Die vorliegende Erfindung ist im Allgemeinen auf verschiedene neue Ausführungsformen eines IC-Produkts mit einer FinFET-Transistorvorrichtung mit einer einzelnen Finne und eine elektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung und Verfahren zur Herstellung solcher IC-Produkte gerichtet, die eines oder mehrere der oben genannten Probleme lösen oder zumindest reduzieren können.
  • Bekannt sind dabei aus US 2019 / 0 181 145 A1 SRAM-Speichervorrichtungen mit reduziertem Kontaktwiderstand, aus US 2019 / 0 067 120 A1 selbstausgerichtete Isolationsfinnen in FinFET-Strukturen sowie aus DE 10 2017 100 783 A1 Isolationsstrukturen in FinFETs nach einem Ätzen von Dummy-Finnen.
  • Zusammenfassung
  • Erfindungsgemäß ist eine Vorrichtung gemäß Anspruch 1.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung ist mit Bezug auf die folgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen verständlich, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen und in denen:
    • 1-18 neue Ausführungsformen eines IC-Produkts mit einer FinFET-Transistorvorrichtung mit einer einzelnen aktiven Finne und einer elektrisch inaktiven Struktur für Finnen zur Verringerung von Verspannung, sowie Verfahren zur Herstellung solcher IC-Produkte umfasst. Die Zeichnungen sind nicht maßstabsgetreu.
  • Detaillierte Beschreibung
  • Im Folgenden sind verschiedene Ausführungsformen der Erfindung beschrieben. Im Interesse der Klarheit sind nicht alle Merkmale einer tatsächlichen Implementierung in dieser Beschreibung beschrieben. Bei der Entwicklung einer solchen konkreten Ausführungsform sind zahlreiche implementierungsspezifische Entscheidungen zu treffen, um die speziellen Ziele der Entwickler zu erreichen, wie z. B. die Einhaltung systembezogener und geschäftsbezogener Randbedingungen, die von einer Implementierung zur anderen variieren. Darüber kann zwar ein solcher Entwicklungsaufwand komplex und zeitaufwendig sein, stellt für den Fachmann angesichts dieser Beschreibung jedoch ein Routineunternehmen dar.
  • Der vorliegende Gegenstand wird nun mit Bezug auf die beiliegenden Figuren beschrieben. Verschiedene Strukturen, Systeme und Vorrichtungen sind in den Zeichnungen nur zu Erklärungszwecken schematisch dargestellt und um die vorliegende Erfindung nicht mit Details zu verdunkeln, die dem Fachmann bekannt sind. Dennoch sind die beiliegenden Zeichnungen zur Beschreibung und Erläuterung anschaulicher Beispiele der vorliegenden Erfindung bereitgestellt. Die hierin verwendeten Wörter und Ausdrücke sind so zu verstehen und auszulegen, dass sie eine Bedeutung haben, die dem Verständnis dieser Wörter und Ausdrücke durch den Fachmann auf dem entsprechenden Gebiet entspricht. Eine spezielle Definition eines Begriffs oder einer Phrase, d. h. eine Definition, die sich von der gewöhnlichen und üblichen Bedeutung durch den Fachmann unterscheidet, soll durch die einheitliche Verwendung des Begriffs oder der Phrase hier nicht impliziert werden. In dem Maße, in dem ein Begriff oder eine Phrase eine besondere Bedeutung haben soll, d.h. eine Bedeutung, die sich von derjenigen durch den Fachmann unterscheidet, wird eine solche besondere Definition in der Beschreibung ausdrücklich in einer definitorischen Weise dargelegt, die die besondere Definition für den Begriff oder die Phrase direkt und unmissverständlich liefert. Wie für den Fachmann bei vollständiger Lektüre der vorliegenden Anmeldung ohne weiteres ersichtlich ist, können die hierin beschriebenen Verfahren bei der Herstellung einer Vielzahl unterschiedlicher Produkte eingesetzt werden, einschließlich, aber ohne Beschränkung auf Logikprodukte, Speichergeräte usw.
  • Verschiedene dotierte Bereiche, z. B. Source/Drain-Bereiche, Halo-Implantationsbereiche, Wannenbereiche und dergleichen, sind in den beiliegenden Zeichnungen nicht dargestellt. Natürlich soll die hier beschriebene Erfindung nicht auf die hier dargestellten und beschriebenen anschaulichen Beispiele beschränkt sein. Die verschiedenen hierin dargestellten Komponenten, Strukturen und Materialschichten können unter Verwendung einer Vielzahl unterschiedlicher Materialien und durch eine Vielzahl bekannter Verfahrensschritte gebildet werden, z. B. mittels chemischer Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), einem thermischen Wachstumsprozess, Spin-Coating-Verfahren usw. Die Dicken dieser verschiedenen Materialschichten können je nach Anwendung ebenfalls variieren. Unter Bezugnahme auf die beigefügten Zeichnungen werden nun verschiedene anschauliche Ausführungsformen der hier beschriebenen Verfahren und Vorrichtungen näher beschrieben. Mit Bezug auf die beiliegenden Figuren werden nun verschiedene anschauliche Ausführungsformen der hierin beschriebenen Verfahren und Produkte näher beschrieben.
  • Die 1-18 stellen verschiedene neue Ausführungsformen eines IC-Produkts 100, das eine FinFET-Transistorvorrichtung mit einer einzelnen Finne und eine elektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung umfasst, sowie verschiedene neue Verfahren zur Herstellung solcher IC-Produkte dar. Das IC-Produkt 100 wird auf und über einem Halbleitersubstrat 102 gebildet (siehe 2). Das Halbleitersubstrat 102 kann eine Vielzahl von Konfigurationen aufweisen, wie z. B. eine Bulk-Silizium-Konfiguration. Das Substrat 102 kann auch eine Halbleiterauf-Isolator (SOI) -Konfiguration aufweisen, die eine Halbleiterbasisschicht, eine vergrabene Isolationsschicht und eine über der vergrabenen Isolationsschicht angeordnete aktive Halbleiterschicht umfasst, wobei Transistorvorrichtungen (nicht dargestellt), die auf dem Substrat gebildet sind, in und über der aktiven Halbleiterschicht ausgebildet sind. Das Substrat 102 kann aus Silizium oder aus Materialien hergestellt sein, die von Silizium verschieden sind. Daher sind die Begriffe „Substrat“ oder „Halbleitersubstrat“ so zu verstehen, dass sie alle halbleitenden Materialien und alle Formen solcher Materialien umfassen.
  • In 1 (ebene Aufsicht) und 2 (Querschnittsansicht) ist das IC-Produkt 100 dargestellt, nachdem bekannte Herstellungsverfahren durchgeführt wurden, um eine Vielzahl von Finnen 104A-K (gemeinsam mit Bezugszeichen 104 bezeichnet) im Substrat 102 zu bilden. In einem anschaulichen Prozessablauf werden die Finnen 104 über dem gesamten Substrat 102 gebildet. Zur Bildung der Finnen 104 wurde eine strukturierte Finnenbildungsätzmaske (nicht dargestellt), z. B. eine Kombination aus einer Siliziumdioxidschicht (z. B. ein Pad-Oxid) und einer Siliziumnitridschicht (z. B. ein Pad-Nitrid), über dem Substrat 102 gebildet. Danach wurden ein oder mehrere Ätzprozesse durch die strukturierte Ätzmaske zur Bildung der Finnen durchgeführt, um eine Vielzahl von Finnenbildungsgräben 111 im Substrat 102 festzulegen. Dieser Ätzprozess resultiert in der Bildung der Finnen 104. Die strukturierte Finnenbildungsätzmaske wird schließlich in späteren Bearbeitungsvorgängen entfernt.
  • Im Allgemeinen kann das IC-Produkt 100 eine Vielzahl von FinFET-Transistorvorrichtungenn umfassen, wobei jedes der FinFET-Transistorvorrichtungen eine beliebige Anzahl von Finnen 104 umfassen kann. Das IC-Produkt 100 umfasst jedoch auch mindestens eine FinFET-Transistorvorrichtung, die nur eine einzige aktive Finne 104 aufweist, die an der elektrischen Aktivität der FinFET-Vorrichtung beteiligt ist, d. h. Ladungsträger (Elektronen oder Löcher) fließen nur durch eine einzige Finne, wenn das Bauelement in Betrieb ist. Die hier beschriebenen FinFET-Vorrichtungen können entweder Vorrichtungen vom N-Typ oder P-Typ sein. Natürlich können auch andere Vorrichtungen und Strukturen, z. B. planare Transistorvorrichtungen, vertikale Transistorvorrichtungen, Widerstände usw., auf dem IC-Produkt vorhanden sein.
  • Die Höhen- und Querschnittskonfiguration der Finnen 104 können auch in Abhängigkeit von der jeweiligen Anwendung variieren. In den hier dargestellten Beispielen sind die Finnen 104 mit einer vereinfachten rechteckigen Querschnittskonfiguration dargestellt, die eine im Wesentlichen gleichmäßige seitliche Breite (in der Gate-Breitenrichtung) über die Höhe der Finnen 104 aufweist. In einer realen Vorrichtung können die Finnen 104 eine sich verjüngende Querschnittskonfiguration aufweisen, wobei die Breite der oberseitigen Oberfläche der Finne 104 (d.h. die obere kritische Dimension) in der Gate-Breitenrichtung der FinFET-Vorrichtung geringer ist als die Breite der Unterseite der Finne 104 in der Gate-Breitenrichtung. Darüber hinaus kann die axiale Länge der Finnen 104 auch je nach der jeweiligen Anwendung variieren, z. B. kann die axiale Länge der Finnen 104 auf verschiedenen Transistorvorrichtungen voneinander verschieden sein. Daher sollten die Größe und Konfiguration der Finnen 104 und die Art und Weise, in der sie hergestellt werden, nicht als den gegenwärtig beschriebenen Gegenstand beschränkend angesehen werden. Die Finnen 104 können mit jedem gewünschten Finnenabstand gebildet sein. Natürlich können die Finnen 104 auf dem IC-Produkt alle mit einer gleichmäßigen Beabstandung ausgebildet sein oder sie können mit einer ungleichmäßigen Beabstandung ausgebildet sein, wobei einige der Finnen mit einer ersten Beabstandung ausgebildet sind, während andere Finnen mit einer Beabstandung ausgebildet sind, die sich von der ersten Beabstandung unterscheidet. Auf einem IC-Produkt können mehr als zwei verschiedene Finnenabstände verwendet werden. Darüber hinaus können die Gate-Strukturen der hierin beschriebenen FinFET-Vorrichtungen mit bekannten Gate-First- oder Replacement-Gate-Herstellungstechniken hergestellt werden.
  • 3 zeigt das IC-Produkt 100, nachdem eine strukturierte Finnen-Schnitt-Ätzmaske 106, z. B. eine strukturierte Schicht aus Photolack/BARC, auf dem Produkt 100 unter Durchführung herkömmlicher Fertigungstechniken gebildet wurde. Die Finnen-Schnitt-Ätzmaske 106 legt Abschnitte der Finnen 104 frei, die entfernt werden sollen, sowie Bereiche, in denen eine tiefe Isolationsstruktur im Substrat 102 gebildet werden soll. Wie weiter unten ausführlicher beschrieben wird, ist in einer anschaulichen Ausführungsform die Finne 104E die einzige aktive Finne 104E für jede von einer Vielzahl von FinFET-Vorrichtungen mit einer einzelnen Finne, d.h. Ladungsträger (Elektronen oder Löcher) fließen nur durch die einzige aktive Finne 104E der FinFET-Vorrichtung mit einer einzelnen Finne, wenn die Vorrichtung in Betrieb ist, d.h. „EIN“ geschaltet ist.
  • Zusätzlich ist ein Abschnitt der Finne 104F eine elektrisch inaktive oder „Blind“-finnenstruktur 108 zur Verringerung von Verspannung (siehe 4) für die einzelne aktive Finne 104E. Die Blindfinnenstruktur 108 zur Verringerung von Verspannung ist in Bezug auf die FinFET-Vorrichtung mit einer einzelnen Finne in dem Sinne elektrisch inaktiv, dass keine Ladungsträger (Elektronen oder Löcher) durch die Blindfinnenstruktur 108 zur Verringerung von Verspannung zu irgendeinem Teil des Metallisierungssystems (oder Verdrahtungssystems) auf dem IC-Produkt fließen, wenn die FinFET-Vorrichtung mit einer einzelnen Finne in Betrieb ist, d. h. „EIN“ geschaltet ist. Darüber hinaus ist die Blindfinnenstruktur 108 zur Verringerung von Verspannung auch in Bezug auf alle anderen FinFET-Vorrichtungen, die auf dem IC-Produkt ausgebildet sind, elektrisch inaktiv, unabhängig von der Anzahl der Finnen, die solche anderen FinFET-Vorrichtungen aufweisen könnten.
  • 4 (ebene Aufsicht) und 5 (Querschnittsansicht) zeigen das IC-Produkt 100, nachdem mehrere Prozessvorgänge durchgeführt wurden. Zunächst wurden ein oder mehrere Ätzvorgänge durch die strukturierte Finnen-Schnitt-Ätzmaske 106 durchgeführt, um die freiliegenden Abschnitte der Finnen 104 zu entfernen und tiefe Isolationsgräben 112 (siehe 5) im Substrat 102 zu bilden. Anschließend wurde die Finnen-Schnitt-Ätzmaske 106 entfernt. Dann wurde eine Schicht aus einem isolierenden Material 114 gebildet, um die Gräben 111 und 112 so zu überfüllen, dass die oberseitige Oberfläche der Schicht aus isolierendem Material 114, wie sie ursprünglich abgeschieden wurde, über der oberseitigen Oberfläche der Finnen 104 liegt. Die Schicht aus isolierendem Material 114 kann z. B. aus einem fließfähigen Oxid (FCVD), einem Spin-On-Oxid (SOD), Siliziumdioxid, einem HDP-Oxid oder einem HARP-Oxid usw. gebildet sein. Zu diesem Zeitpunkt wurden ein oder mehrere Planarisierungsprozesse (z. B. ein CMP- und/oder Rückätzprozess) durchgeführt, um Abschnitte der Schicht aus isolierendem Material 114 zu entfernen und die oberseitige Oberfläche der Finnen 104 freizulegen. Als nächstes wurde ein zeitgesteuertes Vertiefungsätzverfahren durchgeführt, um einen Abschnitt der vertikalen Dicke der Schicht aus isolierendem Material 114 zu entfernen. Der Vertiefungsätzprozess wird für eine ausreichende Dauer durchgeführt, so dass die Schicht aus isolierendem Material 114 eine im Wesentlichen ebene, vertiefte oberseitige Oberfläche 114R aufweist, die auf einem gewünschten Höhenniveau innerhalb der Gräben 111 angeordnet ist. Das Ausmaß der Vertiefung der Schicht aus isolierendem Material 114 kann je nach Anwendung variieren. Dieser Vertiefungsätzprozess legt die gewünschte finale Finnenhöhe der Finnen 104 für die FinFET-Vorrichtungen frei. Die Prozessvorgänge führen auch zur Bildung einer tiefen Isolationsstruktur 110 (umfassend das isolierende Material 114) im Substrat 102, die benachbarte Transistorvorrichtungen voneinander elektrisch isoliert. Die tiefe Isolationsstruktur 110 umfasst das isolierende Material 114, das in und über den tiefen Isolationsgräben 112 angeordnet ist. Die tiefe Isolationsstruktur 110 erstreckt sich bis zu einer Tiefe im Substrat unterhalb der Tiefe der Finnenbildungsgräben 111 und die vertikale Dicke des isolierenden Materials 114 in der tiefen Isolationsstruktur 110 ist größer als die vertikale Dicke des Abschnitts des isolierenden Materials 114, der über den Finnenbildungsgräben 111 angeordnet ist.
  • Mit weiterem Bezug auf die 4 und 5 wurden die Finnen 104C, 104D und 104G vollständig von dem dargestellten Abschnitt des Substrats 102 entfernt. Ein Abschnitt der axialen Länge der Finnen 104H-J wurde ebenfalls während des Finnen-Schnitt-Prozesses entfernt. Die Gate-Längenrichtung (GL) und Gate-Breitenrichtung (GW) der finalen Transistorvorrichtungen sind in den 4 und 5 dargestellt. Wie oben erwähnt, ist die Finne 104E die einzige aktive Finne für jede der FinFET-Vorrichtungen mit einer einzelnen Finne, während ein Abschnitt der Finne 104F zu einer elektrisch inaktiven Blindfinnenstruktur 108 zur Verringerung von Verspannung für die einzelne aktive Finne 104E wird.
  • Angesichts der sehr kleinen Abmessungen einer einzelnen aktiven Finne, insbesondere in der Gate-Breitenrichtung der Vorrichtung, stellt eine solche einzelne aktive Finne 104E eine relativ fragile Struktur dar. Wenn darüber hinaus relativ große Bereiche der tiefen Isolationsstruktur 110 neben der einzelnen aktiven Finne 104E angeordnet sind, kann das isolierende Material 114 in der tiefen Isolationsstruktur 110 eine Zugspannung (wie durch die Pfeile 117 in 5 angedeutet) auf die Finne 104E ausüben, die dazu neigt, die Finne 104E auseinander zu ziehen und die zur Bildung von spannungsinduzierten Fehlern (nicht dargestellt) in der kristallinen Struktur der Finne 104E führen kann. Solche spannungsinduzierten Fehler in der einzelnen aktiven Finne 104E können zu einer Verringerung der Betriebsleistung der fertigen FinFET-Vorrichtung führen. Genauer gesagt können in einigen Anwendungen ein oder mehrere Nass- oder Trocken-Anneal-Prozesse an der Schicht aus isolierendem Material 114 durchgeführt werden, nachdem sie gebildet wurde. In einigen Fällen kann sich die Schicht aus isolierendem Material 114 während eines oder mehrerer dieser Anneal-Prozesse um etwa 5-15 % zusammenziehen. Die Kontraktion der Schicht aus isolierendem Material 114 führt zu der Zugspannung 117, die auf die einzelne aktive Finne 104E ausgeübt wird. Der Zweck der Blindfinnenstruktur 108 zur Verringerung von Verspannung besteht darin, die auf die einzelne aktive Finne 104E ausgeübte Spannung zu reduzieren und dadurch die Wahrscheinlichkeit der Bildung von spannungsinduzierten Fehlern in der einzelnen aktiven Finne 104E zu verringern. In dem in den 4 und 5 dargestellten Beispiel ist die Blindfinnenstruktur 108 zur Verringerung von Verspannung innerhalb der gleichen Zelle angeordnet, in der sich die einzelne aktive Finne 104E befindet. Wie jedoch weiter unten ausführlicher beschrieben wird, kann in einigen Anwendungen die Blindfinnenstruktur 108 zur Verringerung von Verspannung in einer anderen Zelle als der Zelle angeordnet sein, die die einzelne aktive Finne 104E umfasst.
  • Mit Bezug auf 4 befindet sich ein relativ großer Abschnitt 110X der tiefen Isolationsstruktur 110 zwischen der Finne 104E und der Finne 104K und zwischen den geschnittenen Enden der Finnen 104H-J. Ohne die Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung wäre die Abmessung (in der Gate-Breitenrichtung) des Abschnitts 110X der tiefen Isolationsstruktur 110, der eine Spannung auf die einzelne aktive Finne 104E ausübt, die Abmessung 110Y. Aufgrund der Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung ist jedoch die Abmessung (in der Gate-Breitenrichtung) des Abschnitts 110X der tiefen Isolationsstruktur 110, der eine Spannung auf die einzelne aktive Finne 104E ausübt, auf die Abmessung 110W reduziert. Die Abmessung 110L des Abschnitts 110X der tiefen Isolationsstruktur 110 (in Gatelängenrichtung) ist in beiden Situationen gleich.
  • Als Ergebnis der Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung zwischen der einzelnen aktiven Finne 104E und dem Abschnitt 110X der tiefen Isolationsstruktur 110 gibt es ein reduziertes Volumen des isolierenden Materials 114 in dem Abschnitt 110X der tiefen Isolationsstruktur 110 und daher wird weniger Spannung 117 auf die einzelne aktive Finne 104E ausgeübt. Die Blindfinnenstruktur 108 zur Verringerung von Verspannung wirkt auch, um die auf die einzelne aktive Finne 104E wirkende Beanspruchung zu verringern, indem sie die einzelne aktive Finne 104E mechanisch unterstützt. Das heißt, in Abwesenheit der Blindfinnenstruktur 108 zur Verringerung von Verspannung würde die durch den Abschnitt 110X der tiefen Isolationsstruktur 110 erzeugte mechanische Spannung nur auf die einzelne aktive Finne 104E wirken. Mit der angeordneten Blindfinnenstruktur 108 zur Verringerung von Verspannung wirkt die durch den Abschnitt 110X der tiefen Isolationsstruktur 110 erzeugte mechanische Spannung nun jedoch auf zwei Finnen - die einzelne aktive Finne 104E und die Blindfinnenstruktur 108 zur Verringerung von Verspannung. Anders ausgedrückt bleibt die durch den Abschnitt 110X der tiefen Isolationsstruktur 110 erzeugte mechanische Spannung gleich, die mechanische Spannung wirkt jedoch nun auf eine größere Fläche, wodurch sich die mechanische Spannung auf die beiden Finnen verteilt. Als Ergebnis wird die Dehnung in der einzelnen aktiven Finne 104E (und der Blindfinnenstruktur 108 zur Verringerung von Verspannung) reduziert, was zu einer Verringerung der dehnungsinduzierten Defekte in der einzelnen aktiven Finne 104E führen sollte.
  • In dem in den 1-7 dargestellten anschaulichen Beispiel ist die einzelne aktive Finne 104E mit einer ersten Finnenbeabstandung gebildet und die Blindfinnenstruktur 108 zur Verringerung von Verspannung ist um eine einzelne Finnenbeabstandung entfernt von der einzelnen aktiven Finne 104E ausgebildet. Für die in den 1-7 gezeigte Ausführungsform zeigen Simulationsdaten, dass die Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung die maximale mechanische Spannung (MPa) an der einzelnen aktiven Finne 104E um bis zu etwa 10% und die durchschnittliche mechanische Spannung (MPa) an der einzelnen aktiven Finne 104E um etwa 14,5% verringern kann. Darüber hinaus kann die Verringerung von Verspannung entlang der axialen Länge (in der Gate-Längenrichtung) der einzelnen aktiven Finne 104E über eine Abmessung erfolgen, die größer ist als die axiale Länge 108L der Blindfinnenstruktur 108 zur Verringerung von Verspannung.
  • Natürlich können mehrere verschiedene FinFET-Vorrichtungen mit einer einzelnen Finne auf der einzelnen aktiven Finne 104E gebildet werden. Die physikalischen Abmessungen der Blindfinnenstruktur 108 zur Verringerung von Verspannung, z. B. ihre axiale Länge 108L (in der Gate-Längenrichtung), können je nach der jeweiligen Anwendung variieren. In einer beispielhaften Ausführungsform kann die axiale Länge 108L der Blindfinnenstruktur 108 zur Verringerung von Verspannung im Wesentlichen gleich der Abmessung 110L (in der Gate-Längenrichtung) des Abschnitts 110X der tiefen Isolationsstruktur 110 sein. In anderen Anwendungen kann die axiale Länge 108L von der Abmessung 110L abweichen, d. h. kleiner oder größer sein als diese. In dieser besonderen Ausführungsform ist die Blindfinnenstruktur 108 zur Verringerung von Verspannung ein Abschnitt einer benachbarten Finne, z.B. der Finne 104F, die eine Finnenbeabstandung von der einzelnen aktiven Finne 104E entfernt gebildet wurde, aber das ist möglicherweise nicht in allen Anwendungen der Fall, wie weiter unten ausführlicher beschrieben ist.
  • In dem in 4 dargestellten Beispiel umfasst die einzelne aktive Finne 104E eine erste Seitenwand 104S1 und eine zweite Seitenwand 104S2, die einander gegenüberliegen, wobei die Seitenwand 104S1 näher an dem Abschnitt 110X der tiefen Isolationsstruktur 110 angeordnet ist als die zweite Seitenwand 104S2. In einer Ausführungsform kann die Blindfinnenstruktur 108 zur Verringerung von Verspannung angrenzend an die erste Seitenwand 104S1 der einzelnen aktiven Finne 104E ausgebildet sein. In dieser Situation befindet sich in einer Ansicht von oben zumindest ein Teil der Blindfinnenstruktur 108 zur Verringerung von Verspannung zwischen der einzelnen aktiven Finne 104E und dem Abschnitt 110X der tiefen Isolationsstruktur 110. In anderen Anwendungen kann die Blindfinnenstruktur 108 zur Verringerung von Verspannung jedoch angrenzend an die gegenüberliegende Seite 104S2 der einzelnen aktiven Finne 104E ausgebildet sein. In dieser letzteren Situation verringert die Blindfinnenstruktur 108 zur Verringerung von Verspannung immer noch die auf die einzelne aktive Finne 104E ausgeübte mechanische Spannung, indem sie eine mechanische Unterstützung bietet, d.h. die einzelne aktive Finne 104E verstärkt, ohne das Volumen des isolierenden Materials 114 zu reduzieren, das in dem Abschnitt 110X der tiefen Isolationsstruktur 110 angeordnet ist. In noch anderen Anwendungen kann eine elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung angrenzend an beide Seiten 104S1, 104S2 der einzelnen aktiven Finne 104E ausgebildet sein. In dieser Situation dürfen die Blindfinnenstrukturen 108 zur Verringerung von Verspannung, die auf gegenüberliegenden Seiten der Finne 104E ausgebildet sind, nicht die gleichen physikalischen Abmessungen aufweisen, jedoch kann es in einigen Anwendungen der Fall sein.
  • Eine leitfähige Gate-Struktur kann über der elektrisch inaktiven Blindfinnenstruktur 108 zur Verringerung von Verspannung ausgebildet sein oder nicht. 6 (ebene Ansicht) und 7 (Querschnittsansicht) zeigen das IC-Produkt, nachdem vereinfacht dargestellte Gates 130 auf dem IC-Produkt 100 gebildet wurden und wobei ein Gate 130B über der Blindfinnenstruktur 108 zur Verringerung von Verspannung und der einzelnen aktiven Finne 104E ausgebildet wurde. 8 (ebene Ansicht) zeigt eine Ausführungsform des IC-Produkts, bei der das Gate 130B nur über der einzelnen aktiven Finne 104E gebildet ist (eine Querschnittsansicht dieser Ausführungsform ist nicht vorgesehen). Wie oben erwähnt, können die Gate-Strukturen für die Gates 130 für die hierin beschriebenen Transistorvorrichtungen unter Durchführung von Gate-First- oder Replacement-Gate-Herstellungstechniken gebildet werden. Die in der Querschnittsansicht in 7 gezeigten Gates 130 sind zur Bezugnahme mit den Bezugszeichen 130A-C bezeichnet. In Bezug auf 7 umfasst jedes der Gates 130 eine Gate-Struktur 131, einen Seitenwandabstandshalter 138 und eine Gate-Kappe 136, wie weiter unten ausführlicher beschrieben ist. Mit Bezug auf 7 wird in einem anschaulichen Herstellungsverfahren für Ersatz-Gates zunächst eine sogenannte „Dummy“- oder Opfer-Gate-Struktur (nicht dargestellt) mit einer anfänglichen (oder Opfer-) Gate-Kappenschicht über dem Substrat 102 gebildet und strukturiert. Danach wird mindestens ein Seitenwandabstandshalter 138 angrenzend an die strukturierte Dummy-Gate-Struktur/KappenSchicht gebildet. Die Dummy-Gate-Struktur verbleibt an ihrem Platz, während viele Prozessschritte zur Bildung der Vorrichtungen durchgeführt werden, z. B. ein Bilden von erhöhten, dotierten Source/Drain-Bereichen, ein Durchführen eines Anneal-Prozesses zur Reparatur von Schäden am Substrat usw. An einem bestimmten Punkt in einem solchen Prozessablauf für ein Ersatz-Gate wird die anfängliche Gate-Kappenschicht durch einen chemisch-mechanischen Polierprozess (CMP) relativ zu einer Schicht aus isolierendem Material 140 entfernt, um die Dummy-Gate-Struktur für die weitere Verarbeitung freizulegen. Danach werden ein oder mehrere Ätzprozesse durchgeführt, um die Dummy-Gate-Struktur zu entfernen, was zur Bildung einer Gate-Aussparung (nicht gezeigt) führt, die seitlich durch die Innenflächen des Abstandshalters 138 definiert ist.
  • Als nächstes werden verschiedene Prozessvorgänge durchgeführt, um eine anschauliche finale Gate-Struktur 131 und eine finale Gate-Kappe 136 für eine jede der FinFET-Vorrichtungen zu bilden. Nachdem beispielsweise das Dummy-Gate entfernt wurde, kann ein konformer chemischer Gasphasenabscheidungsprozess (CVD-Prozess) oder ein Atomlagenabscheidungsprozess (ALD-Prozess) durchgeführt werden, um eine konforme Gate-Isolationsschicht 132 zu bilden, die aus einer High-k-Schicht aus isolierendem Material, z. B. Hafniumoxid, Siliziumdioxid usw., in der Gate-Aussparung gebildet ist. Danach können eine oder mehrere Metall- oder Metalllegierungsschichten und/oder Polysiliziumschichten (die zur Gate-Elektrode 134 werden) in der Gate-Aussparung über der Gate-Isolationsschicht 132 abgeschieden werden. Anschließend wird ein CMP-Prozess durchgeführt, um überschüssige Abschnitte der abgeschiedenen Materialschichten zu entfernen, die sich außerhalb der Gate-Aussparung und über der Schicht aus isolierendem Material 140 befinden. Diese Vorgänge führen zu den schematisch dargestellten finalen Gate-Strukturen 131. Nachdem die Materialien der finalen Ersatz-Gate-Strukturen 131 in den Gate-Aussparungen gebildet wurden, wurde ein zeitlich abgestimmter Vertiefungsätzprozess durchgeführt, um die Materialien der finalen Ersatz-Gate-Struktur 131 zu vertiefen und so Platz für die finale Gate-Kappe 136 zu schaffen, die in den Ersatz-Gate-Aussparungen über den ausgesparten Materialien der finalen Ersatz-Gate-Strukturen 131 gebildet wird. Die Gate-Kappe 136 wurde gebildet, indem eine Schicht aus Gate-Kappenmaterial, z. B. Siliziumnitrid, auf dem Substrat und in den Gate-Aussparungen über der ausgesparten Materialien der finalen Ersatz-Gate-Strukturen 131 abgeschieden und anschließend ein CMP-Prozess durchgeführt wurde, um das überschüssige Gate-Kappenmaterial zu entfernen, das sich über der oberseitigen Oberfläche der Schicht aus isolierendem Material 140 befindet. Natürlich können die Konstruktionsmaterialien für die Gate-Strukturen 131 für eine NFET-Vorrichtung und eine PFET-Vorrichtung unterschiedlich sein. Die hier dargestellten Gate-Strukturen 131 sollen insofern repräsentativ sein, als sie jede Art von Gate-Struktur darstellen sollen, die auf einem IC-Produkt gebildet werden kann. In einer anschaulichen Ausführungsform kann die Gate-Struktur 131 um die einzelne aktive Finne 104E und um die Blindfinnenstruktur 108 zur Verringerung von Verspannung angeordnet ist.
  • Die 9-11 stellen eine weitere anschauliche Ausführungsform eines IC-Produkts 100 dar, wobei die Blindfinnenstruktur 108 zur Verringerung von Verspannung in einem größeren Abstand von der einzelnen aktiven Finne der FinFET-Vorrichtung mit einer einzelnen aktiven Finne ausgebildet ist. In diesem speziellen Beispiel umfasst das IC-Produkt 100 einen Abschnitt einer vereinfacht dargestellten ersten Zelle 141A und einen Abschnitt einer vereinfacht dargestellten zweiten Zelle 141B (gemeinsam mit dem Bezugszeichen 141 bezeichnet). In einem anschaulichen Beispiel umfasst jede der Zellen 141 eine Mehrzahl von NFET-Vorrichtungen und eine Mehrzahl von PFET-Vorrichtungen. Ein reales IC-Produkt 100 kann mehrere Millionen solcher Zellen 141 aufweisen und die Zellen 141 können eine Vielzahl verschiedener Konfigurationen sowie eine Vielzahl verschiedener physikalischer Größen aufweisen, z. B. kleine Zellen, große Zellen, sehr große Zellen usw. In einer Ausführungsform können die Zellen 141 so genannte Standardzellen sein. Eine solche Standardzelle ist eine Sammlung oder Anordnung einer Vielzahl von NFET- Vorrichtungen und einer Vielzahl von PFET-Vorrichtungen mit einer festen Höhe und einer Breite, die einem Vielfachen des kontaktierten Poly-Pitches am Technologieknoten entspricht. In einigen Anwendungen sind die Zellen so gestaltet, dass die Zellen nebeneinander ausgerichtet sein können, ohne die Mindestgrundregeln für den jeweiligen Technologieknoten zu verletzen. In einer anschaulichen Ausführungsform kann die Blindfinnenstruktur 108 zur Verringerung von Verspannung in einem beliebigen Bereich des IC-Produkts ausgebildet sein, z. B. in einem Power-Rail-Bereich innerhalb einer bestimmten Zelle, in einem gemeinsamen Power-Rail-Bereich zwischen zwei Zellen an der Grenze der Zellen, in einem Pickup-Bereich, in dem die Gate-Struktur kontaktiert wird, usw.
  • In einer bestimmten Ausführungsform wird eine einzelne elektrisch aktive Finne 104 für die FinFET-Vorrichtungen in der ersten Zelle 141A gebildet, während die Blindfinnenstruktur 108 zur Verringerung von Verspannung für die einzelne aktive Finne 104E in der zweiten Zelle 141 B gebildet wird. In 9 ist das IC-Produkt 100 dargestellt, nachdem bekannte Herstellungsverfahren durchgeführt wurden, um eine Vielzahl von Finnen 104A-P (auf die gemeinsam mit der Ziffer 104 Bezug genommen wird) im Substrat 102 zu bilden. Die Finnen 104A-F sind innerhalb des dargestellten Abschnitts der ersten Zelle 141A ausgebildet, während die Finnen 104G-P innerhalb des dargestellten Abschnitts der zweiten Zelle 141 B ausgebildet sind. Die Finnen 104 können mit den oben beschriebenen Techniken gebildet werden.
  • 10 zeigt das IC-Produkt 100, nachdem eine strukturierte Finnen-Schnitt-Ätzmaske 120, z. B. eine strukturierte Schicht aus Photolack/BARC, auf dem Produkt 100 unter Durchführung herkömmlicher Herstellungsverfahren gebildet wurde. Wie zuvor legt diese Finnen-Schnitt-Ätzmaske 120 Abschnitte der Finnen 104 frei, die entfernt werden sollen, sowie Bereiche, in denen eine tiefe Isolationsstruktur 110 im Substrat 102 gebildet wird. Wie weiter unten ausführlicher beschrieben wird, stellt in diesem anschaulichen Beispiel die Finne 104D (in Zelle 141A) die einzelne aktive Finne für jedes einer Vielzahl von FinFET-Vorrichtungen mit einer einzelnen Finne dar, während ein Abschnitt der Finne 104K (in Zelle 141B) die elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung für die einzelne aktive Finne 104D darstellt.
  • 11 stellt das IC-Produkt 100 dar, nachdem mehrere Prozessvorgänge dargestellt wurden. Zunächst wurden ein oder mehrere Ätzvorgänge durch die strukturierte Finnen-Schnitt-Ätzmaske 120 durchgeführt, um die freiliegenden Abschnitte der Finnen 104 zu entfernen und tiefe Isolationsgräben 112 (nicht dargestellt) im Substrat 102 zu bilden. Anschließend wurde die Finnen-Schnitt-Ätzmaske 120 entfernt. Dann wurde eine Schicht aus isolierendem Material 114 wie oben beschrieben gebildet und wie oben beschrieben vertieft. Dieser Vertiefungsätzprozess legt die gewünschte finale Finnenhöhe der Finnen 104 für die FinFET-Vorrichtungen frei. Wie zuvor führen diese Prozessvorgänge auch zur Bildung einer tiefen Isolationsstruktur 110 im Substrat 102, die benachbarte Transistorvorrichtungen elektrisch voneinander isoliert. In dem in der 11 dargestellten anschaulichen Beispiel ist die einzelne aktive Finne 104D mit einem ersten Finnenabstand ausgebildet und die Blindfinnenstruktur 108 zur Verringerung von Verspannung ist in einem Abstand von der einzelnen aktiven Finne 104D ausgebildet, wobei der Abstand gleich einer Vielzahl von ersten Finnenabständen ist.
  • Mit weiterem Bezug auf 11 wurden die Finnen 104B, 104C, 104F, 104G, 104J, 104L, 1004M und 104P von dem dargestellten Abschnitt des Substrats 102 vollständig entfernt. Ein Abschnitt der axialen Länge der Finnen 104E, 104H, 104I, 104K, 104N und 1040 wurde ebenfalls während des Finnenschnittprozesses entfernt. Wie oben erwähnt, wird in dieser Ausführungsform die Finne 104D zu der einzelnen aktiven Finne für jede aus einer Vielzahl von FinFET-Vorrichtungen mit einer einzelnen Finne, während ein Abschnitt der Finne 104K die elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung für die einzelne aktive Finne 104D darstellt.
  • Wie zuvor gibt es einen relativ großen Abschnitt 110X, der neben der einzelnen aktiven Finne 104D und zwischen den abgeschnittenen Enden der Finnen 104H-I und der Finnen 104N-O angeordnet ist. Ohne die Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung wäre die Abmessung (in der Gate-Breitenrichtung) des gesamten Abschnitts 110X der tiefen Isolationsstruktur 110, der eine mechanische Spannung auf die einzelne aktive Finne 104D ausübt, gleich der Abmessung 11 0Y. Aufgrund der Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung wird jedoch die Abmessung (in der Gate-Breitenrichtung) des Abschnitts 110X der tiefen Isolationsstruktur 110, der eine mechanische Spannung auf die einzelne aktive Finne 104D ausübt, auf die Abmessung 110W reduziert. Das heißt, dass aufgrund der Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung der Abschnitt 110X (z. B. die untere Hälfte) der tiefen Isolationsstruktur 110, der eine mechanische Spannung auf die einzelne aktive Finne 104D ausübt, zwischen der Blindfinnenstruktur 108 zur Verringerung von Verspannung und der einzelnen aktiven Finne 104E angeordnet ist. Wie zuvor ist die Abmessung 110L des Abschnitts 110X der tiefen Isolationsstruktur 110 in beiden Situationen gleich. Wie zuvor verringert das Bilden der Blindfinnenstruktur 108 zur Verringerung von Verspannung zwischen der Finne 104D und der Finne 104P das Volumen des isolierenden Materials 114 in dem Abschnitt 110X der tiefen Isolationsstruktur 110, der eine mechanische Spannung auf die einzelne aktive Finne 104D ausübt, effektiv und daher wird weniger Spannung 117 auf die einzelne aktive Finne 104D ausgeübt.
  • Die 12-18 zeigen eine weitere anschauliche Ausführungsform eines IC-Produkts 100, das eine Blindfinnenstruktur 108 zur Verringerung von Verspannung auf dem IC-Produkt 100 aufweist, wobei die Blindfinnenstruktur 108 zur Verringerung von Verspannung in einem Pick-up-Bereich des IC-Produkts gebildet wird. Darüber hinaus spiegelt diese Ausführungsform die Flexibilität in Bezug auf die Anordnung der Blindfinnenstruktur 108 zur Verringerung von Verspannung an verschiedenen Stellen auf dem IC-Produkt wider, um das Leistungsvermögen der Transistorvorrichtungen nicht nachteilig zu beeinflussen. 12 stellt das IC-Produkt 100 dar, nachdem bekannte Herstellungsverfahren durchgeführt wurden, um eine Vielzahl von Finnen 104A-K (zusammen mit dem Bezugszeichen 104 bezeichnet) im Substrat 102 zu bilden. Die Finnen 104 können unter Verwendung der oben beschriebenen Techniken gebildet werden.
  • 13 zeigt das IC-Produkt 100, nachdem eine strukturierte Finnen-Schnitt-Ätzmaske 122, z. B. eine strukturierte Schicht aus Photolack/BARC, auf dem Produkt 100 durch Ausführen herkömmlicher Herstellungsverfahren gebildet wurde. Wie zuvor legt diese Finnen-Schnitt-Ätzmaske 122 Abschnitte der Finnen 104 frei, die entfernt werden sollen, sowie Bereiche, in denen eine tiefe Isolationsstruktur 110 im Substrat 102 gebildet wird. Wie weiter unten ausführlicher beschrieben ist die Finne 104E in diesem anschaulichen Beispiel die einzige aktive Finne für jede aus einer Vielzahl von FinFET-Vorrichtungen mit einer einzelnen Finne, während ein Abschnitt der Finne 104H eine elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung für die einzige aktive Finne 104D ist.
  • 14 zeigt das IC-Produkt 100, nachdem mehrere Prozessvorgänge durchgeführt wurden. Zunächst wurden ein oder mehrere Ätzvorgänge durch die strukturierte Finnen-Schnitt-Ätzmaske 122 durchgeführt, um die freiliegenden Abschnitte der Finnen 104 zu entfernen und tiefe Isolationsgräben 112 (nicht dargestellt) im Substrat 102 zu bilden. Anschließend wurde die Finnen-Schnitt-Ätzmaske 122 entfernt. Dann wurde eine Schicht aus isolierendem Material 114 gemäß der Beschreibung oben gebildet und vertieft. Dieser Vertiefungsätzprozess legt die gewünschte finale Finnenhöhe der Finnen 104 für die FinFET-Vorrichtungen frei. Wie zuvor führen diese Prozessvorgänge auch zur Bildung einer tiefen Isolationsstruktur 110 im Substrat 102, die benachbarte Transistorvorrichtungen voneinander elektrisch isoliert.
  • Mit weiterem Bezug auf 14 wurden die Finnen 104C, 104D, 104G und 104I von dem dargestellten Abschnitt des Substrats 102 vollständig entfernt. Ein Abschnitt der axialen Länge der Finnen 104F, 104H, 104J und 104K wurde ebenfalls während des Finnenschnittprozesses entfernt. Gemäß der Beschreibung oben stellt die Finne 104E in dieser Ausführungsform die einzelne aktive Finne für jede aus einer Vielzahl von FinFET-Vorrichtungen mit einer einzelnen Finne dar, während ein Abschnitt der Finne 104H die elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung für die einzelne aktive Finne 104E darstellt.
  • Wie zuvor gibt es einen relativ großen Abschnitt 110X der tiefen Isolationsstruktur 110, der neben der einzelnen aktiven Finne 104E und zwischen den abgeschnittenen Enden der Finne 104H und den Finnen 104J-K angeordnet ist. Wie zuvor ist aufgrund der Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung die Abmessung (in der Gate-Breitenrichtung) des Abschnitts 110X der tiefen Isolationsstruktur 110, der eine mechanische Spannung auf die einzelne aktive Finne 104E ausübt, auf die Abmessung 110W reduziert. Wie zuvor wird durch das Bilden der Blindfinnenstruktur 108 zur Verringerung von Verspannung das Volumen des isolierenden Materials 114 in dem Abschnitt 110X der tiefen Isolationsstruktur 110, der eine mechanische Spannung auf die einzelne aktive Finne 104E ausübt, effektiv reduziert und daher wird auf die einzelne aktive Finne 104E eine geringere Verspannung 117 ausgeübt.
  • 15 zeigt das IC-Produkt, nachdem die oben beschriebenen Gates 130 auf dem IC-Produkt 100 gebildet wurden. Typischerweise werden die Gates 130 zunächst als längliche, linienförmige Strukturen gebildet. An einem Zeitpunkt im Herstellungsprozess des IC-Produkts 100 werden die in 15 gezeigten anfänglichen Gates 130 auf eine gewünschte axiale Länge geschnitten, um individuelle Gates für verschiedene Transistorvorrichtungen zu bilden.
  • Dementsprechend zeigt 16 die Position einer Öffnung 132 in einer potenziell strukturierten Gate-Schnitt-Maskenschicht (Schicht nicht dargestellt), an der die Gates 130 geschnitten werden. Gemäß der Darstellung in 15 befindet sich die Öffnung 132 über einem Abschnitt der Blindfinnenstruktur 108 zur Verringerung von Verspannung. Würden die Gate-Schnitt-Prozesse durch die Öffnung 132 hindurch durchgeführt, berührten die Enden der Gates 130 im gestrichelten Bereich 143 die Blindfinnenstruktur 108. Eine solche Situation würde eine unerwünschte Kondensatorstruktur erzeugen, die sich jedes Mal auflädt und entlädt, wenn die betroffenen Gate-Strukturen mit Energie versorgt werden, wodurch das Leistungsvermögen der Vorrichtung verringert wird. Daher ist die Durchführung des Gate-Schnitt-Prozesses durch die Öffnung 132 nicht akzeptabel. Darüber hinaus könnte das Bilden einer Gate-Struktur über der Blindfinnenstruktur 108 zur Verringerung von Verspannung die Blindfinnenstruktur 108 zur Verringerung von Verspannung elektrisch aktiv machen, zumindest bis zu einem gewissen Grad.
  • Dementsprechend zeigt 17 das IC-Produkt nach einer weiteren potenziell strukturierten Gate-Schnitt-Maskenschicht (Schicht nicht dargestellt) und die Position einer Öffnung 132A, in die die Gates 130 geschnitten werden.
  • 18 zeigt das IC-Produkt, nachdem die durch die Öffnung 132A freigelegten Abschnitte der Gates 130 entfernt wurden. Darstellungsgemäß wurden die geschnittenen Enden der Gates 130, die an die Blindfinnenstruktur 108 zur Verringerung von Verspannung angrenzen, um einen Abstand 144 weiter von der Blindfinnenstruktur 108 zur Verringerung von Verspannung entfernt angeordnet, wodurch die oben erwähnten Probleme mit der Bildung einer unerwünschten Kondensatorstruktur beseitigt werden. Für die in den 12-18 gezeigte Ausführungsform zeigen Simulationsdaten, dass die Bildung der Blindfinnenstruktur 108 zur Verringerung von Verspannung die maximale mechanische Spannung (MPa) auf der einzelnen aktiven Finne 104E um bis zu etwa 5% und die durchschnittliche mechanische Spannung (MPa) auf der einzelnen aktiven Finne 104E um etwa 7% reduzieren kann. Darüber hinaus kann die Verringerung von Verspannung entlang der axialen Länge (in der Gate-Längenrichtung) der einzelnen aktiven Finne 104E für eine Abmessung auftreten, die größer ist als die axiale Länge 108L (siehe 4) der Blindfinnenstruktur 108 zur Verringerung von Verspannung.
  • Wie oben erwähnt, ist die Blindfinnenstruktur 108 zur Verringerung von Verspannung in einer anschaulichen Ausführungsform elektrisch inaktiv in Bezug auf den Stromfluss durch die FinFET-Vorrichtung oder die Vorrichtungen, die die einzelne aktive Finne umfassen, d. h., es fließt kein Strom durch die Blindfinnenstruktur 108 zur Verringerung von Verspannung zu irgendeinem Teil des Metallisierungssystems (oder Verdrahtungssystems) auf dem IC-Produkt. Die Blindfinnenstruktur 108 zur Verringerung von Verspannung ist auch elektrisch inaktiv in Bezug auf den Stromfluss durch ein oder mehrere andere FinFET-Vorrichtungen auf dem IC-Produkt, unabhängig von der Anzahl von Finnen auf diesen anderen FinFET-Vorrichtungen.
  • Die Blindfinnenstruktur 108 zur Verringerung von Verspannung kann durch eine Vielzahl verschiedener Techniken elektrisch inaktiv gemacht werden, die separat und/oder in Kombination eingesetzt werden können. Beispielsweise kann ein Gate 130 nicht über der elektrisch inaktiven Blindfinnenstruktur 108 zur Verringerung von Verspannung ausgebildet sein (wie in 8 gezeigt). In anderen Fällen werden keine leitenden Source/Drain-Metallisierungsstrukturen (wie z. B. Grabensilizidbereiche - nicht dargestellt) ausgebildet, um die elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung unter allen Umständen zu kontaktieren, so dass Ladungsträger (z. B. Elektronen oder Löcher) nicht durch die elektrisch inaktive Blindfinnenstruktur 108 zur Verringerung von Verspannung fließen, wenn die Transistorvorrichtung mit einer einzelnen Finne „EIN“ geschaltet wird oder wenn eine andere FinFET-Vorrichtung auf dem IC-Produkt „EIN“ geschaltet wird. Selbst in der Situation, in der eine aktive leitfähige Gate-Struktur 131 über der Blindfinnenstruktur 108 zur Verringerung von Verspannung ausgebildet ist (wie in den 6 und 7 gezeigt), sind keine leitfähigen Source/Drain-Metallisierungsstrukturen (wie z. B. Graben-Silizid-Bereiche - nicht gezeigt) ausgebildet, um die Blindfinnenstruktur 108 zur Verringerung von Verspannung zu kontaktieren. In dem Maße, in dem eine aktive Gatestruktur 131 über der Blindfinnenstruktur 108 zur Verringerung von Verspannung ausgebildet ist und ein Kondensator zwischen der Blindfinnenstruktur 108 mit verringerter Verspannung und der aktiven Gatestruktur 131 erzeugt wird, ist diese Situation als eine Situation zu verstehen, in der die Blindfinnenstruktur 108 zur Verringerung von Verspannung in Bezug auf den elektrischen Betrieb der FinFET-Vorrichtung mit einzelner Finne noch elektrisch inaktiv ist, d.h. in Bezug auf den Stromfluss durch die FinFET-Vorrichtung mit einer einzelnen Finne elektrisch inaktiv ist. Daher ist der Begriff „elektrisch inaktiv“, wie er hier und in den beigefügten Ansprüchen verwendet wird, so zu verstehen, dass er die obige Bedeutung hat.
  • Beispielsweise können die oben dargestellten Verfahrensschritte in einer anderen Reihenfolge durchgeführt werden. Es ist zu beachten, dass die Verwendung von Begriffen wie „erster“, „zweiter“, „dritter“ oder „vierter“ zur Beschreibung verschiedener Prozesse oder Strukturen in dieser Beschreibung und in den beigefügten Ansprüchen nur als kurzer Verweis auf solche Schritte/Strukturen verwendet wird und nicht notwendigerweise bedeutet, dass diese Schritte/Strukturen in dieser geordneten Reihenfolge durchgeführt/gebildet werden.

Claims (8)

  1. Vorrichtung (100), umfassend: ein Halbleitersubstrat (102); eine erste Isolationsstruktur, die in dem Halbleitersubstrat (102) angeordnet ist; eine zweite Isolationsstruktur, die in dem Halbleitersubstrat (102) angeordnet ist; eine FinFET-Transistorvorrichtung (100), die über dem Halbleitersubstrat (102) angeordnet ist, wobei die FinFET-Transistorvorrichtung (100) eine einzelne aktive Finnenstruktur (104E) aufweist; und eine elektrisch inaktive Blindfinnenstruktur (108), die neben der einzelnen aktiven Finnenstruktur der FinFET Transistorvorrichtung (100) angeordnet ist, wobei die elektrisch inaktive Blindfinnenstruktur (108) in Bezug auf den elektrischen Betrieb eines FinFET-Transistors mit der einzelnen aktiven Finnenstruktur elektrisch inaktiv ist, wobei die elektrisch inaktive Blindfinnenstruktur (108) nicht durch eine leitende Struktur kontaktiert ist; wobei die erste Isolationsstruktur mit einem ersten Graben (111) zwischen der einzelnen aktiven Finnenstruktur der FinFET Transistorvorrichtung (100) und der elektrisch inaktiven Blindfinnenstruktur (108) angeordnet ist, wobei der erste Graben (111) mit einem isolierenden Material (114) gefüllt ist, das eine erste vertikale Dicke aufweist; und wobei die zweite Isolationsstruktur mit einem zweiten Graben (110) zwischen der elektrisch inaktiven Blindfinnenstruktur (108) und einer anderen Finnenstruktur angeordnet ist, wobei der zweite Graben (110) mit einem isolierenden Material (114) gefüllt ist, das eine erste zweite vertikale Dicke aufweist, die größer ist als die erste vertikale Dicke des ersten Grabens (111).
  2. Vorrichtung (100) nach Anspruch 1, wobei die einzelne aktive Finnenstruktur (104E) erste und zweite gegenüberliegende Seitenwände (104S1, 104S2) aufweist, wobei die erste Seitenwand (104S1) näher zu der zweiten Isolationsstruktur angeordnet ist als die zweite Seitenwand (104S2), und wobei die elektrisch inaktive Blindfinnenstruktur (108) neben der ersten Seitenwand (104S1) angeordnet ist, wobei in Ansicht von oben mindestens ein Abschnitt der elektrisch inaktiven Blindfinnenstruktur (108) zwischen der einzelnen aktiven Finnenstruktur und der zweiten Isolationsstruktur angeordnet ist.
  3. Vorrichtung (100) nach Anspruch 1, wobei die zweite Isolationsstruktur eine erste Länge in einer Richtung aufweist, die einer Gate-Längenrichtung (GL) des FinFET-Transistors entspricht, und wobei die elektrisch inaktive Blindfinnenstruktur (108) eine zweite Länge in der Richtung aufweist, die der Gate-Längenrichtung (GL) des FinFET-Transistors entspricht, und wobei die erste Länge und die zweite Länge im Wesentlichen gleich sind.
  4. Vorrichtung (100) nach Anspruch 1, wobei die zweite Isolationsstruktur eine erste Länge in einer Richtung aufweist, die einer Gate-Längenrichtung (GL) des FinFET-Transistors entspricht, und wobei die elektrisch inaktive Blindfinnenstruktur (108) eine zweite Länge in der Richtung aufweist, die der Gate-Längenrichtung (GL) des FinFET-Transistors entspricht, und wobei die erste Länge und die zweite Länge verschieden sind.
  5. Vorrichtung (100) nach Anspruch 1, wobei die zweite Isolationsstruktur eine erste Länge in einer Richtung aufweist, die einer Gate-Längenrichtung (GL) des FinFET-Transistors entspricht, und wobei die elektrisch inaktive Blindfinnenstruktur (108) eine zweite Länge in der Richtung aufweist, die der Gate-Längenrichtung (GL) des FinFET-Transistors entspricht, und wobei die erste Länge größer ist als die zweite Länge.
  6. Vorrichtung (100) nach Anspruch 1, wobei die einzelne aktive Finnenstruktur (104E) mit einem ersten Finnenabstand gebildet ist, und wobei die elektrisch inaktive Blindfinnenstruktur (108) in einem Abstand gleich einem einzelnen ersten Finnenabstand von der einzelnen aktiven Finnenstruktur entfernt angeordnet ist.
  7. Vorrichtung (100) nach Anspruch 1, ferner umfassend eine Gate-Struktur (131), die um die einzelne aktive Finne und die elektrisch inaktive Blindfinnenstruktur (108) herum angeordnet ist.
  8. Vorrichtung (100) nach Anspruch 1, ferner eine Gate-Struktur (131) umfassend, die um die einzelne aktive Finne herum angeordnet ist, wobei die Gate-Struktur (131) nicht um die elektrisch inaktive Blindfinnenstruktur (108) herum angeordnet ist.
DE102021108583.7A 2020-05-18 2021-04-07 IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eine elektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung Active DE102021108583B8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/876,532 US11276651B2 (en) 2020-05-18 2020-05-18 IC product comprising a single active fin FinFET device and an electrically inactive fin stress reduction structure
US16/876,532 2020-05-18

Publications (3)

Publication Number Publication Date
DE102021108583A1 DE102021108583A1 (de) 2021-11-18
DE102021108583B4 true DE102021108583B4 (de) 2023-12-07
DE102021108583B8 DE102021108583B8 (de) 2024-02-15

Family

ID=78280690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021108583.7A Active DE102021108583B8 (de) 2020-05-18 2021-04-07 IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eine elektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung

Country Status (3)

Country Link
US (1) US11276651B2 (de)
CN (1) CN113690316A (de)
DE (1) DE102021108583B8 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US20220093587A1 (en) * 2020-09-18 2022-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layout and method thereof
US20220344490A1 (en) * 2021-04-21 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. System and methods of manufacturing semiconductor devices
KR20230105178A (ko) * 2022-01-03 2023-07-11 삼성전자주식회사 반도체 장치 및 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017100783A1 (de) 2016-07-29 2018-02-01 Taiwan Semiconductor Manufacturing Co. Ltd. Ätzen von Dummy-Finnen, um Vertiefungen in einem Substrat auszubilden
US20190067120A1 (en) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US20190181145A1 (en) 2017-12-11 2019-06-13 Semiconductor Manufacturing International (Beijing) Corporation Method and device to reduce finfet sram contact resistance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915112B2 (en) * 2008-09-23 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stress film for mobility enhancement in FinFET device
US8881066B2 (en) 2011-12-29 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mandrel modification for achieving single fin fin-like field effect transistor (FinFET) device
KR20140052734A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10204202B2 (en) 2016-06-29 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy fin cell placement in an integrated circuit layout
US10297555B2 (en) * 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
CN108461544B (zh) * 2017-02-17 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11011545B2 (en) * 2017-11-14 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including standard cells
US20200051812A1 (en) * 2018-08-07 2020-02-13 International Business Machines Corporation Preventing delamination at silicon/dielectic interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017100783A1 (de) 2016-07-29 2018-02-01 Taiwan Semiconductor Manufacturing Co. Ltd. Ätzen von Dummy-Finnen, um Vertiefungen in einem Substrat auszubilden
US20190067120A1 (en) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US20190181145A1 (en) 2017-12-11 2019-06-13 Semiconductor Manufacturing International (Beijing) Corporation Method and device to reduce finfet sram contact resistance

Also Published As

Publication number Publication date
US11276651B2 (en) 2022-03-15
CN113690316A (zh) 2021-11-23
US20210358865A1 (en) 2021-11-18
DE102021108583A1 (de) 2021-11-18
DE102021108583B8 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
DE102018218518B4 (de) Epitaktische Strukturen in komplementären Feldeffekttransistoren
DE102021108583B4 (de) IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE102013103057B4 (de) Halbleitervorrichtung mit FinFETs mit zweistufigen Finnen
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE102005001134B4 (de) Knotenpunkt-Kontaktstrukturen in Halbleitervorrichtungen, insbesondere SRAM-Vorrichtungen, und Verfahren zur Herstellung derselben
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE112010004804B4 (de) Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, insbesondere von FinFETs
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE3037431C2 (de)
DE102019210342B4 (de) Bilden von selbstausgerichteten gate- und source/drain-kontakten unter verwendung eines opfergatekappenabstandhalters
DE102005022306B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET)
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102020201378A1 (de) Komplementäre feldeffekttransistoren integrierende strukturen und sram-bitzellen
DE102015117142A1 (de) Kontakte für stark skalierte Transistoren
DE102014207415A1 (de) Dicht gepackte Standardzellen für integrierte Schaltungsprodukte und Verfahren zu deren Herstellung
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102013103470A1 (de) Struktur und Verfahren für einen Feldeffekttransistor
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE112012002662T5 (de) 6F2-DRAM-Zelle
DE102006056870A1 (de) Integrierte Halbleitervorrichtung und Verfahren zum Herstellen einer integrierten Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division