CN105723511A - 具有自对准浮栅和控制栅的存储器结构和关联方法 - Google Patents

具有自对准浮栅和控制栅的存储器结构和关联方法 Download PDF

Info

Publication number
CN105723511A
CN105723511A CN201480064182.7A CN201480064182A CN105723511A CN 105723511 A CN105723511 A CN 105723511A CN 201480064182 A CN201480064182 A CN 201480064182A CN 105723511 A CN105723511 A CN 105723511A
Authority
CN
China
Prior art keywords
layer
ipd
floating boom
insulator layer
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480064182.7A
Other languages
English (en)
Other versions
CN105723511B (zh
Inventor
J.D.霍金斯
F.A.辛塞克格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105723511A publication Critical patent/CN105723511A/zh
Application granted granted Critical
Publication of CN105723511B publication Critical patent/CN105723511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Weting (AREA)

Abstract

一种存储器结构，其具有至少大致对准的浮栅和控制栅。这样的存储器结构包括：控制栅材料，其设置在第一绝缘体层与第二绝缘体层之间；浮栅材料，其设置在第一绝缘体层与第二绝缘体层之间并且与控制栅材料至少大致对准，该浮栅材料包括金属区和多层复合电介质（IPD）层，其设置在控制栅材料与浮栅材料之间使得IPD层将控制栅材料与浮栅材料电隔离。

Description

具有自对准浮栅和控制栅的存储器结构和关联方法
背景技术
存储器结构是集成电路，其对多种电子设备提供数据存储。存储器可以包括在未被供电时丢失存储信息的易失性存储器结构（例如，RAM-随机存取存储器），和甚至在未被供电时也保留存储信息的非易失性存储器结构。这样的非易失性存储器的一个示例是闪速存储器。非易失性闪速存储器可以在多种便携式设备中使用，并且对于在将数据从一个电子设备传输到另一个（其中在物理传输期间未供应电力）时的使用可是有益的。
发明内容
尽管下列详细描述为了说明目的而包含许多细节，本领域内普通技术人员将意识到可以对下列细节做出许多变动和更改并且它们视为包括在本文中。
因此，阐述下列实施例而对阐述的任何权利要求不失一般性，并且没有对其施加限制。还要理解本文使用的术语仅仅是为了描述特定实施例，并且不意在为限制性的。除非另外限定，本文使用的所有技术和科学术语具有与该公开所属领域内的普通技术人员通常所理解的相同的含义。
如在该说明书和附上的权利要求中使用的，单数形式“一”和“该”包括复数个引用物，除非上下文另外清楚指示。从而，例如，对“一层”的引用包括多个这样的层。
在该公开中，“包括”、“包含”和“具有”及类似物可以将它们赋予在美国专利法中的含义并且可以意指“包括”及类似物，并且一般解释为开放式术语。术语“由…组成”是封闭式术语，并且仅包括连同这样的术语特别列出的部件、结构、步骤或类似物，以及根据美国专利法的那些。“基本上由…组成”一般由美国专利法对它们赋予的含义。特别地，这样的术语一般是封闭式术语，所不同的是允许包括额外项目、材料、部件、步骤或元件，其实质上未影响与之结合使用的项目的基本和新颖特性或功能。例如，如果在“基本上由…组成”语言下存在，组成中存在但不影响组成的性质或特性的痕量元素将是可允许的，即使未在遵循这样的术语的项目列表中明确记载也如此。在使用开放式术语（像“包括”或“包含”）时，理解也应对“基本上由…组成”语言以及“由…组成”语言给予直接支持，就好像被明确规定一样。
在描述和权利要求中的术语“第一”、“第二”、“第三”、“第四”及类似物（如有的话）用于区分相似元素并且不一定用于描述特定相继或时间顺序。要理解这样使用的术语在适当情况下是可互换的，使得本文描述的实施例例如能够采用除本文图示或另外描述的那些以外的序列操作。相似地，如果方法在本文描述为包括一系列步骤，如本文呈现的这样的步骤的顺序不一定是可执行这样的步骤所采用的唯一顺序，并且规定步骤中的某些可可能被省略和/或本文未描述的某些其他步骤可能添加到方法。
在描述和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”及类似物（如有的话）用于描述性目的并且不一定用于描述永久相对位置。要理解这样使用的术语在适当情况下是能互换的使得本文描述的实施例例如能够在除与本文图示或另外描述的那些以外的方向上操作。如本文使用的术语“耦合”定义为采用电或非电方式直接或间接连接。本文描述为彼此“相邻”的对象可彼此物理接触、很靠近彼此或在与彼此相同的一般区或区域中，这视使用术语所在的上下文的情况而定。短语“在一个实施例中”或“在一个方面中”在本文的出现不一定都指相同实施例或方面。
如本文使用的，术语“大致上”指动作、特性、性质、状态、结构、项目或结果的完全或接近完全的限度或程度。例如，“大致上”被包围的对象意指该对象被完全包围或接近完全被包围。偏离绝对完全性的确切的可容许程度在一些情况下可取决于特定上下文。然而，一般而言，接近完全将是为了具有如同获得绝对和总的完全性的情况相同的整体结果。“大致上”在以负的含义下使用时同样可适用来指动作、特性、性质、状态、结构、项目或结果的完全或接近完全缺乏。例如，“大致上没有”微粒的组成将完全缺乏微粒，或这样接近完全缺乏微粒，使得效果将与如果它完全缺乏微粒一样。也就是说，“大致上没有”要素或元素的组成可实际上仍包含这样的项目，只要其没有可测量效果即可。
如本文使用的，术语“约”用于通过规定指定值可以“略高于”或“略低于”端点而对数值范围端点提供灵活性。
如本文使用的，为了方便，在共同列表中可存在多个项目、结构元素、组成元素和/或材料。然而，应这样解释这些列表，好像列表中的每个构件独立识别为单独且唯一构件一样。从而，在没有相反指示的情况下，这样的列表的个体构件不应仅仅基于它们在共同组中的呈现而解释为相同列表中的任何其他构件的实际上的等同物。
浓度、数量和其他数值数据可在本文采用范围格式表达或呈现。要理解这样的范围格式仅仅是为了方便和简洁而使用并且从而应灵活地解释成不仅包括作为范围极限明确记载的数值，而且还包括该范围内包含的所有个体数值或子范围，好像每个数值和子范围被明确记载一样。作为说明，“约1至约5”的数值范围应解释为不仅包括明确记载的约1至约5的值，而且还包括指示范围内的个体值和子范围。从而，该数值范围中包括例如2、3和4等个体值和例如1-3、2-4和3-5等子范围，以及单独1、2、3、4和5。
该原理同样适用于仅记载一个数值作为最小值或最大值的范围。此外，这样的解释应适用，而不管描述的范围或特性的广度如何。
在该整个说明书中对“示例”的引用意指连同该示例描述的特定特征、结构或特性包括在至少一个实施例中。从而，在该整个说明书中在各种地方出现的短语“在示例中”不一定都指相同实施例。
附图说明
图1是根据本发明的实施例的存储器结构的一段的示意图；
图2是根据本发明的实施例的3DNAND存储器单元的一段的示意图；
图3是根据本发明的实施例制作存储器结构的方法的流程图；
图4A是根据本发明的实施例在制造期间存储器结构的一段的示意图；
图4B是根据本发明的实施例在制造期间存储器结构的一段的示意图；
图4C是根据本发明的实施例在制造期间存储器结构的一段的示意图；
图4D是根据本发明的实施例在制造期间存储器结构的一段的示意图；
图4E是根据本发明的实施例在制造期间存储器结构的一段的示意图；
图5是根据本发明的实施例的3DNAND存储器单元的一段的示意图。
具体实施方式
在下文提供技术实施例的初步概述并且随后进一步详细描述特定技术实施例。该初步简要描述意在帮助读者更快地理解技术但不意在认定技术的关键特征或必要特征，也不意在限制要求保护的主旨的范围。
3DNAND存储器一般包括多个存储器单元，其包括浮栅晶体管。当前3DNAND存储器单元可以包括围绕中央单元柱以三维设置的多个NAND存储器结构。存储器结构一般可以包括浮栅，其通过叫作隧道电介质层的薄电介质层而与支承半导体衬底电隔离。导电材料（控制栅）邻近浮栅安置并且通过多层复合电介质（IPD）层而与浮栅电隔离。多层复合电介质（inter-polydielectric）可以是分层结构，并且在一些方面中可以包括夹在二氧化硅的两个层之间的氮化硅层。浮栅一般由对电荷充当电荷存储元件的导电材料组成。该电荷存储元件限定它与之关联的特定晶体管的存储器状态。浮栅与环绕的导电材料电隔离，并且从而其中存储的电荷甚至在对设备的供电被中断时也保持。
制造NAND存储器结构中可能出现的一个问题涉及浮栅与控制栅的对准。这些栅之间的未对准可能负面影响设备的性能和可靠性。随着NAND存储器结构的尺寸减小，浮栅与控制栅之间的对准可能变得更富有挑战。如此，浮栅与控制栅的自对准可以提高设备的性能和可靠性，并且在许多情况下可以随着存储器设备的尺寸减小而缩小。
因此，在如在图1中示出的一个方面中，提供存储器结构102，其具有至少大致对准的浮栅和控制栅。存储器结构可以包括设置在第一绝缘体层108与第二绝缘体层110之间的控制栅104和浮栅材料106。该浮栅106与控制栅104对准或至少大致对准。金属区112被安置在控制栅104与浮栅106之间。多层复合电介质（IPD）层114设置在浮栅106与控制栅104之间使得IPD层114将控制栅104与浮栅106电隔离。此外，金属区112被安置在IPD层114与浮栅106之间。在浮栅106处与控制栅104相对地可以形成隧道电介质116。浮栅106沿第一绝缘体层108和第二绝缘体层110的边与控制栅104对准。在形成浮栅106时，它与关联控制栅104的高度自对准，从而增加了浮栅到控制栅的耦合。
这样的存储器结构可以用作单NAND设备，或存储器结构可以并入包括多个这样的结构的设备。此外，本文描述的特定架构部署不应视为限制性的，并且要理解预想用于将多个这样的存储器结构集成到设备内的其他架构。
在一个方面中，如在图2中示出的，例如，提供3DNAND存储器结构202，其具有至少大致对准的浮栅和控制栅。这样的存储器结构可以包括单元堆叠衬底204，其具有设置在选择栅源（SGS）区210上的导电206和绝缘208材料的交替层。在一些方面中，SGS区设置在蚀刻停止层212与额外绝缘体层214之间。单元柱216可以在关于多个交替层206、208大致垂直方向上安置在单元堆叠衬底204内。单元柱延伸通过SGS区210至底层源层218内。多个NAND存储器结构220采用三维配置围绕单元柱216设置。多个NAND存储器结构220与单元堆叠衬底204的导电材料层206对准。在一个方面中，导电材料层206可以起到控制栅材料的作用，而在其他方面中，单独控制栅材料可以安置在导电材料层与NAND存储器结构之间。在另一个方面中，多个存储器结构可以围绕单元柱采用列设置。
隧道电介质材料222可以安置在单元堆叠衬底204与单元柱216之间，从而使NAND存储器结构220与单元柱216电隔离并且彼此电隔离。每个NAND存储器结构包括设置在绝缘材料层208之间并且与导电材料层206（即，控制栅）对准的浮栅224。浮栅224或控制栅或导电材料层206沿绝缘材料层208的边缘对准。多层复合电介质（IPD）层228设置在浮栅224与导电材料层206之间使得IPD层228使导电材料层206与浮栅材料224电隔离。金属层226被安置在IPD层228与浮栅材料224之间。
发现在浮栅中包含金属允许使栅尺寸明显减少而没有耗尽的风险。在一个方面中，浮栅可减少高达约70%。在另一个方面中，浮栅在尺寸上减少约30%至约60%。从测量方面来看，在一些方面中，浮栅可从约10nm减少到约3nm。在另外的方面中，浮栅可具有约3nm至约5nm的尺寸。通过在浮栅中包含金属可实现每个尺寸而没有明显的耗尽风险。在一个方面中，浮栅中的金属量可以是至少1nm的层。在另一个方面中，它可以是约1nm至约3nm的层。在另一个方面中，金属层可以是纳米点。
在另一个方面中，提供制作具有对准的浮栅和控制栅的存储器结构的方法。如在图3中示出的，这样的方法可以包括：302提供衬底，其包括设置在第一绝缘体层和第二绝缘体层之间的控制栅材料；304在控制栅材料的曝露侧内蚀刻浮栅凹陷；和306沿控制栅材料并且沿第一绝缘体层和第二绝缘体层在浮栅凹陷中形成多层复合电介质（IPD）层。方法可以进一步包括308将金属材料沉积到浮栅凹陷中的IPD层上、310从浮栅凹陷蚀刻金属材料的一部分以沿第一绝缘体层和第二绝缘体层曝露IPD层的部分。312从第一绝缘体层和第二绝缘体层蚀刻IPD层来曝露第一绝缘体层和第二绝缘体层，其中金属材料掩蔽沿控制栅的IPD层蚀刻，并且314将浮栅材料沉积到浮栅凹陷内。
在另一个方面中，如在图4A中示出的，存储器结构402在进行的工艺中示出。该存储器结构402可以包括设置在第一绝缘体层406与第二绝缘体层408之间的控制栅材料404。在第一绝缘体层406与第二绝缘体层408之间的控制栅材料404内蚀刻浮栅凹陷410。注意用于形成浮栅凹陷410的蚀刻工艺可以是能够从这些绝缘体层之间选择性地蚀刻控制栅材料404同时使绝缘体层的边缘412至少大致完整的任何已知技术。这样的技术是众所周知的，其非限制性示例包括缓冲氧化物蚀刻或去封盖蚀刻HF后跟四甲基氢氧化铵（TMAH）或NH4OH、气相HF/气相NH3及类似物。
图4B示出沿浮栅凹陷410的曝露侧形成的多层复合电介质（IPD）层414。在一些方面中，沿衬底416的在其中形成浮栅凹陷410的侧壁（例如，单元柱沟槽）也形成IPD层414。IPD层可以由对这样的材料有用的任何已知材料制成。在一个方面中，IPD层可以是由设置在二氧化硅的两个层之间的氮化硅层组成的分层结构。该三层在本领域内称为“ONO”或“氧化物-氮化物-氧化物”层。注意安置IPD层414以使后续沉积到浮栅凹陷410内的材料与控制栅材料404电隔离。
示出金属材料418沉积在浮栅凹陷410中的IPD层414上，如在图4C中示出的。金属材料可以沉积以完全填充浮栅凹陷410（如示出的），或金属材料可以在IPD层上沉积到特定厚度。金属材料可以是在制造或使用NAND存储器单元或结构中具有有益性质的任何金属材料。在一个方面中，金属层可以是金属氮化物。在另一个方面中，金属层材料的非限制性示例可以包括TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON、WxNx及类似物，其包括其合适组成。在再另一个方面中，金属层可以是TiN。尽管金属层的厚度可以根据设备架构而变化，在一个方面中，金属层可以具有约1nm至约6nm的厚度。在另一个方面中，金属材料可以具有控制栅材料404的厚度的约15%至约70%的厚度。另外，金属材料可以根据任何已知技术形成，其无限制地包括化学气相沉积、物理气相沉积、原子层沉积及类似物。
金属材料418的一部分然后从浮栅凹陷410去除以沿第一绝缘体层406和第二绝缘体层408曝露IPD层414的部分，如在图4D中示出的。金属材料可以通过能够选择性地去除金属材料的任何工艺去除。这样的工艺的非限制性示例包括NH4OH/H2O2、NH4OH/O3、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2、HF/HNO3及类似物，其包括其适合组合。在一个特定方面中，蚀刻金属材料的部分进一步包括用NH4OH/H2O2混合物蚀刻金属材料。在一个方面中，金属材料418通过IPD层414的一部分而与第一绝缘体层406和第二绝缘体层408中的每个分离。
如在图4E中示出的，从浮栅凹陷410往后蚀刻IPD层414至金属材料418来曝露第一绝缘体层406和第二绝缘体层408。在该情况下，金属区418起到阻挡材料的作用以允许IPD层从绝缘体层的边缘412选择性地去除同时使IPD层414维持在控制栅材料404与金属材料418之间。IPD层可以使用选择性去除IPD材料同时使第一绝缘层406和第二绝缘层408的边缘412和金属材料418至少大致完整的任何已知工艺蚀刻。这样的蚀刻工艺的非限制性示例可以包括氟化氢、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2、HF/NHO3及类似物，其包括其合适组合。在一个特定方面中，IPD层用氟化氢从第一绝缘体层和第二绝缘体层蚀刻。
在蚀刻IPD层414的侧翼区之后，浮栅凹陷可以用浮栅材料填充来形成浮栅420。浮栅420在制造期间由于绝缘体层的曝露边缘412而与控制栅材料404自对准。控制栅材料404和浮栅420两者都填充绝缘体层406、408之间的空间，并且沿边缘412对准，并且如此具有良好耦合比。这样的增加耦合允许存储器结构的架构与具有减小或不太准确对准的设备相比较小。在多个存储器结构由此并入存储器单元结构的方面中，每个存储器结构中控制栅和浮栅的有效对准可以使存储器单元设备的尺寸大大减少。注意浮栅材料可以是在创建浮栅中有用的任何材料。在一个特定方面中，浮栅材料可以是多晶硅。
如在图4E中示出的，在一个方面中，控制栅材料404与IPD层414直接接触，IPD层414与金属材料418直接接触，并且金属材料418与浮栅420直接接触。另外，在另外的方面中，浮栅420与IPD层414直接接触。在另一个方面中，浮栅420与第一绝缘体层406和第二绝缘体层408中的每个直接接触。此外，在一个方面中，浮栅420和控制栅材料404沿由第一绝缘体层406和第二绝缘体层408的边界形成的平面至少大致对准。
根据要蚀刻的材料的性质和在指定蚀刻工艺中使用的任何蚀刻停止的性质，可以使用各种蚀刻技术。一般，本领域内已知各种湿法和干法净化方法。在一些示范性方面中，可以使用常规湿法DHF（稀氢氟酸）蚀刻或净化蚀刻工艺。在其他方面中，可以使用干法蚀刻或净化工艺，例如而没有限制地，无等离子体气体化学蚀刻系统靶向选择性氧化膜蚀刻（使用从日本的TokyoElectronLimited（TEL）可获得的Certas机）或SiCoNi蚀刻工艺（使用来自加利福尼亚州SantaClara市的AppliedMaterials的机器、使用HF+NH3蒸气/HF+NH3等离子体）。在一个特定方面中，指定材料可以用从0.1%至10%的TMAH（四甲基氢氧化铵）在10C至100C的温度使用Certas机蚀刻。一个示范性化学组成包括<10%TMAH、<2%的非离子型表面活性剂、范围在8-10的pH缓冲液和可选的螯合和/或络合剂。
在例如TiN金属层的情况下，SC1化学组成可是有用的。SC1化学组成是众所周知的，并且通常包括NH4OH、H2O2和去离子水的溶液。一个示范性化学组成包括28%的NH4OH、30%的H2O2和去离子水（在70C以1:1:5比率）。在另一个方面中，可以利用APM蚀刻。APM的组成也可以表达为0.2:1.0wt%。即0.2wt%的NH4OH和1.0wt%的H2O2，余下由去离子水组成。注意金属层蚀刻对于金属层是选择性的，并且从而使浮栅凹陷中的IPD层曝露。另一个选项是PIRANHA，其典型地由在120C运行的H2O2（1份）和H2SO4（10份）组成。在另一个方面中，Piranha也将蚀刻TiN。
在另一个方面中，如在图5中示出的，提供制作具有对准的浮栅和控制栅的3DNAND存储器结构或设备（有时称为存储器单元）的方法。这样的方法可以包括：502到单元堆叠衬底内蚀刻单元柱沟槽，该单元堆叠衬底具有设置在选择栅源区上的导电和绝缘材料的交替层；504在与导电材料层对准的单元柱沟槽的侧壁内蚀刻多个浮栅凹陷来在每个浮栅凹陷中曝露控制栅、506在沿控制栅材料并且沿绝缘材料层凹陷的多个浮栅中形成多层复合电介质（IPD）层；以及508将金属氮化物材料沉积到多个浮栅凹陷中的IPD层上。方法可以进一步包括510从多个浮栅凹陷蚀刻金属氮化物材料的一部分以沿绝缘材料层曝露IPD层的部分、512从多个浮栅凹陷蚀刻IPD层以在每个浮栅凹陷中曝露绝缘材料层，其中金属氮化物材料掩蔽沿多个控制栅的IPD层蚀刻，以及514将浮栅材料沉积到多个浮栅凹陷中的每个内。
如已经描述的，然后可以沿沟槽侧壁形成隧道电介质。隧道电介质是众所周知的，并且可以是起到隧道电介质作用的任何绝缘材料。非限制性示例可以包括氧化物和氮化物，例如SiO2、SiON及类似物。在一个方面中，隧道电介质可以是被处理以在金属材料上允许有均匀生长的氧化物。在一个特定方面中，隧道电介质可以是DEP多内衬（30A），其被原位蒸气生成（ISSG）氧化。在形成隧道电介质后，可以在隧道电介质上形成内衬层并且单元柱沟槽的底部可以被穿孔蚀刻通过内衬层和隧道电介质来曝露源层。单元柱随后可以沉积到单元柱沟槽内并且从而填充它，如在图2中示出的。在一个非限制性方面中，单元柱可以是多晶硅材料。
所得的设备可以证明多种改进性能特性，其可以至少部分归因于金属层/浮栅复合材料的存在，或归因于浮栅与控制栅之间对准的准确性提高。例如，添加金属可以使浮栅中的多晶硅减少或防止浮栅中的多晶硅被耗尽，这可以特别在多晶硅浮栅小于6nm时发生。此外，存在金属的益处随着多晶硅栅变得更小而增加。另外，控制栅和浮栅对准的准确性提高可以使编程坡度提升约100mV与约200mV之间。
在一个示例中，具有至少大致对准的浮栅和控制栅的存储器结构可以包括：设置在第一绝缘体层与第二绝缘体层之间的控制栅材料；设置在第一绝缘体层与第二绝缘体层之间并且与控制栅材料至少大致对准的浮栅材料，该浮栅材料包括金属区；和多层复合电介质（IPD）层，其设置在控制栅材料与浮栅材料之间使得IPD层将控制栅材料与浮栅材料电隔离。
在一个示例中，金属区安置在浮栅材料与IPD层之间。
在一个示例中，金属区通过IPD层的一部分而与第一绝缘体层和第二绝缘体层中的每个分离。
在一个示例中，控制栅材料与IPD层直接接触，IPD层与金属区直接接触，并且金属区与浮栅材料直接接触。
在一个示例中，浮栅材料与IPD层直接接触。
在一个示例中，浮栅材料与第一绝缘体层和第二绝缘体层中的每个直接接触。
在一个示例中，浮栅材料和控制栅材料沿由第一绝缘体层和第二绝缘体层的边界形成的平面至少大致对准。
在一个示例中，金属材料包括从由TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON及其组合组成的组选择的材料。
在一个示例中，金属材料包括TiN。
在一个示例中，金属材料基本上由TiN组成。
在一个示例中，金属区具有约1nm至约6nm的厚度。
在一个示例中，金属区具有控制栅材料厚度的约15%至约30%的厚度。
在一个示例中，具有至少大致对准的浮栅和控制栅的3DNAND存储器单元可以包括：单元堆叠衬底，其具有设置在选择栅源区上的导体和绝缘体材料的交替层；在关于多个交替层大致垂直的方向上安置在单元堆叠衬底内的单元柱；和如本文记载的采用三维配置围绕单元柱设置的多个存储器结构，其中多个存储器结构与导体材料层对准并且与之电耦合。
在一个示例中，多个存储器结构围绕单元柱采用列设置。
在一个示例中，浮栅尺寸的范围在约3nm至约10nm。
在一个示例中，制作具有对准的浮栅和控制栅的存储器结构的方法可包括：提供衬底，其包括设置在第一绝缘体层与第二绝缘体层之间的控制栅材料；在控制栅材料的曝露侧内蚀刻浮栅凹陷；沿控制栅材料并且沿第一绝缘体层和第二绝缘体层在浮栅凹陷中形成多层复合电介质（IPD）层；将金属材料沉积到浮栅凹陷中的IPD层上；从浮栅凹陷蚀刻金属材料的一部分以沿第一绝缘体层和第二绝缘体层曝露IPD层的部分；从第一绝缘体层和第二绝缘体层蚀刻IPD层来曝露第一绝缘体层和第二绝缘体层，其中金属材料掩蔽沿控制栅的IPD层蚀刻；以及将浮栅材料沉积到浮栅凹陷内。
在一个示例中，将金属材料沉积到浮栅凹陷中的IPD层上进一步包括用金属材料填充浮栅凹陷中的至少大致全部。
在一个示例中，蚀刻金属材料的部分进一步包括用从由NH4OH/H2O2、NH4OH/O3、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的蚀刻剂来蚀刻金属材料。
在一个示例中，蚀刻金属材料的部分进一步包括用NH4OH/H2O2混合物蚀刻金属材料。
在一个示例中，从第一绝缘体层和第二绝缘体层蚀刻IPD层进一步包括用从由氟化氢、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的技术来蚀刻。
在一个示例中，从第一绝缘体层和第二绝缘体层蚀刻IPD层进一步包括用氟化氢来蚀刻。
在一个示例中，金属材料包括从由TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON及其组合组成的组选择的材料。
在一个示例中，金属材料包括TiN。
在一个示例中，金属材料具有约1nm至约6nm的厚度。
在一个示例中，金属材料具有控制栅材料厚度的约15%至约30%的厚度。
在一个示例中，制作具有对准的浮栅和控制栅的3DNAND存储器单元或设备的方法可以包括：在单元堆叠衬底内蚀刻单元柱沟槽，该单元堆叠衬底具有设置在选择栅源区上的导电和绝缘材料的交替层；在与导电材料层对准的单元柱沟槽的侧壁内蚀刻多个浮栅凹陷来在每个浮栅凹陷中曝露控制栅；在沿控制栅材料并且沿绝缘材料层凹陷的多个浮栅中形成多层复合电介质（IPD）层；将金属材料沉积到多个浮栅凹陷中的IPD层上；从多个浮栅凹陷蚀刻金属材料的一部分以沿绝缘材料层曝露IPD层的部分；从多个浮栅凹陷蚀刻IPD层以在每个浮栅凹陷中曝露绝缘材料层，其中金属材料掩蔽沿多个控制栅的IPD层蚀刻；以及将浮栅材料沉积到多个浮栅凹陷中的每个内。
在一个示例中，将金属材料沉积到多个浮栅凹陷中的IPD层上进一步包括在浮栅凹陷中的每个中用于金属材料来填充浮栅凹陷中的至少大致全部。
在一个示例中，蚀刻金属材料的部分包括用从由NH4OH/H2O2、NH4OH/O3、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的蚀刻剂来蚀刻金属材料。
在一个示例中，蚀刻金属材料的部分进一步包括用NH4OH/H2O2混合物蚀刻金属材料。
在一个示例中，从第一绝缘体层和第二绝缘体层蚀刻IPD层进一步包括用从由氟化氢、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的技术来蚀刻金属材料。
在一个示例中，在多个浮栅凹陷中形成IPD层进一步包括沿单元柱沟槽的侧壁形成IPD；将金属材料沉积到多个浮栅凹陷中的IPD层上进一步包括将金属材料沿单元柱沟槽的侧壁沉积；并且将浮栅材料沉积在多个浮栅凹陷中包括在蚀刻掉金属材料和IPD层之后将浮栅材料沉积到单元柱沟槽的侧壁上。
在一个实施例中，如本文记载的方法可包括：沿单元柱沟槽的侧壁形成隧道电介质层；沿单元柱沟槽的侧壁在隧道电介质层上形成内衬层；通过内衬层和隧道电介质层穿孔蚀刻单元柱沟槽的底侧来曝露衬底的源层；以及用多晶硅材料填充单元柱沟槽来形成单元柱。
在一个示例中，金属材料包括从由TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON及其组合组成的组选择的材料。
在一个示例中，金属材料包括TiN。
尽管前面的示例说明在一个或多个特定应用中的特定实施例，可以在形式、使用和实现细节上做出许多修改而不偏离本文表达的原理和概念，这对于本领域内技术人员将是明显的。因此，除下文阐述的权利要求规定外，没有限制目的。

Claims (33)

1.一种存储器结构，其具有至少大致对准的浮栅和控制栅，所述存储器结构包括：
控制栅材料，其设置在第一绝缘体层与第二绝缘体层之间；
浮栅材料，其设置在所述第一绝缘体层与所述第二绝缘体层之间并且与所述控制栅材料至少大致对准，所述浮栅材料包括金属区；和
多层复合电介质（IPD）层，其设置在所述控制栅材料与所述浮栅材料之间使得所述IPD层将所述控制栅材料与所述浮栅材料电隔离。
2.如权利要求1所述的存储器结构，其中所述金属区安置在所述浮栅材料与所述IPD层之间。
3.如权利要求2所述的存储器结构，其中所述金属区通过所述IPD层的一部分而与所述第一绝缘体层和所述第二绝缘体层中的每个分离。
4.如权利要求2所述的存储器结构，其中所述控制栅材料与所述IPD层直接接触，所述IPD层与所述金属区直接接触，并且所述金属区与所述浮栅材料直接接触。
5.如权利要求4所述的存储器结构，其中所述浮栅材料与所述IPD层直接接触。
6.如权利要求1所述的存储器结构，其中所述浮栅材料与所述第一绝缘体层和所述第二绝缘体层中的每个直接接触。
7.如权利要求1所述的存储器结构，其中所述浮栅材料和所述控制栅材料沿由所述第一绝缘体层和所述第二绝缘体层的边界形成的平面至少大致对准。
8.如权利要求1所述的存储器结构，其中所述金属材料包括从由TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON及其组合组成的组选择的材料。
9.如权利要求1所述的存储器结构，其中所述金属材料包括TiN。
10.如权利要求1所述的存储器结构，其中所述金属区具有约1nm至约6nm的厚度。
11.如权利要求1所述的存储器结构，其中所述金属区具有所述控制栅材料厚度的约15%至约30%的厚度。
12.一种3DNAND存储器结构，其具有至少大致对准的浮栅和控制栅，所述3DNAND存储器结构包括：
单元堆叠衬底，其具有设置在选择栅源区上的导体和绝缘体材料的交替层；
单元柱，其在关于所述多个交替层大致垂直的方向上安置在所述单元堆叠衬底内；和
如权利要求1所述的采用三维配置围绕单元柱设置的多个存储器结构，其中所述多个存储器结构与所述导体材料层对准并且与之电耦合。
13.如权利要求12所述的存储器结构，其中所述多个存储器结构围绕所述单元柱采用列设置。
14.如权利要求12所述的存储器结构，其中所述浮栅尺寸的范围在约3nm至约10nm。
15.一种制作具有对准的浮栅和控制栅的存储器结构的方法，其包括：
提供衬底，其包括设置在第一绝缘体层与第二绝缘体层之间的控制栅材料；
在所述控制栅材料的曝露侧内蚀刻浮栅凹陷；
沿所述控制栅材料并且沿所述第一绝缘体层和所述第二绝缘体层在所述浮栅凹陷中形成多层复合电介质（IPD）层；
将金属材料沉积到所述浮栅凹陷中的IPD层上；
从所述浮栅凹陷蚀刻金属材料的一部分以沿所述第一绝缘体层和所述第二绝缘体层曝露所述IPD层的部分；
从所述第一绝缘体层和所述第二绝缘体层蚀刻所述IPD层来曝露所述第一绝缘体层和所述第二绝缘体层，其中所述金属材料掩蔽沿所述控制栅的IPD层的蚀刻；以及
将浮栅材料沉积到所述浮栅凹陷内。
16.如权利要求15所述的方法，其中将所述金属材料沉积到所述浮栅凹陷中的IPD层上进一步包括用所述金属材料填充所述浮栅凹陷中的至少大致全部。
17.如权利要求15所述的方法，其中蚀刻所述金属材料的部分进一步包括用从由NH4OH/H2O2、NH4OH/O3、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的蚀刻剂来蚀刻所述金属材料。
18.如权利要求15所述的方法，其中蚀刻所述金属材料的部分进一步包括用NH4OH/H2O2混合物蚀刻所述金属材料。
19.如权利要求15所述的方法，其中从所述第一绝缘体层和所述第二绝缘体层蚀刻所述IPD层进一步包括用从由氟化氢、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的技术来蚀刻。
20.如权利要求15所述的方法，其中从所述第一绝缘体层和所述第二绝缘体层蚀刻所述IPD层进一步包括用氟化氢来蚀刻。
21.如权利要求15所述的方法，其中所述金属材料包括从由TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON及其组合组成的组选择的材料。
22.如权利要求15所述的方法，其中是金属材料包括TiN。
23.如权利要求15所述的方法，其中所述金属材料具有约1nm至约6nm的厚度。
24.如权利要求15所述的方法，其中所述金属材料具有所述控制栅材料厚度的约15%至约30%的厚度。
25.一种制作具有对准的浮栅和控制栅的3DNAND存储器结构的方法，其包括：
在单元堆叠衬底内蚀刻单元柱沟槽，所述单元堆叠衬底具有设置在选择栅源区上的导电和绝缘材料的交替层；
在与所述导电材料层对准的单元柱沟槽的侧壁内蚀刻多个浮栅凹陷来曝露每个浮栅凹陷中的控制栅；
在沿所述控制栅材料并且沿所述绝缘材料层凹陷的多个浮栅中形成多层复合电介质（IPD）层；
将金属材料沉积到所述多个浮栅凹陷中的IPD层；
从所述多个浮栅凹陷蚀刻金属材料的一部分以沿所述绝缘材料层曝露所述IPD层的部分；
从所述多个浮栅凹陷蚀刻所述IPD层以曝露每个浮栅凹陷中的绝缘材料层，其中所述金属材料掩蔽沿所述多个控制栅的IPD层的蚀刻；以及
将浮栅材料沉积到所述多个浮栅凹陷中的每个内。
26.如权利要求25所述的方法，其中将所述金属材料沉积到多个浮栅凹陷中的IPD层上进一步包括用所述浮栅凹陷中的每个中的金属材料来填充所述浮栅凹陷中的至少大致全部。
27.如权利要求25所述的方法，其中蚀刻所述金属材料的部分进一步包括使用从由NH4OH/H2O2、NH4OH/O3、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的蚀刻剂来蚀刻所述金属材料。
28.如权利要求25所述的方法，其中蚀刻所述金属材料的部分进一步包括用NH4OH/H2O2混合物蚀刻所述金属材料。
29.如权利要求25所述的方法，其中从所述第一绝缘体层和所述第二绝缘体层蚀刻所述IPD层进一步包括用从由氟化氢、热磷酸、HF/O3、HF/H2O2、HF蒸气、NH3蒸气、H2SO4/H2O2或HF/HNO3组成的组选择的技术来蚀刻。
30.如权利要求25所述的方法，其中：
在所述多个浮栅凹陷中形成所述IPD层进一步包括沿所述单元柱沟槽的侧壁形成所述IPD；
将所述金属材料沉积到所述多个浮栅凹陷中的IPD层上进一步包括将所述金属材料沿所述单元柱沟槽的侧壁沉积；以及
将所述浮栅材料沉积在所述多个浮栅凹陷中包括在蚀刻掉所述金属材料和所述IPD层之后将所述浮栅材料沉积到所述单元柱沟槽的侧壁上。
31.如权利要求25所述的方法，其进一步包括：
沿所述单元柱沟槽的侧壁形成隧道电介质层；
沿所述单元柱沟槽的侧壁在所述隧道电介质层上形成内衬层；
通过所述内衬层和所述隧道电介质层穿孔蚀刻所述单元柱沟槽的底侧来曝露所述衬底的源层；以及
用多晶硅材料填充所述单元柱沟槽来形成单元柱。
32.如权利要求25所述的方法，其中所述金属材料包括从由TiN、TiCN、TaN、TiSiN、WSix、RuTiN、RuOx、TaSiN、TaCON、TiCON及其组合组成的组选择的材料。
33.如权利要求25所述的方法，其中所述金属材料包括TiN。
CN201480064182.7A 2013-12-24 2014-11-24 具有自对准浮栅和控制栅的存储器结构和关联方法 Active CN105723511B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/140,215 US9478643B2 (en) 2013-12-24 2013-12-24 Memory structure with self-aligned floating and control gates and associated methods
US14/140215 2013-12-24
PCT/US2014/067134 WO2015099930A1 (en) 2013-12-24 2014-11-24 Memory strucutre with self-aligned floating and control gates and associated methods

Publications (2)

Publication Number Publication Date
CN105723511A true CN105723511A (zh) 2016-06-29
CN105723511B CN105723511B (zh) 2019-06-25

Family

ID=53400989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480064182.7A Active CN105723511B (zh) 2013-12-24 2014-11-24 具有自对准浮栅和控制栅的存储器结构和关联方法

Country Status (7)

Country Link
US (1) US9478643B2 (zh)
EP (1) EP3087605B1 (zh)
JP (1) JP6355139B2 (zh)
KR (1) KR101855156B1 (zh)
CN (1) CN105723511B (zh)
DE (1) DE112014004903B4 (zh)
WO (1) WO2015099930A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394228A (zh) * 2021-06-07 2021-09-14 长江存储科技有限责任公司 三维存储器及其制备方法
CN113488469A (zh) * 2021-07-08 2021-10-08 长鑫存储技术有限公司 半导体存储装置及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194211A1 (ja) * 2015-06-04 2016-12-08 株式会社 東芝 半導体記憶装置及びその製造方法
US9985049B1 (en) 2017-04-28 2018-05-29 Micron Technology, Inc. Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
TWI647819B (zh) * 2017-09-01 2019-01-11 旺宏電子股份有限公司 立體記憶體元件及其製作方法
CN109461741B (zh) * 2017-09-06 2021-03-12 旺宏电子股份有限公司 立体存储器元件及其制作方法
US10283513B1 (en) * 2017-11-06 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and method of making thereof
US10586875B2 (en) 2018-07-03 2020-03-10 International Business Machines Corporation Gate-all-around transistor based non-volatile memory devices
JP2022146030A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 半導体記憶装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026193A (zh) * 2005-10-14 2007-08-29 株式会社东芝 非易失性半导体存储装置
US20110294290A1 (en) * 2010-05-28 2011-12-01 Toshiro Nakanishi Three-dimensional semiconductor memory device and method for manufacturing the same
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928890B2 (ja) * 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
JP4250642B2 (ja) * 2006-08-16 2009-04-08 株式会社東芝 不揮発性半導体メモリ
KR101179263B1 (ko) 2006-11-13 2012-09-03 에스케이하이닉스 주식회사 비휘발성 메모리소자 및 제조방법
EP2068351A1 (en) * 2007-12-03 2009-06-10 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Floating gate non-volatile memory device and method for manufacturing same
KR101052921B1 (ko) * 2008-07-07 2011-07-29 주식회사 하이닉스반도체 버티컬 플로팅 게이트를 구비하는 플래시 메모리소자의제조방법
KR101502584B1 (ko) 2008-10-16 2015-03-17 삼성전자주식회사 비휘발성 메모리 장치
JP5388600B2 (ja) 2009-01-22 2014-01-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101539699B1 (ko) 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
JP2012119445A (ja) * 2010-11-30 2012-06-21 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US8681555B2 (en) * 2011-01-14 2014-03-25 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
KR101206508B1 (ko) 2011-03-07 2012-11-29 에스케이하이닉스 주식회사 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법
JP2012227326A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
US8581322B2 (en) 2011-06-28 2013-11-12 Macronix International Co., Ltd. Nonvolatile memory device and method for making the same
KR20130127793A (ko) 2012-05-15 2013-11-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP2013239622A (ja) * 2012-05-16 2013-11-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8878279B2 (en) * 2012-12-12 2014-11-04 Intel Corporation Self-aligned floating gate in a vertical memory structure
US8946807B2 (en) * 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9184175B2 (en) * 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026193A (zh) * 2005-10-14 2007-08-29 株式会社东芝 非易失性半导体存储装置
US20110294290A1 (en) * 2010-05-28 2011-12-01 Toshiro Nakanishi Three-dimensional semiconductor memory device and method for manufacturing the same
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394228A (zh) * 2021-06-07 2021-09-14 长江存储科技有限责任公司 三维存储器及其制备方法
CN113394228B (zh) * 2021-06-07 2022-05-20 长江存储科技有限责任公司 三维存储器及其制备方法
CN113488469A (zh) * 2021-07-08 2021-10-08 长鑫存储技术有限公司 半导体存储装置及其制作方法
CN113488469B (zh) * 2021-07-08 2023-10-17 长鑫存储技术有限公司 半导体存储装置及其制作方法

Also Published As

Publication number Publication date
KR20160075633A (ko) 2016-06-29
KR101855156B1 (ko) 2018-05-08
EP3087605B1 (en) 2022-01-05
DE112014004903T5 (de) 2016-08-04
US9478643B2 (en) 2016-10-25
EP3087605A1 (en) 2016-11-02
WO2015099930A1 (en) 2015-07-02
DE112014004903B4 (de) 2018-07-26
CN105723511B (zh) 2019-06-25
JP2017502498A (ja) 2017-01-19
EP3087605A4 (en) 2017-08-16
US20150179790A1 (en) 2015-06-25
JP6355139B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
CN105723511A (zh) 具有自对准浮栅和控制栅的存储器结构和关联方法
US8461003B2 (en) Method for fabricating 3D-nonvolatile memory device
US9024372B2 (en) Nonvolatile memory device and method for fabricating the same
CN106104803B (zh) 金属浮栅复合3d nand存储器装置和相关方法
US8860119B2 (en) Nonvolatile memory device and method for fabricating the same
US10593686B2 (en) Non-volatile memory device
US8507976B2 (en) Nonvolatile memory device and method for fabricating the same
US8877587B2 (en) Nonvolatile memory device and method for fabricating the same
US20140284685A1 (en) Nonvolatile semiconductor memory device and method for manufacturing same
US10211222B1 (en) Memory device
US9006089B2 (en) Nonvolatile memory device and method for fabricating the same
EP2983196A1 (en) A method for manufacturing a floating gate memory element
CN107437547B (zh) 一种半导体器件的制作方法
TWI559455B (zh) 非揮發性記憶體的製造方法
KR20070078274A (ko) 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant