JP2007273942A - 複合材料を製造する方法及びウエハを選択する方法 - Google Patents

複合材料を製造する方法及びウエハを選択する方法 Download PDF

Info

Publication number
JP2007273942A
JP2007273942A JP2006285168A JP2006285168A JP2007273942A JP 2007273942 A JP2007273942 A JP 2007273942A JP 2006285168 A JP2006285168 A JP 2006285168A JP 2006285168 A JP2006285168 A JP 2006285168A JP 2007273942 A JP2007273942 A JP 2007273942A
Authority
JP
Japan
Prior art keywords
wafer
ero
wafers
fqa
derivative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006285168A
Other languages
English (en)
Other versions
JP4723455B2 (ja
Inventor
Ludovic Ecarnot
エカルノット ルドヴィック
Michael Willy
ミチェル ウィリー
Patrick Reynaud
レイナウド パトリック
Walter Schwarzenbach
シュワルツェンバッハ ウォルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007273942A publication Critical patent/JP2007273942A/ja
Application granted granted Critical
Publication of JP4723455B2 publication Critical patent/JP4723455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Abstract

【課題】複合材料ウエハ、特にシリコンオンインシュレータタイプのウエハを製造プロセスにおいて、使用するウエハを選択するための方法を提供する。
【解決手段】2つのウエハを用意するステップ31と、一方のウエハを他方のウエハに対して付着させ、特に接合させるステップ41とを備え、ウエハの境界もしくはその近傍で生じる結晶欠陥の量を減らすために、エッジロールオフ値を決定するステップ33が実行される方法に関する。エッジロールオフ値は、ウエハのエッジから約0.5〜2.5mm離れた位置で決定され及び/又は高さプロファイルの二次導関数を使用して決定する。
【選択図】 図3

Description

本発明は、複合材料ウエハ、特にシリコンオンインシュレータ(SOI)タイプのウエハを製造するための方法であって、2つのウエハを用意するステップと、一方のウエハを他方のウエハに対して特に接合により付着させるステップとを備える方法に関する。また、本発明は、複合材料ウエハの製造プロセスに適したウエハを選択する方法、及び、複合材料ウエハの製造プロセスでのウエハの使用に関する。
最終生成物、例えばSOIウエハ上では、複合材料ウエハの外周の近傍に、欠陥、例えば孔隙を観察することができる。欧州特許第1566830号から、外周から10mm〜3mm離れた領域で形状変化が0.1nm以下のウエハに関してSOI製造プロセスを実行することによりこのタイプの欠陥の量を減らすことができることが知られている。或いは、外周から5mm離れた位置で0.02%以下の傾斜を伴うウエハでは、欠陥が少ないSOIウエハが得られる。
本発明の目的は、複合材料ウエハの外周における欠陥の生成を減らすことができる、複合材料ウエハを製造するための代替の方法及び/又は複合材料ウエハの製造プロセスに適した代替のウエハを選択する方法を提供することである。
この目的は、請求項1に係る複合材料を製造する方法を用いて達成される。また、この目的は、請求項2に係るウエハを選択する方法を用いて達成される。
驚くべきことに、ウエハの製造プロセスにおいて、各ウエハのプロファイルの二次導関数を使用してエッジロールオフ値を決定することにより、また、50nmよりも大きい、特に100nmよりも大きい、更には150nmよりも大きいエッジロールオフ値(ERO)を有するウエハだけを使用することにより、ウエハの外周の近傍に形成される孔隙の数を減らすことができる。
ここで、用語「プロファイル」とは、他のウエハに対する付着が生じる表面における径方向でのウエハの高さプロファイルのことである。また、2つのウエハは、同じ材料から成っている必要はなく、また、更なる層が設けられていてもいなくてもよい。
好ましい実施形態において、二次導関数はエッジロールオフ値を定めるために使用され、エッジロールオフ値は、ERO=Y(a)−Y(fqa)を確定することにより得ることができる。この場合、a及びfqaは、ウエハの2つの半径位置に対応しており、Y(a)は二次導関数Y”(a)がゼロとなる径方向位置でのウエハの高さに対応しており、Y(fqa)は外周から約0.5mm〜2.5mm離れた、特に約1mm離れた径方向位置でのウエハの高さに対応している。両方のウエハに関して、この方法を使用するとともに、50nmよりも大きい、特に100nmよりも大きい、更には150nmよりも大きいエッジロールオフ値を用いると、欠陥に関連する更に改善された結果が得られた。
好ましくは、各ウエハは300mmタイプのウエハであってもよい。300nmタイプのウエハの場合には、小さいウエハの場合よりも多くの孔隙が形成されるため、このクラスのウエハにおける孔隙の数を減少させる方法は、大きなサイズのウエハにとって特に興味深い。更に大きいウエハの場合、例えば450nmウエハの場合にも、これが効果を奏すると期待される。
EROをウエハの幾つかの位置で決定でき、また、個々のERO値から平均EROが計算されることが有益である。したがって、不均一なウエハエッジを考慮に入れることができる。
好ましくは、本方法は、ウエハ同士を付着させる前に2つのウエハの少なくとも一方に絶縁層を設けるステップを更に備えることができる。二次導関数方法に基づいて決定されるERO値においては、例えばSOIタイプのウエハのように絶縁層を備える複合材料ウエハ構造に関して、孔隙数の減少が観察される。
有益なことに、本方法は、ウエハの一方に所定の分離領域を形成するステップを更に備えることができる。このような方法ステップは、一方のウエハから他方のウエハへの薄い材料層の遷移を可能にするために使用され、薄層中には孔隙が形成される。この方法を使用する場合であっても、二次導関数方法に基づいて決定されるERO値においては、このように製造された複合材料ウエハ構造に関して孔隙数の減少が観察される。
好ましい実施形態では、2つのウエハの少なくとも一方に絶縁層を設けるステップの後、又は、ウエハの一方に所定の分離領域を形成する更なるステップの後に、エッジロールオフ値の決定及び/又はウエハの選択を行なうことができる。ここで、ERO値は、接合される予定になっているようなウエハ同士の接合の直前に決定される。
また、本発明は、請求項7に係るウエハの使用に関する。
本発明の特定の実施形態は、添付図面に関連する以下の説明から更に明らかになろう。
特にSOIウエハにおいて適用できる従来の複合材料製造プロセスの状態が図1に示されている。この製造プロセスは以下のステップを備えており、SOIウエハに関してこの製造プロセスを説明する。
第1のステップでは、図1の(a)に示されるように、2つのSiウエハ11,13、例えば300mmウエハが用意される。第2のステップでは、図1の(b)に示されるように、ウエハ11上で熱酸化物層15が成長される。実際には、熱成長中、ウエハは酸化物によって全体が覆われる。しかしながら、背面上及び側面上にある酸化物は、その後の段階で除去される。次のステップでは、図1の(c)に示されるように、水素イオン又は希ガスイオン等の原子種17が熱酸化物層15を通じてウエハ11中へ注入され、それにより、ウエハ11の内部に所定の分離領域19が形成される。その後、次のステップでは、ウエハ13とウエハ11との間に酸化物層15が位置されるように第2のウエハ13がウエハ11に対して接合される。
その後、所定の分離領域19で剥離が起こるように、接合されたウエハ系に対してエネルギ、特に熱エネルギが与えられ、それにより、最初のウエハ13とウエハ11から生じた酸化物層15及び遷移層23とを備える所望のシリコンオンインシュレータウエハ21が形成される。
無論、シリコンオンインシュレータウエハ21を形成する代わりに、このプロセスを使用して他のタイプの複合材料ウエハを製造することもできる。別の複合材料ウエハの一例は、ストレインドシリコンオンインシュレータ(sSOI)、SiGeOI、GeOI、シリコンオンクウォーツSOQ又は直接シリコン接合ウエハ(DSB)である。また、更なる層が存在していてもよい。
図2aは、前述した方法によって得られるシリコンオンインシュレータウエハ21の平面図を示している。遷移層23の表面上には、欠陥25a,25b,25c等を観察することができる。これらの欠陥は、SOIウエハ21のエッジ27から約3mm離れて位置されている。説明のため、図中の欠陥のサイズは誇張されている。実際には、欠陥は直径が約1mmのサイズを有している。
図2bは、図2aに示されるA−A線に沿って切断した断面を示している。図から分かるように、欠陥25b,25cは、層23の遷移が不完全であった領域に対応している。これらの孔隙は、遷移層及び絶縁層15を完全に貫通して、接合が生じた境界面に達することができる。これらの欠陥は、通常、接合不良が原因である。2つのウエハが接合される場合、これらのウエハは実際には互いに密着された後、一般的にはウエハの一端面で圧力が加えられる。接合が開始されたポイントと反対の端面で接合ウエハの摂動が起こり、これにより、例えば接合力の局部的な低下に起因して欠陥が観察されるようになる。
図3は、少なくとも平均して特定数のウエハにわたって、例えば約10000個のウエハにわたって前述したタイプの欠陥を減少させることができる、複合材料ウエハを製造するための本発明の方法の一実施形態を示すブロック図である。
第1のステップ31は、図2aに示された方法と同様に、2つのウエハを用意することにある。次にステップ33において、各ウエハのエッジロールオフ値が決定される。複合材料ウエハ21のエッジ27から最大で約3mmの場所に図2a及び図2bに示されるような接合欠陥25a,25b,25cが主に存在する場合、本発明の第1の実施形態に係るエッジロールオフ値は、ウエハ11,13の外周27から好ましくは約0.5mm−2.5mm離れた場所、特に1mm離れた場所で決定される。
本発明において、エッジロールオフ値は、ウエハのプロファイルY(r)の二次導関数を使用して決定される。プロファイルY(r)は、その後に付着が起こる表面の一般的にnmで表される径方向rでの高さプロファイルに対応している。或いは、ウエハ厚プロファイルが使用されてもよい。エッジロールオフ値は、ウエハのプロファイルの二次導関数を使用して決定され、以下の式により定められる。
ERO=Y(a)−Y(fqa) (1)
したがって、nmで表されるEROは、2つの場所の間、すなわち半径“a”の場所と半径“fqa”の場所との間の高さ(又は厚さ)の差である。“fqa”の値は、300mmウエハの場合、147.5mm〜149.5mmの半径の範囲となるように、特に149nmの半径となるように選択される。
“a”の値は、ウエハの半径の所定値ではないが、“fqa”から始まって中心に向かう方向でY(r)の二次導関数がゼロに等しくなる、すなわちY”(a)=0となる最初の位置に対応している。
二次導関数は、ウエハのプロファイル測定に基づく数値プロセスを使用して決定されることが好ましい。二次導関数はウエハの幾つかの位置で決定され、また、個々の値から、例えば測定されたプロファイル自体から、或いは、二次導関数プロファイルを2回再積分することにより、平均ERO値を計算することができる。二重積分は、一般に、ERO値に誤って寄与する部分をフィルタ除去するために使用される。ERO値に誤って寄与する部分は、測定チャック上におけるウエハのアライメント不良に起因している可能性があり、それにより例えばウエハが僅かに跳ね飛ぶ。
図4はこのプロセスを示している。上側の図は、例えば図2aに示される線Bに沿うウエハ上の1つ以上の位置において径方向で決定されるウエハの高さプロファイルを示している。二次導関数が下側の図に示されている。この二次導関数は、高さプロファイルを使用して数値的に計算される。このデータを使用して、二次導関数がセロになる位置“a”が決定される。その後、対応するウエハ高さY(a)及びY(fqa)が決定され、これらの高さから、方程式(1)を使用してERO値が計算される。
その後、ステップ35においては、更なる処理のため、ERO値が50nmよりも大きい、特に100nmよりも大きいウエハのみが選択される。
その後、本発明のプロセスは、2つのウエハの少なくとも一方に図1の(b)に示される層15のような絶縁層を設けるステップを続ける(ステップ37)。その後、所定の分離領域が設けられ(ステップ39)、これは図1の(c)に示される処理ステップに対応している。その後、ステップ41において、ウエハ同士が互いに付着される。これは、図1の(d)に示される処理ステップに対応している。図1に示される方法ステップの詳細な説明は参照することにより本明細書に組み込まれる。
実施形態1,2の変形例において、エッジロールオフ値決定ステップ33及び選択ステップ35は、2つのウエハ11,13の少なくとも一方に絶縁層15を設けた後、或いは、ウエハ11,13の一方に所定の分離領域17を形成するステップの後であっても実行することもできる。
また、本発明の第2の実施形態において、ステップ33,35は、図2a及び図2bに示されるような複合材料ウエハの製造プロセスに適した、ウエハを選択するための独立した方法として実行することもできる。
図5は、50nmよりも大きい、特に100nmよりも大きい、更には150nmよりも大きいエッジロールオフ値を有するウエハのみを使用する有利な効果を示している。図5は、ドナー基板としての機能を果たすウエハ11及びSOIウエハ21の製造における支持基板としての機能を果たす第2のウエハ13に関し、以下の決定されたエッジロールオフ値に対して10000個のウエハのサンプルにおける平均的な数の結晶欠陥がプロットされている3次元ダイアグラムである。
ERO=Y(a)−Y(fqa=149nm)
これらのウエハは、二次導関数に基づくERO値を定めるレイテックス・ダイナサーチツールを使用して解析された。
図から明らかなように、図2a及び図2bに示されるようなタイプの欠陥の量は、両方のウエハにおけるエッジロールオフ値が50nm未満である場合、平均して10個を超えることができ、また、エッジロールオフ値が100nm未満である場合には、2個を超えることができる。この場合、エッジロールオフ値はダブル微分法(double derivative method)を使用して決定された。逆に言うと、両方のウエハのエッジロールオフ値が100nmを越える場合、これらの欠陥の量は平均して2個未満となる。
(a)〜(e)は当分野において既知である複合材料ウエハの製造プロセスを示している。 外周近傍に欠陥を有する当分野において既知である複合材料ウエハを平面図で示している。 外周近傍に欠陥を有する当分野において既知である複合材料ウエハの、図2aのA−A線に沿っての断面図である。 複合材料ウエハを製造するための本発明の方法の一実施形態を示すブロック図である。 二次導関数を使用してエッジロールオフ値を決定する方法を示している。 複合材料ウエハの製造プロセスで使用される2つのウエハのERO値の関数として孔隙欠陥の平均的な数を表す3次元ダイアグラムである。
符号の説明
11,13…ウエハ、15…熱酸化物層、19…分離領域、21…シリコンオンインシュレータウエハ、23…遷移層。

Claims (7)

  1. 複合材料ウエハ、特にシリコンオンインシュレータ(SOI)タイプのウエハを製造するための方法において、
    2つのウエハ(11,13)を用意するステップと、
    一方のウエハを他方のウエハに対して付着させ、特に接合させるステップと、
    を備え、
    付着させる前に、各ウエハ(11,13)のプロファイルの二次導関数を使用して2つの各ウエハのエッジロールオフ(ERO)値を決定するとともに、50nmよりも大きい、特に100nmよりも大きい、更には150nmよりも大きいEROを有するウエハを使用し、
    EROが、以下の式を確定することにより得られ、
    ERO=Y(a)−Y(fqa)
    a及びfqaがウエハの2つの半径位置に対応しており、Y(a)が二次導関数Y”がゼロとなる径方向位置でのウエハの高さに対応しており、Y(fqa)が外周(27)から約0.5mm〜2.5mm離れた、特に約1mm離れた径方向位置でのウエハの高さに対応していることを特徴とする、方法。
  2. 請求項1に記載の複合材料ウエハの製造プロセスに適したウエハを選択する方法において、
    ウエハのプロファイルの二次導関数が、ウエハのエッジロールオフ(ERO)値を定めるために決定され、50nmよりも大きい、特に100nmよりも大きい、更には150nmよりも大きいEROを有するウエハだけが製造プロセスのために選択され、
    EROが以下の式を確定することにより得られ、
    ERO=Y(a)−Y(fqa)
    a及びfqaがウエハの2つの半径位置に対応しており、Y(a)が二次導関数Y”がゼロとなる径方向位置でのウエハの高さに対応しており、Y(fqa)が外周(27)から約0.5mm〜2.5mm離れた、特に約1mm離れた径方向位置でのウエハの高さに対応していることを特徴とする、ウエハを選択する方法。
  3. 各ウエハ(11,13)が300mmタイプのウエハである、請求項1又は2に記載の方法。
  4. EROがウエハの幾つかの位置で決定され、個々の値から平均EROが計算される、請求項1〜3のいずれか一項に記載の方法。
  5. ウエハ同士を付着させる前に2つのウエハ(11,13)の少なくとも一方に絶縁層(15)を設けるステップを更に備える、請求項1〜4のいずれか一項に記載の方法。
  6. ウエハ(11,13)の一方に所定の分離領域(17)を形成するステップを更に備える、請求項1〜5のいずれか一項に記載の方法。
  7. 複合材料ウエハ(21)、特にシリコンオンインシュレータタイプのウエハの製造プロセスにおける、50nmよりも大きい、特に100nmよりも大きい、更には150nmよりも大きいエッジロールオフ値(ERO)を有するウエハの使用であって、
    EROが以下の式を確定することにより得られ、
    ERO=Y(a)−Y(fqa)
    a及びfqaがウエハの2つの半径位置に対応しており、Y(a)が二次導関数Y”がゼロとなる径方向位置でのウエハの高さに対応しており、Y(fqa)が外周(27)から約0.5mm〜2.5mm離れた、特に約1mm離れた径方向位置でのウエハの高さに対応している、ウエハの使用。
JP2006285168A 2006-03-31 2006-10-19 複合材料を製造する方法及びウエハを選択する方法 Active JP4723455B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06290542A EP1840955B1 (en) 2006-03-31 2006-03-31 Method for fabricating a compound material and method for choosing a wafer
EP06290542.7 2006-03-31

Publications (2)

Publication Number Publication Date
JP2007273942A true JP2007273942A (ja) 2007-10-18
JP4723455B2 JP4723455B2 (ja) 2011-07-13

Family

ID=36610717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006285168A Active JP4723455B2 (ja) 2006-03-31 2006-10-19 複合材料を製造する方法及びウエハを選択する方法

Country Status (9)

Country Link
US (1) US7892861B2 (ja)
EP (1) EP1840955B1 (ja)
JP (1) JP4723455B2 (ja)
KR (1) KR100854800B1 (ja)
CN (1) CN100547761C (ja)
AT (1) ATE383656T1 (ja)
DE (1) DE602006000423T2 (ja)
SG (1) SG136024A1 (ja)
TW (1) TWI327745B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258304A (ja) * 2007-04-03 2008-10-23 Sumco Corp 半導体基板の製造方法
KR20170051442A (ko) 2014-09-11 2017-05-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법
JP2019208003A (ja) * 2018-05-28 2019-12-05 瀋陽硅基科技有限公司 フィルム貼付によってsoiの縁のstirを変更する方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Sumco 半導体ウェーハおよびその製造方法
US8330245B2 (en) * 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
US9156705B2 (en) 2010-12-23 2015-10-13 Sunedison, Inc. Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
DE102013201663B4 (de) * 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
CN103871870B (zh) * 2014-02-28 2016-05-25 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
CN117497407B (zh) * 2023-12-28 2024-04-09 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
WO2004008527A1 (en) * 2002-07-17 2004-01-22 S.O.I.Tec Silicon On Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
EP1566830A1 (en) * 2002-11-29 2005-08-24 Shin-Etsu Handotai Co., Ltd Method for manufacturing soi wafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040181A1 (en) * 2002-12-27 2007-02-22 General Electric Company Crystalline composition, wafer, and semi-conductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
WO2004008527A1 (en) * 2002-07-17 2004-01-22 S.O.I.Tec Silicon On Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
EP1566830A1 (en) * 2002-11-29 2005-08-24 Shin-Etsu Handotai Co., Ltd Method for manufacturing soi wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6010072484, KIMURA M ET AL, ""A NEW METHOD FOR THE PRECISE MEASUREMENT OF WAFER ROLL OFF OF SILICON POLISHED WAFER"", JAPANESE JOURNAL OF APPLIED PHYSICS, 199901, vol. 38, no. 1A, PART 1, pages 38−39 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258304A (ja) * 2007-04-03 2008-10-23 Sumco Corp 半導体基板の製造方法
KR20170051442A (ko) 2014-09-11 2017-05-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법
US9905411B2 (en) 2014-09-11 2018-02-27 Shin-Etsu Handotai Co., Ltd. Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
JP2019208003A (ja) * 2018-05-28 2019-12-05 瀋陽硅基科技有限公司 フィルム貼付によってsoiの縁のstirを変更する方法

Also Published As

Publication number Publication date
KR100854800B1 (ko) 2008-08-27
DE602006000423T2 (de) 2008-05-21
SG136024A1 (en) 2007-10-29
TW200737287A (en) 2007-10-01
US7892861B2 (en) 2011-02-22
ATE383656T1 (de) 2008-01-15
DE602006000423D1 (de) 2008-02-21
EP1840955B1 (en) 2008-01-09
CN100547761C (zh) 2009-10-07
TWI327745B (en) 2010-07-21
CN101047144A (zh) 2007-10-03
JP4723455B2 (ja) 2011-07-13
KR20070098441A (ko) 2007-10-05
EP1840955A1 (en) 2007-10-03
US20070231931A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4723455B2 (ja) 複合材料を製造する方法及びウエハを選択する方法
US7803695B2 (en) Semiconductor substrate and process for producing it
TWI337769B (en) Method for recycling an epitaxied donor wafer
US6991944B2 (en) Surface treatment for multi-layer wafers formed from layers of materials chosen from among semiconducting materials
JP3395661B2 (ja) Soiウエーハの製造方法
JP5976738B2 (ja) マイクロテクノロジー構造を製造する方法
TWI518779B (zh) 減少絕緣層上覆矽結構中未接合區域之寬度的方法及以此方法製成之晶圓及絕緣層上覆矽結構
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
KR101905811B1 (ko) 박리웨이퍼의 재생가공방법
TW201806075A (zh) 用於製作應變式絕緣體上半導體底材之方法
JP2010263187A (ja) ドナー基板からハンドル基板へ層を転写するための方法
JP2011515838A (ja) セミコンダクタオンインシュレータ型基板を製作する方法
EP2474995B1 (en) Method for manufacturing soi wafer
JP2010517259A (ja) 粗面化処理方法
US6716721B2 (en) Method for manufacturing a silicon wafer
TWI283911B (en) A method of increasing the area of a useful layer of material transferred onto a support
EP3370249B1 (en) Bonded soi wafer manufacturing method
US20230317510A1 (en) Method for bonding a first substrate at a surface having an elastic nanotopology
JP2022518001A (ja) 超薄型集積チップ及びその製造方法
TWI758942B (zh) Soi襯底的製造方法
TWI771565B (zh) 用於藉由層轉移製造在絕緣體上半導體型結構之方法
CN107994023B (zh) 超细孔结构的制成工艺
JP2003179216A (ja) Soiウエーハ
WO2004008525A1 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110303

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4723455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250