JPH0636407B2 - 半導体ウエーハ接合方法 - Google Patents
半導体ウエーハ接合方法Info
- Publication number
- JPH0636407B2 JPH0636407B2 JP63280055A JP28005588A JPH0636407B2 JP H0636407 B2 JPH0636407 B2 JP H0636407B2 JP 63280055 A JP63280055 A JP 63280055A JP 28005588 A JP28005588 A JP 28005588A JP H0636407 B2 JPH0636407 B2 JP H0636407B2
- Authority
- JP
- Japan
- Prior art keywords
- wafers
- bonding
- mirror
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Element Separation (AREA)
- Die Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、鏡面研磨された２枚の半導体ウエーハの該鏡
面を、相互に直接または酸化膜を介して接合させる半導
体ウエーハ接合方法に関する。
面を、相互に直接または酸化膜を介して接合させる半導
体ウエーハ接合方法に関する。
［従来の技術］ 半導体電子装置の製造における、基本プロセスとしての
不純物の導入技術としては、現在熱拡散法及びエピタキ
シャル成長法などがほぼ技術的に確立されたものとして
多用されている。しかし、これらの方法でパワーデバイ
スを作ろうとすると、熱拡散によるコレクタ拡散あるい
はエピタキシャル成長による100Ωcm以上の高抵抗層の
形成における技術的な限界があって、高耐圧大容量化に
難点がある。
不純物の導入技術としては、現在熱拡散法及びエピタキ
シャル成長法などがほぼ技術的に確立されたものとして
多用されている。しかし、これらの方法でパワーデバイ
スを作ろうとすると、熱拡散によるコレクタ拡散あるい
はエピタキシャル成長による100Ωcm以上の高抵抗層の
形成における技術的な限界があって、高耐圧大容量化に
難点がある。
また、特に、半導体集積回路において、個々の素子を誘
電体で分離する誘電体分離技術がその寄生容量及び分離
耐圧の点で優れているにも拘わらず、基板の反りが大き
過ぎるため、製造技術上非常に問題がある。
電体で分離する誘電体分離技術がその寄生容量及び分離
耐圧の点で優れているにも拘わらず、基板の反りが大き
過ぎるため、製造技術上非常に問題がある。
鏡面研磨された２枚のシリコンウエーハの該鏡面を相互
に直接又は酸化膜を介して接合する方法は、従来あまり
注目されていなかったが、最近に至って上述したパワー
デバイス基板または誘電体分離基板の製法として非常に
注目されるようになった。何れの応用についても、上述
した従来法の欠点を著しく改善し得る。
に直接又は酸化膜を介して接合する方法は、従来あまり
注目されていなかったが、最近に至って上述したパワー
デバイス基板または誘電体分離基板の製法として非常に
注目されるようになった。何れの応用についても、上述
した従来法の欠点を著しく改善し得る。
かかるシリコンウエーハの接合方法は、上述のような目
的のための利用を意図したものではないが例えば特公昭
39-17869号が開示されている。
的のための利用を意図したものではないが例えば特公昭
39-17869号が開示されている。
現在、シリコンウエーハの接合方としては、鏡面シリコ
ンウエーハを室温空気中で重ね合わせ、これを端に高温
例えば1100℃、２時間位、酸素／窒素比１／５の雰囲気
で加熱する方法、及び、特に間に酸化膜が介在する場合
には張り合わせに際しウエーハ間に直流又は交流電圧を
加えてウエーハ間に働く静電吸引力を利用し、更に窒素
気流中で加熱する方法がとられている。
ンウエーハを室温空気中で重ね合わせ、これを端に高温
例えば1100℃、２時間位、酸素／窒素比１／５の雰囲気
で加熱する方法、及び、特に間に酸化膜が介在する場合
には張り合わせに際しウエーハ間に直流又は交流電圧を
加えてウエーハ間に働く静電吸引力を利用し、更に窒素
気流中で加熱する方法がとられている。
シリコンウエーハの接合において技術的な問題点は、２
枚の鏡面ウエーハが相対応する接合面において、接合が
不充分な未接合部が部分的に現れ通称ボイドを形成する
ことである。かかるボイドの発生を抑えるためにその原
因の究明が行われており、原因としてウエーハの表面に
付着する塵埃、汚れあるいは傷が考えられ、特に塵埃
は、ボイド発生の最大の原因であるとして注目されてい
る。しかし、これらの原因の除去によって完全なボイド
の除去はできないことを発明者は実験によって確かめ
た。
枚の鏡面ウエーハが相対応する接合面において、接合が
不充分な未接合部が部分的に現れ通称ボイドを形成する
ことである。かかるボイドの発生を抑えるためにその原
因の究明が行われており、原因としてウエーハの表面に
付着する塵埃、汚れあるいは傷が考えられ、特に塵埃
は、ボイド発生の最大の原因であるとして注目されてい
る。しかし、これらの原因の除去によって完全なボイド
の除去はできないことを発明者は実験によって確かめ
た。
また、シリコンウエーハの改良接合技術としては、例え
ば特開昭61-182216号公報に、半導体基板の接合の際の
雰囲気として半導体を透過し又は半導体に吸収されやす
いガスを使用することにより、ボイドの発生を防止する
方法が開示されている。しかし、一度接合面にガスがホ
ールドされると、それらのガスを透過吸収によって除去
することは、現実には非常に困難がある。
ば特開昭61-182216号公報に、半導体基板の接合の際の
雰囲気として半導体を透過し又は半導体に吸収されやす
いガスを使用することにより、ボイドの発生を防止する
方法が開示されている。しかし、一度接合面にガスがホ
ールドされると、それらのガスを透過吸収によって除去
することは、現実には非常に困難がある。
［発明が解決しようとする課題］ 本発明の目的は、上記問題点に鑑み、ボイドの発生を実
質的にしかも再現性よく除去することができる半導体ウ
エーハ接合方法を提供することにある。
質的にしかも再現性よく除去することができる半導体ウ
エーハ接合方法を提供することにある。
［課題を解決するための手段］ この目的を達成するために、本発明に係る半導体ウエー
ハ接合方法では、２枚の半導体ウエーハの鏡面の表面粗
さを、中心線平均粗さでいずれも0.5nm以下にしたもの
が用いられる。酸化膜を介する場合は、係る0.5nm以下
の表面粗さの鏡面シリコンウエーハの一方又は両方を酸
化したのち接合する。
ハ接合方法では、２枚の半導体ウエーハの鏡面の表面粗
さを、中心線平均粗さでいずれも0.5nm以下にしたもの
が用いられる。酸化膜を介する場合は、係る0.5nm以下
の表面粗さの鏡面シリコンウエーハの一方又は両方を酸
化したのち接合する。
本発明は、接合される２枚の半導体ウエーハはシリコン
ウエーハに限られず、シリコンウエーハと化合物半導体
ウエーハの組み合わせ、同種又は異種の化合物半導体ウ
エーハの組み合わせ、或は混晶比が同一又は異なる化合
物半導体ウエーハの組み合わせにも適用される。
ウエーハに限られず、シリコンウエーハと化合物半導体
ウエーハの組み合わせ、同種又は異種の化合物半導体ウ
エーハの組み合わせ、或は混晶比が同一又は異なる化合
物半導体ウエーハの組み合わせにも適用される。
［作用］ 半導体ウエーハの直接接合において、その相対する鏡面
の表面粗さが小さい方がよいということはその接合の論
理的考察から自明のことであるが、従来の半導体ウエー
ハの接合技術においては、半導体ウエーハの鏡面化に関
して特別な配慮が行われず、鏡面の数Åのレベルでどの
程度の粗さになればボイドの発生が妨げられるかどうか
について充分な技術的検討が行われなかった。すなわ
ち、半導体鏡面ウエーハの面粗さは、100〜500Åといわ
れているが、鏡面粗さは、鏡面化の主流技術であるメカ
ノケミカルポリッシングでどこまで小さくすることがで
きるかについて検討が行われておらず、盲目的に、鏡面
といえば理想的なある種の平面を漠然と想念するだけで
あった。
の表面粗さが小さい方がよいということはその接合の論
理的考察から自明のことであるが、従来の半導体ウエー
ハの接合技術においては、半導体ウエーハの鏡面化に関
して特別な配慮が行われず、鏡面の数Åのレベルでどの
程度の粗さになればボイドの発生が妨げられるかどうか
について充分な技術的検討が行われなかった。すなわ
ち、半導体鏡面ウエーハの面粗さは、100〜500Åといわ
れているが、鏡面粗さは、鏡面化の主流技術であるメカ
ノケミカルポリッシングでどこまで小さくすることがで
きるかについて検討が行われておらず、盲目的に、鏡面
といえば理想的なある種の平面を漠然と想念するだけで
あった。
本発明者は、公知の半導体ウエーハ接合技術を種々検討
したが、いずれも満足な結果が得られず、更に研究を進
めたところ、半導体ウエーハの相対する鏡面または酸化
膜形成前の鏡面の粗さが接合面の接合に著しく影響し、
その鏡面の粗さを平均中心粗さ表示で0.5nm（５Å）以
下にするとボイドフリーの接合ができることを発見して
本発明に到達した。
したが、いずれも満足な結果が得られず、更に研究を進
めたところ、半導体ウエーハの相対する鏡面または酸化
膜形成前の鏡面の粗さが接合面の接合に著しく影響し、
その鏡面の粗さを平均中心粗さ表示で0.5nm（５Å）以
下にするとボイドフリーの接合ができることを発見して
本発明に到達した。
このような鏡面シリコンウエーハの接合に際しては必ず
しもホットプレスを行う必要はなく、単に両鏡面を軽く
接触し、指で挟む程度の圧力を加えれば完全な接合が行
われる。また、２枚のウエーハの中心部により多くの圧
力がかかるように、あるいは重ね合わせた後、中心から
外方に圧力を加えることにより、内部に雰囲気ガスがト
ラップされていることを容易に避けることができる。多
少残っていても後の加熱工程でこれを除くことができ
る。空気中で重ね合わせが行われた場合、内部にトラッ
プされるガス組成は空気であるので、僅かなトラップガ
スとウエーハのバルクの中に吸収拡散される。
しもホットプレスを行う必要はなく、単に両鏡面を軽く
接触し、指で挟む程度の圧力を加えれば完全な接合が行
われる。また、２枚のウエーハの中心部により多くの圧
力がかかるように、あるいは重ね合わせた後、中心から
外方に圧力を加えることにより、内部に雰囲気ガスがト
ラップされていることを容易に避けることができる。多
少残っていても後の加熱工程でこれを除くことができ
る。空気中で重ね合わせが行われた場合、内部にトラッ
プされるガス組成は空気であるので、僅かなトラップガ
スとウエーハのバルクの中に吸収拡散される。
このようにして、接合面は一種の真空状態となるので接
合面にはウエーハ接合体の外表面を介して大気圧が加わ
り、従来のようにホットプレスをしなくとも接合が進行
し、理想的なモノリシック状態となる。
合面にはウエーハ接合体の外表面を介して大気圧が加わ
り、従来のようにホットプレスをしなくとも接合が進行
し、理想的なモノリシック状態となる。
この接合後、無加圧状態で加熱するとより強固な接合と
なる。この接合強さは、引っ張り強さを測定したところ
150Kg/cm2を超えることがわかった。これは＜100＞方向
のバルクのそれにほぼ等しい。かかるウエーハを数mm角
に切断したところ剥離はなく、シリコンデバイスの製作
工程における熱サイクルを加えても、接合ウエーハの接
合面の剥離はなく、引っ張り強さの低下もなかった。こ
れによって、シリコンデバイスのバルク中のモノリシッ
クな接合と等価であることがわかった。
なる。この接合強さは、引っ張り強さを測定したところ
150Kg/cm2を超えることがわかった。これは＜100＞方向
のバルクのそれにほぼ等しい。かかるウエーハを数mm角
に切断したところ剥離はなく、シリコンデバイスの製作
工程における熱サイクルを加えても、接合ウエーハの接
合面の剥離はなく、引っ張り強さの低下もなかった。こ
れによって、シリコンデバイスのバルク中のモノリシッ
クな接合と等価であることがわかった。
ここで、本発明者は、半導体ウエーハのボイド検査方法
として種々検討したが、Ｘ線回折法を用いるのが極めて
有効であることを知見した。従来のボイド検査方法とし
ては赤外線透過方法、超音波探傷方法及び破壊検査方法
がある。この赤外線透過方法は非破壊方法である点で好
ましいが、Ｘ線回折法との比較では、致命的に劣った方
法であることが判った。すなわち、赤外線透過方法でボ
イドがないと判定されたウエーハをＸ線回折法で検査す
れば、依然としてボイドが残存している場合がしばしば
あるためである。この理由は、Ｘ線回折法の場合には接
合が行われると、そこで必ず一時的に結晶の歪みが生
じ、この歪みをＸ線法で検知するためであると考えられ
る。
として種々検討したが、Ｘ線回折法を用いるのが極めて
有効であることを知見した。従来のボイド検査方法とし
ては赤外線透過方法、超音波探傷方法及び破壊検査方法
がある。この赤外線透過方法は非破壊方法である点で好
ましいが、Ｘ線回折法との比較では、致命的に劣った方
法であることが判った。すなわち、赤外線透過方法でボ
イドがないと判定されたウエーハをＸ線回折法で検査す
れば、依然としてボイドが残存している場合がしばしば
あるためである。この理由は、Ｘ線回折法の場合には接
合が行われると、そこで必ず一時的に結晶の歪みが生
じ、この歪みをＸ線法で検知するためであると考えられ
る。
そこで、本発明者はさらにＸ線回折法によってウエーハ
の全接合面を調べ、ボイドが形成されていないことを確
かめた。そしてさらに、シリコンウエーハの鏡面の粗さ
が大きく例えば上記表示で0.7nmを超えるとしばしばボ
イドの発生があり、デバイスの熱サイクル工程に入れる
とさらにボイドの成長や部分的な剥離が見られることを
確かめた。
の全接合面を調べ、ボイドが形成されていないことを確
かめた。そしてさらに、シリコンウエーハの鏡面の粗さ
が大きく例えば上記表示で0.7nmを超えるとしばしばボ
イドの発生があり、デバイスの熱サイクル工程に入れる
とさらにボイドの成長や部分的な剥離が見られることを
確かめた。
半導体ウエーハの表面粗さが何故0.5nm以下になると接
合が良好であり、モノリシックと同じ性質を示し得るか
については究明が進んでいないが、微粉末成型の際と同
様に、表面近傍の原紙の再配列が起こるためと考えられ
る。
合が良好であり、モノリシックと同じ性質を示し得るか
については究明が進んでいないが、微粉末成型の際と同
様に、表面近傍の原紙の再配列が起こるためと考えられ
る。
酸化膜を介したシリコンウエーハの接合は、一方又は両
方のシリコンウエーハ表面を熱酸化して、１μｍ以下の
熱酸化膜を形成させ、次いでこれらを重ね合わせ、更に
交流又は直流で静電圧を印加し接合する。
方のシリコンウエーハ表面を熱酸化して、１μｍ以下の
熱酸化膜を形成させ、次いでこれらを重ね合わせ、更に
交流又は直流で静電圧を印加し接合する。
この表面粗さも、酸化膜成形前の鏡面ウエーハの面粗さ
が中心線平均粗さ表示で約0.5nmを超えると、接合がボ
イドのために不完全になる。この場合の接合理由は、シ
リコンウエーハの直接接合する場合と異なって、その大
部分がシリカ構造、即ちSi-O-Siの結合が界面に形成さ
れるためと考えられている。もともと熱酸化膜の表面は
SiまたはＯの未結合手が残存しているわけで、これらが
接合の原因となる。
が中心線平均粗さ表示で約0.5nmを超えると、接合がボ
イドのために不完全になる。この場合の接合理由は、シ
リコンウエーハの直接接合する場合と異なって、その大
部分がシリカ構造、即ちSi-O-Siの結合が界面に形成さ
れるためと考えられている。もともと熱酸化膜の表面は
SiまたはＯの未結合手が残存しているわけで、これらが
接合の原因となる。
シリコンウエーハと化合物半導体との間の接合、または
化合物半導体同志のそれについてもほぼシリコンウエー
ハ同志のそれと同様であって、いずれもその表面粗さを
0.5nm以下にすることが接合における必要条件となる。
化合物半導体の化学組成が元素或はその混晶比で異なる
場合でも上記同様である。結晶構造やその格子間隔が異
なる場合には、その接合物に結晶的な乱れがあるのは当
然であるが、本発明によればボイドフリーでしかも結晶
的乱れを最小にすることができる。結晶構造及び格子間
隔が異なる接合面では、数nmレベルのアモルファス層が
部分的に形成されるが、実用的には電気抵抗値の異常な
変化がなく、またオーミック性が保持される。
化合物半導体同志のそれについてもほぼシリコンウエー
ハ同志のそれと同様であって、いずれもその表面粗さを
0.5nm以下にすることが接合における必要条件となる。
化合物半導体の化学組成が元素或はその混晶比で異なる
場合でも上記同様である。結晶構造やその格子間隔が異
なる場合には、その接合物に結晶的な乱れがあるのは当
然であるが、本発明によればボイドフリーでしかも結晶
的乱れを最小にすることができる。結晶構造及び格子間
隔が異なる接合面では、数nmレベルのアモルファス層が
部分的に形成されるが、実用的には電気抵抗値の異常な
変化がなく、またオーミック性が保持される。
［実施例］ 以下、本発明の実施例をシリコンウエーハの接合につい
て説明する。
て説明する。
（１）直接接合 最初に酸化膜を介しない接合について説明する。
試料として、Ｐ型＜100＞結晶、直径125mm、厚さ約500
μｍ、抵抗率８Ωcmのシリコンウエーハを２０枚用意
し、研磨圧力、研磨速度を下表１に示すように調節し、
メカニカルポリシングを行って下表２の如く表面粗さの
異なるシリコンウエーハＡ〜Ｄを各々５枚作成した。
μｍ、抵抗率８Ωcmのシリコンウエーハを２０枚用意
し、研磨圧力、研磨速度を下表１に示すように調節し、
メカニカルポリシングを行って下表２の如く表面粗さの
異なるシリコンウエーハＡ〜Ｄを各々５枚作成した。
研磨機は市販のそれと原理構造は同一で、研磨パッドは
研磨布として市販されている商品名シーガル7455、第１
レース株式会社製、研磨液は商品名GC3250、不二見研磨
材株式会社製を用いた。
研磨布として市販されている商品名シーガル7455、第１
レース株式会社製、研磨液は商品名GC3250、不二見研磨
材株式会社製を用いた。
表面粗さの測定は、本案においてはその精度及びその表
現方法が極めて重要になる。そこで、表面高さ方向分解
能３Å、水平方向分解能１．０μｍで中心線平均粗さを
測定可能な、光学的位相シフト干渉法を用いたワイコー
コーポレーション（WYKOCORPORATION）製、型式TOPO-3
D、対物レンズの倍率40を選定して用いた。この測定装
置を用い、上記ウエーハＡ〜Ｄの表面粗さを各ウエーハ
について、中心で直交する２直線上の該中心から（半
径）／２離れた位置及び該中心の５領域（１領域は0.25
mm×0.25mm）について測定しその平均値を求めた。
現方法が極めて重要になる。そこで、表面高さ方向分解
能３Å、水平方向分解能１．０μｍで中心線平均粗さを
測定可能な、光学的位相シフト干渉法を用いたワイコー
コーポレーション（WYKOCORPORATION）製、型式TOPO-3
D、対物レンズの倍率40を選定して用いた。この測定装
置を用い、上記ウエーハＡ〜Ｄの表面粗さを各ウエーハ
について、中心で直交する２直線上の該中心から（半
径）／２離れた位置及び該中心の５領域（１領域は0.25
mm×0.25mm）について測定しその平均値を求めた。
表面粗さとボイド発生との関係を明らかにするために、
上記ウエーハＡ〜Ｄのすべての組合わせ（ＡＡ、ＡＢ、
ＡＣ、ＡＤ、ＢＢ、ＢＣ、ＢＤ、ＣＣ、ＣＤ、ＤＤ）に
ついて鏡面を相互に密着させ、次にＮ２雰囲気中で1100
℃、120分間熱処理を行うことにより接合ウエーハを作
成した。次にボイド走査を行った。
上記ウエーハＡ〜Ｄのすべての組合わせ（ＡＡ、ＡＢ、
ＡＣ、ＡＤ、ＢＢ、ＢＣ、ＢＤ、ＣＣ、ＣＤ、ＤＤ）に
ついて鏡面を相互に密着させ、次にＮ２雰囲気中で1100
℃、120分間熱処理を行うことにより接合ウエーハを作
成した。次にボイド走査を行った。
ここで、従来のボイド検査のように赤外線透過法を用い
たのでは、赤外線の波長による制限により、結晶格子間
隔に比して極めて大きな値である0.1μｍ程度以下の厚
さのボイドを検査することができない。
たのでは、赤外線の波長による制限により、結晶格子間
隔に比して極めて大きな値である0.1μｍ程度以下の厚
さのボイドを検査することができない。
そこで、本発明者はラング・カメラを用いてボイド検査
を行った。このラング・カメラは、理学電気株式会社
製、コンピュータ制御トポグラフイメージングシステム
である。使用した特性Ｘ線は、MoKαであり、設定した
反射結晶面は（2,2,0）である。このラング・カメラに
よれば、原理的にはほぼ電子レベルの厚さでボイドを検
出することができ、ボイド検査には充分である。
を行った。このラング・カメラは、理学電気株式会社
製、コンピュータ制御トポグラフイメージングシステム
である。使用した特性Ｘ線は、MoKαであり、設定した
反射結晶面は（2,2,0）である。このラング・カメラに
よれば、原理的にはほぼ電子レベルの厚さでボイドを検
出することができ、ボイド検査には充分である。
第１図（ＡＡ）〜第１０図（ＤＤ）はそれぞれ上記組合
わせＡＡ〜ＤＤについてのラング・カメラによるＸ線写
真を示す。
わせＡＡ〜ＤＤについてのラング・カメラによるＸ線写
真を示す。
ボイドの全面積は、ＡＡ＞ＡＢ＞ＢＢ＞ＡＣ＞ＡＤ＞Ｂ
Ｃ＞ＢＤ＞ＣＣの順になっていることが明らかである。
また、組合わせＣＣ、ＣＤ、ＤＤについてはボイドが無
く、他の組合わせに比し著しく良好であることが明らか
である。
Ｃ＞ＢＤ＞ＣＣの順になっていることが明らかである。
また、組合わせＣＣ、ＣＤ、ＤＤについてはボイドが無
く、他の組合わせに比し著しく良好であることが明らか
である。
このことから、鏡面に酸化膜を形成せずに行う場合に
は、鏡面粗さを中心線平均粗さ0.45nm以下にすること
が、ボイドを無くすることにとって極めて重要であるこ
とがわかる。
は、鏡面粗さを中心線平均粗さ0.45nm以下にすること
が、ボイドを無くすることにとって極めて重要であるこ
とがわかる。
ボイドを再現性よく無くするための鏡面粗さの限界を調
べるために、さらに細かく鏡面粗さを変化させてボイド
検査を行ったところ、この限界は中心線平均粗さ表示で
0.5nmであることがわかった。
べるために、さらに細かく鏡面粗さを変化させてボイド
検査を行ったところ、この限界は中心線平均粗さ表示で
0.5nmであることがわかった。
（２）酸化膜を介した接合 次に、２枚のシリコンウエーハ鏡面に酸化膜を形成した
後、両者を接合した場合について説明する。
後、両者を接合した場合について説明する。
試料として上記ウエーハと同一のものを用い、各組の両
ウエーハに１μｍの熱酸化膜を形成し、上記同一の組合
わせの接合ウエーハを作成してボイド検査を行った。
ウエーハに１μｍの熱酸化膜を形成し、上記同一の組合
わせの接合ウエーハを作成してボイド検査を行った。
結果は、鏡面粗さを中心線平均粗さ表示で0.5nm以下に
すると、0.5nm以上では多数存在したボイドが上記同様
に再現性よくほぼ消失し、0.5nm以下にすることがボイ
ドをなくすることにとって極めて重要であることがわか
った。
すると、0.5nm以上では多数存在したボイドが上記同様
に再現性よくほぼ消失し、0.5nm以下にすることがボイ
ドをなくすることにとって極めて重要であることがわか
った。
［発明の効果］ 以上説明した如く、本発明に係る半導体ウエーハ接合方
法によれば、ボイドが再現性よく実質的に消失するとい
う優れた効果を奏し、半導体集積回路の高集積化及び歩
留の向上に寄与するところが大きい。
法によれば、ボイドが再現性よく実質的に消失するとい
う優れた効果を奏し、半導体集積回路の高集積化及び歩
留の向上に寄与するところが大きい。
第１図乃至第１０図はラング・カメラによる接合ウエー
ハのＸ線写真である。
ハのＸ線写真である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中里 泰章 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 武井 時男 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 吉沢 克夫 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (56)参考文献 特開 昭60−121777（ＪＰ，Ａ)
Claims (5)
- 【請求項１】鏡面研磨された２枚の半導体ウエーハの該
鏡面を相互に密着させて両半導体ウエーハを接合させる
半導体ウエーハ接合方法において、 鏡面研磨により該鏡面の表面粗さを中心線平均粗さ0.5n
m以下にした半導体ウエーハを接合させることを特徴と
する半導体ウエーハ接合方法。 - 【請求項２】前記２枚の半導体ウエーハは、シリコンウ
エーハ若しくは化合物半導体ウエーハの何れか一方、又
は、これらの組み合わせであることを特徴とする請求項
１記載の方法。 - 【請求項３】前記２枚の化合物半導体ウエーハは、同種
又は異種のウエーハであることを特徴とする請求項２記
載の半導体ウエーハ接合方法。 - 【請求項４】前記２枚の化合物半導体ウエーハは同種で
あって、混晶比が同一又は異なるウエーハであることを
特徴とする請求項３記載の半導体ウエーハ接合方法。 - 【請求項５】鏡面研磨されかつ該鏡面の一方又は両方が
酸化された２枚のシリコンウエーハの該鏡面を相互に密
着させて両シリコンウエーハを接合させるシリコンウエ
ーハ接合方法において、 鏡面研磨により該鏡面の表面粗さを中心線平均粗さ表示
で0.5nm以下にしたシリコンウエーハを接合させること
を特徴とするシリコンウエーハ接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280055A JPH0636407B2 (ja) | 1988-11-05 | 1988-11-05 | 半導体ウエーハ接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280055A JPH0636407B2 (ja) | 1988-11-05 | 1988-11-05 | 半導体ウエーハ接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126625A JPH02126625A (ja) | 1990-05-15 |
| JPH0636407B2 true JPH0636407B2 (ja) | 1994-05-11 |
Family
ID=17619676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63280055A Expired - Lifetime JPH0636407B2 (ja) | 1988-11-05 | 1988-11-05 | 半導体ウエーハ接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636407B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263541A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 誘電体分離基板およびその製造方法 |
| JP3265493B2 (ja) * | 1994-11-24 | 2002-03-11 | ソニー株式会社 | Ｓｏｉ基板の製造方法 |
| US5843832A (en) * | 1995-03-01 | 1998-12-01 | Virginia Semiconductor, Inc. | Method of formation of thin bonded ultra-thin wafers |
| JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| KR100784454B1 (ko) | 2003-11-07 | 2007-12-11 | 신꼬오덴기 고교 가부시키가이샤 | 전자 장치 및 그 제조 방법 |
| US20120038022A1 (en) * | 2009-03-25 | 2012-02-16 | Sharp Kabushiki Kaisha | Insulating substrate for semiconductor device, and semiconductor device |
| JP5689832B2 (ja) * | 2012-02-10 | 2015-03-25 | 日本電信電話株式会社 | シリコン発光素子の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| JPH0744280B2 (ja) * | 1983-12-06 | 1995-05-15 | 株式会社東芝 | シリコン結晶体の接合方法 |
| JPH0770477B2 (ja) * | 1985-02-08 | 1995-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS62283655A (ja) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体多層基板の製造方法 |
| JP2703933B2 (ja) * | 1987-07-24 | 1998-01-26 | 株式会社東芝 | 接着半導体基板の製造方法 |
-
1988
- 1988-11-05 JP JP63280055A patent/JPH0636407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02126625A (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liang et al. | Highly efficient vertical outgassing channels for low-temperature InP-to-silicon direct wafer bonding on the silicon-on-insulator substrate | |
| US7566631B2 (en) | Low temperature fusion bonding with high surface energy using a wet chemical treatment | |
| EP0584778B1 (en) | Method of preparing a semiconductor substrate | |
| US9263513B2 (en) | Vertical outgassing channels | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2007214256A (ja) | Ｓｏｉウェーハ | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0691147B2 (ja) | 接合ウエーハ検査方法 | |
| JPH0636407B2 (ja) | 半導体ウエーハ接合方法 | |
| JP2008187165A (ja) | 半導体基板の製造方法 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2008166646A (ja) | 半導体基板の製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPH08321509A (ja) | 半導体装置と、半導体装置およびその半導体基板の製法 | |
| JP4239324B2 (ja) | 張り合わせｓｏｉウェーハの製造方法 | |
| JP2930194B2 (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH05129309A (ja) | 張り合わせ基板 | |
| JPH0397215A (ja) | 半導体ウェハの製造方法 | |
| JP3795150B2 (ja) | 酸化膜接着基板及びその製造方法 | |
| JP2796666B2 (ja) | Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法 | |
| JPH1070054A (ja) | 接合ウエーハの製造方法 |