JP2000049065A - 被処理体の処理方法 - Google Patents

被処理体の処理方法

Info

Publication number
JP2000049065A
JP2000049065A JP10215486A JP21548698A JP2000049065A JP 2000049065 A JP2000049065 A JP 2000049065A JP 10215486 A JP10215486 A JP 10215486A JP 21548698 A JP21548698 A JP 21548698A JP 2000049065 A JP2000049065 A JP 2000049065A
Authority
JP
Japan
Prior art keywords
resin
semiconductor wafer
processed
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10215486A
Other languages
English (en)
Other versions
JP3936987B2 (ja
Inventor
Susumu Kagaya
進 加賀谷
Hiroyuki Ikeda
弘幸 池田
Keizo Takeuchi
桂三 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Mining Co Ltd filed Critical Dowa Mining Co Ltd
Priority to JP21548698A priority Critical patent/JP3936987B2/ja
Publication of JP2000049065A publication Critical patent/JP2000049065A/ja
Application granted granted Critical
Publication of JP3936987B2 publication Critical patent/JP3936987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 割れた半導体ウェハを使用しても生産性が低
下することのなく半導体デバイスを作製することが可能
な半導体ウェハの処理方法を提供する。 【解決手段】 半導体デバイスの作製に使用する割れた
半導体ウェハの処理方法であって,割れた半導体ウェハ
1を元の半導体ウェハ1に復元して発泡テープ2を介し
て所定の基板5に接着して,さらに,復元した半導体ウ
ェハ1上に樹脂6をコーティングし,樹脂6を乾燥して
前記半導体ウェハ1の形状に切り込みを入れ,発泡テー
プ2を発泡させて,半導体ウェハ1の形状で半導体ウェ
ハ1を剥離し,樹脂6を所定の樹脂硬化手段で硬化す
る。このようにして復元された半導体ウェハに対して所
定の後処理を施すことにより,スループットおよび歩留
まりを向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,半導体ウェハなど
の被処理体の処理方法に係り,さらに詳細には,半導体
デバイスの製造工程において割れた半導体ウェハを処理
して,効率的に後続の処理を施すための被処理体の処理
方法に関するものである。
【0002】
【従来の技術】近年において,LSI,レーザ,LED
などの各種半導体デバイスが高密度化,高性能化したこ
とにより,各種電子部品,電気製品の高機能化,小型化
が実現している。この半導体デバイスは,半導体単結晶
基板などの被処理体(以下,半導体ウェハという)上
に,エピタキシャル成長加工などを施し,各種デバイス
構造を作製することによって実現される。この半導体ウ
ェハとして,Ge,Siなどの単体の半導体やGaA
s,InP,GaPなどの化合物半導体の半導体ウェハ
が用いられる。
【0003】この半導体ウェハは,チョクラルスキー
法,水平ブリッジマン法,垂直ブリッジマン法,VGF
法などの方法で所定方位に成長させた単結晶インゴット
から所定の方位面で所定の厚さ,例えば約1mmの厚さ
にスライスされ,粗研磨,細研磨,鏡面加工など加工処
理を施すことによって作製される。
【0004】このように作製された半導体ウェハの厚さ
は,300〜700μm程度と非常に薄いため,半導体
デバイスの各製造工程において,半導体ウェハの取扱い
中に割れてしまうことが多い。特に,化合物半導体のウ
ェハは,特定の結晶方位で劈開する性質を有しているの
で,少しの衝撃でも容易に割れてしまう。例えば,Ga
Asウェハは(110)面で劈開する特性を有している
ので,衝撃が加わると容易に(110)面で劈開する。
【0005】そして,このような半導体ウェハ上に,L
PE法,MOCVD法などの方法で所望組成の結晶をエ
ピタキシャル成長したのち,各種デバイス構造を作製す
るための加工工程を経て半導体デバイスが作製される。
通常,この半導体ウェハも一体として半導体デバイスを
構成しているが,デバイスの種類によっては,基板とな
る半導体ウェハ部分を取り除いて最終製品である半導体
デバイスを製造する場合もある。例えば,赤色又は赤外
LEDを作製する場合には,GaAsウェハ上にGaA
lAs組成の結晶をエピタキシャル成長させてクラッド
層,活性層などを作製した後,基板となるGaAsウェ
ハを除去している。これは,ウェハを除去しないでおく
とGaAsウエハ界面で赤色又は赤外光が吸収され発光
効率が減じるからである。このように,GaAsウェハ
を除去して作製されたGaAlAsウェハは,エッチン
グ,電極形成,保護膜形成,ダイシングなどの工程を経
て赤色又は赤外LEDチップとなる。このGaAsウェ
ハを除去したGaAlAsウェハの厚さは,180〜2
50μm程度と非常に薄いものであるため破損しやすい
ものである。
【0006】一方,このような半導体ウェハ,特にGa
AlAsウェハなどのエピ成長により作製したウェハ
は,容易に量産することができない貴重なものであるの
で,割れたウェハであっても,そのまま使用して後工程
を実施する必要がある。このため,従来においては,割
れた半導体ウェハに対してそのまま所定処理を施して後
工程を実施するか,あるいは,割れた半導体ウェハの片
面に樹脂を塗布し硬化させることによって,割れた半導
体ウェハがこれ以上割れないように補強して後工程の作
業を実行していた。
【0007】
【発明が解決しようとする課題】しかしながら,従来の
半導体ウェハの処理方法では,割れた分だけ半導体ウェ
ハ枚数が増えてしまうので,後工程の処理枚数が増加す
るという問題があった。例えば,10枚の半導体ウェハ
が割れて20枚の半導体ウェハになった場合には,後工
程で20枚の半導体ウェハを処理しなければならなかっ
た。すなわち,10枚の半導体ウェハを収納するバスケ
ットを用いるエッチング作業は,割れて20枚になった
半導体ウェハをエッチング処理するため,本来1回で済
んでいたエッチング作業を2回おこなわなければならな
かった。
【0008】このように,従来の方法では,本来の半導
体ウェハを使用した場合と比較して処理回数が増えてし
まうので,後工程の処理効率が悪くなり,スループット
も低下してしまうという問題があった。また,割れた半
導体ウェハでは,一枚当たりに製造できる半導体デバイ
ス個数が本来の半導体ウェハで製造できる半導体デバイ
ス個数よりも大幅に減ってしまうので,生産性が低下し
製造コストが上昇してしまうという問題があった。さら
に,割れた半導体ウェハの各形状が異なるため取り扱い
が面倒であり,また,割れた半導体ウェハの角に衝撃が
加わると割れた半導体ウェハが更に割れてしまうという
問題もあった。
【0009】したがって,本発明は,従来技術が有する
上記のような問題点に鑑みてなされたものであり,本発
明の目的は,割れた半導体ウェハを使用しても生産性が
低下することのなく半導体デバイスを作製することが可
能な,新規かつ改良された半導体ウェハの処理方法を提
供することにある。
【0010】
【課題を解決するための手段】上記課題を解決するため
に,請求項1によれば,半導体デバイスの製造工程にお
いて複数片に割れた半導体ウェハなどの被処理体の処理
方法であって,割れた被処理体を実質的に元の被処理体
形状に復元する復元工程と,復元された被処理体をその
状態で仮固定手段により仮固定する仮固定工程と,仮固
定された被処理体に対して後続処理を施す後工程とから
成ることを特徴とする被処理体の処理方法が提供され
る。
【0011】かかる構成によれば,割れた被処理体を使
用した場合であっても,元の被処理体形状に復元して後
工程を実行することができるので,後工程で処理する被
処理体の枚数増加を防ぐことができるばかりでなく,一
枚当たりの被処理体で生産できる半導体デバイス個数の
低減を抑制することができる。この結果,半導体デバイ
スの製品歩留まりや生産効率を向上することができる。
【0012】なお,仮固定工程を,請求項2に記載のよ
うに,被処理体に樹脂を塗布する塗布工程と,前記樹脂
を硬化させる硬化工程とから構成すれば,硬化させた樹
脂により,割れた被処理体の形状を元の被処理体の形状
に復元して固定する共に,同時に復元した半導体ウェハ
を補強することができる。
【0013】さらに,請求項3に記載のように,復元工
程は,割れた被処理体を基板上において実質的に元の被
処理体形状に固定する工程を含み,仮固定工程は,基板
上に固定された被処理体に対して樹脂を塗布する工程を
含むように構成すれば,被処理体の復元を容易かつ確実
に行うことが可能であり,また被処理体を基板に乗せた
まま,例えばスピンコータなどにより樹脂を塗布するこ
とが可能となる。
【0014】さらにまた,請求項4に記載のように,復
元工程は,被処理体を発泡樹脂の発泡面に接着し,発泡
面の裏面を基板上に接着する工程を含むように構成すれ
ば,被処理体に傷等をつけることなく,元の形状の復元
を容易に行うことができる。
【0015】また,請求項5に記載のように,仮固定工
程は,基板上に固定された被処理体に対して樹脂を塗布
した後に乾燥させ,被処理体の形状に沿って乾燥させた
樹脂に切り込みを入れ,発泡面を発泡させて被処理体を
基板から剥離し,その後樹脂を熱硬化させる工程を含む
ように構成すれば,元の形状に復元された被処理体を容
易に基板から剥離することが可能である。
【0016】さらに,請求項6に記載のように,復元作
業を行う基板をシリコン基板とすれば,平坦な基板上に
割れた被処理体を搭載することができるので,復元した
被処理体を平坦に設置することができる。また,重量が
軽いシリコン基板を付着した状態であっても,スピンコ
ータを支障なく使用して復元した被処理体上に樹脂を塗
布することができる。また,発泡樹脂の発泡温度で熱処
理して被処理体をシリコン基板から剥離しても,シリコ
ン基板が歪むことがないため,復元した被処理体に応力
が加わることもない。また,ハンドリングも容易であ
る。
【0017】
【発明の実施の形態】以下に,添付図面を参照しなが
ら,本発明の実施の形態について詳細に説明する。な
お,以下の説明及び添付図面において,略同一の機能構
成を有する部材に対しては,同一の符号を付することに
より重複説明を省略することにする。
【0018】本実施形態においては,図1に示すよう
に,半導体ウェハなどの被処理体(以下,半導体ウェハ
と称する。)1が割れて3枚の半導体ピース1a,1
b,1cになったものとして説明する。そして,この半
導体ピース1a,1b,1cは,図2に示すように,処
理面を下にして,元の半導体ウェハ1の形状に復元され
て発泡テープ2に貼り付けられる。この発泡テープ2
は,図3に示すように,発泡面3と粘着面4を有してお
り,発泡テープ2の発泡面3に半導体ピース1a,1
b,1cの処理面が接着される。なお,この発泡面3は
所定の温度で発泡する性質を有しているので,必要な場
合には,発泡面2を加熱することにより,発泡させ,半
導体ウェハ1を発泡テープ2から容易に剥離することが
できる。
【0019】次いで,半導体ピース1a,1b,1cが
貼り付けられている発泡テープ2の粘着面4をシリコン
基板5上に接着する。この状態では,形状が復元された
半導体ピース1a,1b,1cが発泡テープ2を介して
シリコン基板5と接着するとともに,その裏面が露出す
る状態となっている。なお,このシリコン基板5は,平
坦度が高いので,割れた半導体ピース1a,1b,1c
のウェハ面をその平坦に合わせて設置することができ
る。
【0020】次いで,復元された半導体ピース1a,1
b,1cの露出面上にスピンコータなどの装置により樹
脂6を塗布する。このときシリコン基板5も同時にスピ
ンコータに搭載されるが,シリコン基板5は比較的軽い
のでスピンコータに過度な負荷を欠けることなく使用す
ることができる。この状態では,図4に示すように,シ
リコン基板5上に発泡テープ2を介して接着された半導
体ピース1a,1b,1cの露出面上に樹脂6が塗布さ
れている。なお,この樹脂6は,半導体ピース1a,1
b,1c上だけでなくシリコン基板5の全体に塗布され
ている。
【0021】そして,樹脂6を塗布した半導体ピース1
a,1b,1cを,通風型乾燥機やオーブンなどの乾燥
機にいれ,50〜130℃の温度で乾燥させたのち,半
導体ピース1a,1b,1cの外周に沿って切り込みを
入れる。この切り込みを入れることによって,半導体ピ
ース1a,1b,1cを簡単に剥離することができる。
【0022】次いで,切り込みを入れた半導体ピース1
a,1b,1cを,発泡テープ2の発泡温度に加熱す
る。このことにより,発泡テープ2の発泡面3が発泡し
て切り込みを入れた半導体ピース1a,1b,1cをシ
リコン基板5から剥離することができる。なお,このシ
リコン基板5は,発泡テープ2の発泡温度では歪むこと
がないため半導体ピース1a,1b,1cに応力が加わ
ることがない。なお,この状態では,復元された半導体
ピース1a,1b,1cに樹脂6が塗布された状態にな
っている。
【0023】そして,この復元された半導体ピース1
a,1b,1cを,乾燥機,炉,ホットプレートなどの
加熱装置に入れて,150〜400℃の温度で所定時間
ベーキング処理する。このことにより,半導体ピース1
a,1b,1cに塗布された樹脂6が硬化し,割れた半
導体ウェハ1を元の形状に復元すると共に半導体ウェハ
1を補強することができる。以上のように,図5に示す
ように,裏面に樹脂が塗布されて元の形状に復元された
半導体ウェハ1を得ることが可能である。このようにし
て,形状が復元された半導体ウェハ1に対しては,通常
の処理を施すことが可能である。
【0024】(第1実施例)本実施例においては,割れ
たGaAlAsウェハを本実施形態に示した方法に基づ
いて処理したものであり,その結果を以下に説明する。
【0025】まず,厚さ180〜250μmの割れたG
aAlAsウェハを合わせて元の形に復元し,発泡テー
プの発泡面に接着した。そして,発泡テープの粘着面を
シリコン基板に接着した。
【0026】次いで,発泡テープを介してシリコン基板
に接着している復元したGaAlAsウェハをスピンコ
ータにセットし,初速を500rpmの回転速度で5秒
間,続けて2000rpm〜3000rpmの回転速度
で20秒間の条件で基板の熱膨張係数とほぼ等しい係数
を有する厚膜タイプのポリイミド樹脂(以下,該樹脂と
記す)を復元したGaAlAsウェハ上に塗布した。
【0027】そして,該樹脂が塗布されたGaAlAs
ウェハをオーブンに入れ,50〜130℃の温度で5〜
30分間,該樹脂6を乾燥した。次いで,この乾燥した
該樹脂6上に復元したGaAlAsウェハの外周に沿っ
て切り込みを入れ,さらに,オーブンで100〜150
℃で5〜30分間加熱して発泡テープの発泡面を発泡さ
せ,該樹脂がコーティングされているGaAlAsウェ
ハを元のGaAlAsウェハの形状で発泡テープから剥
離した。
【0028】次いで,該樹脂がコーティングされている
GaAlAsウェハを,150〜250℃で30分〜2
時間,300〜400℃で2〜3時間かけてベーキング
して該樹脂を硬化させた。このように復元されたGaA
lAsウェハを使用して,エッチング,電極形成,保護
膜形成,該樹脂の剥離,ダイシングなどの後工程の作業
をおこない赤色LEDチップを作製した。
【0029】この方法により,復元したGaAlAsウ
ェハの加工歩留まりは90%以上となり,かつ,従来に
比較して生産性は2倍以上となった。
【0030】(第1比較例)次に,割れたGaAlAs
ウェハを従来の方法で処理して後工程を実施した比較例
を説明する。
【0031】まず,厚さ180〜250μmの割れたG
aAlAsウェハを割れた状態のまま,それぞれスピン
コータにセットし,初速を500rpmの回転速度で5
秒間,続けて2000rpm〜3000rpmの回転速
度で20秒間の条件で該樹脂を割れたGaAlAsウェ
ハのそれぞれに塗布した。
【0032】そして,該樹脂が塗布されたGaAlAs
ウェハをそれぞれオーブンに入れ,50〜130℃の温
度で5〜30分間,該樹脂を乾燥した。次いで,樹脂が
コーティングされている割れたGaAlAsウェハを,
150〜250℃で30分〜2時間,300〜400℃
で2〜3時間かけてベーキングして該樹脂を硬化させ
た。このように樹脂を塗布したGaAlAsウェハを割
れたままの形状で使用して,エッチング,電極形成,保
護膜形成,該樹脂の剥離,ダイシングなどの後工程の作
業をおこない赤色LEDチップを作製した。この方法に
より,復元したGaAlAsウェハの歩留まりは60〜
70%であった。
【0033】本実施形態は,以上のように構成されてお
り,割れた半導体ウェハを元の半導体ウェハ形状に復元
して後工程を実行しているので,後工程で処理する半導
体ウェハ枚数の増加を防ぐことができるばかりでなく,
一枚当たりの半導体ウェハで生産できる半導体デバイス
個数を増やすことができる。この結果,半導体デバイス
の製品歩留まりや生産効率の低減を抑制することができ
る。
【0034】以上,添付図面を参照しながら本発明にか
かる半導体デバイスの製造方法の好適な実施形態につい
て説明したが,本発明はかかる例に限定されない。当業
者であれば,特許請求の範囲に記載された技術的思想の
範疇内において各種の変更例または修正例に想到するこ
とは明らかであり,それらについても当然に本発明の技
術的範囲に属するものと了解される。
【0035】例えば,上記実施の形態においては,割れ
た半導体ウェハをシリコン基板上に接着する構成を挙げ
て説明したが,本発明はかかる構成に限定されるもので
はなく,平坦な基板であって,樹脂塗布時のスピンコー
タに支障を与えない重量であり,発泡温度で歪みの小さ
い基板であればいかなる基板をも使用することができ
る。
【0036】また,上記実施の形態においては,割れた
半導体ウェハに塗布した樹脂を熱処理によって硬化す
る,いわゆる熱硬化性樹脂を採用した構成を挙げて説明
したが,本発明はかかる構成に限定されるものではな
く,所定の手段の硬化する樹脂であれば光硬化性樹脂な
ど他の樹脂を採用することによっても本発明を実施する
ことができる。
【0037】また,上記実施の形態においては,割れた
半導体ウェハを接着し補強するために樹脂を塗布する構
成を挙げて説明したが,本発明はかかる構成に限定され
るものではなく,割れた基板を接着して補強することが
できるものであればあらゆる材料を使用することができ
る。
【0038】また,上記実施の形態においては,割れた
GaAlAs基板を採用した構成を挙げて説明したが,
本発明はかかる構成に限定されるものではなく,GaA
lAs基板以外のエピウェハやGaAs,InPなどの
化合物半導体ウェハ,Si,Geなどの単体の半導体ウ
ェハなどあらゆる半導体ウェハについて実施することが
できる。
【0039】また,上記実施の形態においては,割れた
半導体ウェハを処理して後工程を実行する構成を挙げて
説明したが,本発明はかかる構成に限定されるものでは
なく,両面を使用する半導体ウェハ,片面を使用する半
導体ウェハなどの条件に応じて,樹脂を片面に塗布した
り両面に塗布することは何ら差し支えがない。また,半
導体ウェハが割れた時の工程等の条件に応じて,半導体
ウェハが割れたままの状態で所定の工程を終了し,その
後に本発明を実施してもよい。
【0040】
【発明の効果】割れた半導体ウェハを元の半導体ウェハ
形状に復元して後工程を実行することができるので,後
工程で処理する半導体ウェハ枚数の増加を防止すること
ができるばかりでなく,一枚当たりの半導体ウェハで生
産できる半導体デバイス個数の低減を抑制することがで
きる。この結果,半導体デバイスの製品歩留まりや生産
効率を向上することができる。
【図面の簡単な説明】
【図1】本実施形態で使用した3枚に割れた半導体ウェ
ハの状態を示した斜視図である。
【図2】本実施形態にかかる割れた半導体ウェハを発泡
テープに接着した状態を示した斜視図である。
【図3】本実施形態にかかる割れた半導体ウェハを発泡
テープに接着した状態を示した側面図である。
【図4】本実施形態にかかる割れた半導体ウェハ上に樹
脂を塗布した状態を示した断面図である。
【図5】本実施形態にかかる方法により復元された半導
体ウェハの状態を示す斜視図である。
【符号の説明】
1 半導体ウェハ 2 発泡テープ 3 発泡面 4 粘着面 5 シリコン板 6 樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体デバイスの製造工程において複数
    片に割れた被処理体の処理方法であって,前記割れた被
    処理体を実質的に元の被処理体形状に復元する復元工程
    と,復元された被処理体をその状態で仮固定手段により
    仮固定する仮固定工程と;前記仮固定された被処理体に
    対して後続処理を施す後工程と;から成ることを特徴と
    する,被処理体の処理方法。
  2. 【請求項2】 前記仮固定工程は,被処理体に樹脂を塗
    布する塗布工程と,前記樹脂を硬化させる硬化工程とを
    含むことを特徴とする,請求項1に記載の被処理体の処
    理方法。
  3. 【請求項3】 前記復元工程は,前記割れた被処理体を
    基板上において実質的に元の被処理体形状に固定する工
    程を含み,前記仮固定工程は,前記基板上に固定された
    前記被処理体に対して樹脂を塗布する工程を含むことを
    特徴とする,請求項2に記載の被処理体の処理方法。
  4. 【請求項4】 前記復元工程は,被処理体を発泡樹脂の
    発泡面に接着し,前記発泡面の裏面を前記基板上に接着
    する工程を含むことを特徴とする,請求項3に記載の被
    処理体の処理方法。
  5. 【請求項5】 前記仮固定工程は,前記基板上に固定さ
    れた前記被処理体に対して樹脂を塗布した後に乾燥さ
    せ,前記被処理体の形状に沿って前記乾燥させた樹脂に
    切り込みを入れ,前記発泡面を発泡させて前記被処理体
    を前記基板から剥離し,その後前記樹脂を熱硬化させる
    工程を含むことを特徴とする,請求項4に記載の被処理
    体の処理方法。
  6. 【請求項6】 前記基板は,シリコン基板であることを
    特徴とする,請求項1,2,3,4または5のいずれか
    に記載の被処理体の処理方法。
JP21548698A 1998-07-30 1998-07-30 被処理体の処理方法 Expired - Lifetime JP3936987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21548698A JP3936987B2 (ja) 1998-07-30 1998-07-30 被処理体の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21548698A JP3936987B2 (ja) 1998-07-30 1998-07-30 被処理体の処理方法

Publications (2)

Publication Number Publication Date
JP2000049065A true JP2000049065A (ja) 2000-02-18
JP3936987B2 JP3936987B2 (ja) 2007-06-27

Family

ID=16673191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21548698A Expired - Lifetime JP3936987B2 (ja) 1998-07-30 1998-07-30 被処理体の処理方法

Country Status (1)

Country Link
JP (1) JP3936987B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232622A (ja) * 2008-06-03 2010-10-14 Sumitomo Electric Ind Ltd AlxGa(1−x)As基板、赤外LED用のエピタキシャルウエハ、赤外LED、AlxGa(1−x)As基板の製造方法、赤外LED用のエピタキシャルウエハの製造方法および赤外LEDの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184927A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd 大面積半導体基板の製造方法
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせsoi基板の製造方法および貼り合わせsoi基板
JPH09232199A (ja) * 1996-02-27 1997-09-05 Victor Co Of Japan Ltd 薄膜プロセス用複合ウェハ基板
JPH09260734A (ja) * 1996-03-18 1997-10-03 Seiko Epson Corp 複合基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184927A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd 大面積半導体基板の製造方法
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせsoi基板の製造方法および貼り合わせsoi基板
JPH09232199A (ja) * 1996-02-27 1997-09-05 Victor Co Of Japan Ltd 薄膜プロセス用複合ウェハ基板
JPH09260734A (ja) * 1996-03-18 1997-10-03 Seiko Epson Corp 複合基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232622A (ja) * 2008-06-03 2010-10-14 Sumitomo Electric Ind Ltd AlxGa(1−x)As基板、赤外LED用のエピタキシャルウエハ、赤外LED、AlxGa(1−x)As基板の製造方法、赤外LED用のエピタキシャルウエハの製造方法および赤外LEDの製造方法
JP4605291B2 (ja) * 2008-06-03 2011-01-05 住友電気工業株式会社 AlxGa(1−x)As基板、赤外LED用のエピタキシャルウエハ、赤外LED、AlxGa(1−x)As基板の製造方法、赤外LED用のエピタキシャルウエハの製造方法および赤外LEDの製造方法

Also Published As

Publication number Publication date
JP3936987B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
EP0182218B1 (en) Method for dicing semiconductor wafer
US20210050248A1 (en) Pseudo-substrate with improved efficiency of usage of single crystal material
WO2003092041B1 (en) Method for fabricating a soi substrate a high resistivity support substrate
JP2007088193A (ja) サファイア基板およびその製造方法
KR20030029152A (ko) 반도체 웨이퍼 처리 방법 및 양면 접착 시트
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
JPH10177974A (ja) ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
JP2007284283A (ja) GaN単結晶基板の加工方法及びGaN単結晶基板
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
JP3936987B2 (ja) 被処理体の処理方法
JP2642645B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JPH07249573A (ja) 半導体基板の製造方法
JPH03284834A (ja) 半導体装置の製造方法
JP2001085453A (ja) 半導体装置の製造方法
US8841207B2 (en) Reusable substrates for electronic device fabrication and methods thereof
JP2006278523A (ja) ウェハ及びその製造方法、並びに半導体基板及びその製造方法
WO2024128057A1 (ja) 半導体デバイスの製造方法
JPH0722122B2 (ja) 半導体基体の製造方法
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP6622445B1 (ja) 半導体素子の製造方法及び半導体基板
JPS6386450A (ja) 半導体素子形成用基板の製造方法
JP2754734B2 (ja) 複合半導体基板
KR100873263B1 (ko) 잉곳 마운팅 방법
JPS62274618A (ja) エピタキシヤル結晶成長方法
JPH09320912A (ja) 半導体基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term