JP3936987B2 - 被処理体の処理方法 - Google Patents

被処理体の処理方法 Download PDF

Info

Publication number
JP3936987B2
JP3936987B2 JP21548698A JP21548698A JP3936987B2 JP 3936987 B2 JP3936987 B2 JP 3936987B2 JP 21548698 A JP21548698 A JP 21548698A JP 21548698 A JP21548698 A JP 21548698A JP 3936987 B2 JP3936987 B2 JP 3936987B2
Authority
JP
Japan
Prior art keywords
processed
resin
substrate
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21548698A
Other languages
English (en)
Other versions
JP2000049065A (ja
Inventor
進 加賀谷
弘幸 池田
桂三 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP21548698A priority Critical patent/JP3936987B2/ja
Publication of JP2000049065A publication Critical patent/JP2000049065A/ja
Application granted granted Critical
Publication of JP3936987B2 publication Critical patent/JP3936987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は,半導体ウェハなどの被処理体の処理方法に係り,さらに詳細には,半導体デバイスの製造工程において割れた半導体ウェハを処理して,効率的に後続の処理を施すための被処理体の処理方法に関するものである。
【0002】
【従来の技術】
近年において,LSI,レーザ,LEDなどの各種半導体デバイスが高密度化,高性能化したことにより,各種電子部品,電気製品の高機能化,小型化が実現している。この半導体デバイスは,半導体単結晶基板などの被処理体(以下,半導体ウェハという)上に,エピタキシャル成長加工などを施し,各種デバイス構造を作製することによって実現される。この半導体ウェハとして,Ge,Siなどの単体の半導体やGaAs,InP,GaPなどの化合物半導体の半導体ウェハが用いられる。
【0003】
この半導体ウェハは,チョクラルスキー法,水平ブリッジマン法,垂直ブリッジマン法,VGF法などの方法で所定方位に成長させた単結晶インゴットから所定の方位面で所定の厚さ,例えば約1mmの厚さにスライスされ,粗研磨,細研磨,鏡面加工など加工処理を施すことによって作製される。
【0004】
このように作製された半導体ウェハの厚さは,300〜700μm程度と非常に薄いため,半導体デバイスの各製造工程において,半導体ウェハの取扱い中に割れてしまうことが多い。特に,化合物半導体のウェハは,特定の結晶方位で劈開する性質を有しているので,少しの衝撃でも容易に割れてしまう。例えば,GaAsウェハは(110)面で劈開する特性を有しているので,衝撃が加わると容易に(110)面で劈開する。
【0005】
そして,このような半導体ウェハ上に,LPE法,MOCVD法などの方法で所望組成の結晶をエピタキシャル成長したのち,各種デバイス構造を作製するための加工工程を経て半導体デバイスが作製される。通常,この半導体ウェハも一体として半導体デバイスを構成しているが,デバイスの種類によっては,基板となる半導体ウェハ部分を取り除いて最終製品である半導体デバイスを製造する場合もある。例えば,赤色又は赤外LEDを作製する場合には,GaAsウェハ上にGaAlAs組成の結晶をエピタキシャル成長させてクラッド層,活性層などを作製した後,基板となるGaAsウェハを除去している。これは,ウェハを除去しないでおくとGaAsウエハ界面で赤色又は赤外光が吸収され発光効率が減じるからである。このように,GaAsウェハを除去して作製されたGaAlAsウェハは,エッチング,電極形成,保護膜形成,ダイシングなどの工程を経て赤色又は赤外LEDチップとなる。このGaAsウェハを除去したGaAlAsウェハの厚さは,180〜250μm程度と非常に薄いものであるため破損しやすいものである。
【0006】
一方,このような半導体ウェハ,特にGaAlAsウェハなどのエピ成長により作製したウェハは,容易に量産することができない貴重なものであるので,割れたウェハであっても,そのまま使用して後工程を実施する必要がある。このため,従来においては,割れた半導体ウェハに対してそのまま所定処理を施して後工程を実施するか,あるいは,割れた半導体ウェハの片面に樹脂を塗布し硬化させることによって,割れた半導体ウェハがこれ以上割れないように補強して後工程の作業を実行していた。
【0007】
【発明が解決しようとする課題】
しかしながら,従来の半導体ウェハの処理方法では,割れた分だけ半導体ウェハ枚数が増えてしまうので,後工程の処理枚数が増加するという問題があった。例えば,10枚の半導体ウェハが割れて20枚の半導体ウェハになった場合には,後工程で20枚の半導体ウェハを処理しなければならなかった。すなわち,10枚の半導体ウェハを収納するバスケットを用いるエッチング作業は,割れて20枚になった半導体ウェハをエッチング処理するため,本来1回で済んでいたエッチング作業を2回おこなわなければならなかった。
【0008】
このように,従来の方法では,本来の半導体ウェハを使用した場合と比較して処理回数が増えてしまうので,後工程の処理効率が悪くなり,スループットも低下してしまうという問題があった。また,割れた半導体ウェハでは,一枚当たりに製造できる半導体デバイス個数が本来の半導体ウェハで製造できる半導体デバイス個数よりも大幅に減ってしまうので,生産性が低下し製造コストが上昇してしまうという問題があった。さらに,割れた半導体ウェハの各形状が異なるため取り扱いが面倒であり,また,割れた半導体ウェハの角に衝撃が加わると割れた半導体ウェハが更に割れてしまうという問題もあった。
【0009】
したがって,本発明は,従来技術が有する上記のような問題点に鑑みてなされたものであり,本発明の目的は,割れた半導体ウェハを使用しても生産性が低下することのなく半導体デバイスを作製することが可能な,新規かつ改良された半導体ウェハの処理方法を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するために,本発明によれば,半導体デバイスの製造工程において複数片に割れた半導体ウェハなどの被処理体の処理方法であって,割れた被処理体を実質的に元の被処理体形状に復元する復元工程と,復元された被処理体をその状態で仮固定手段により仮固定する仮固定工程と,仮固定された被処理体に対して後続処理を施す後工程とから成り,前記復元工程は,平坦な基板上で前記割れた被処理体を処理面を下にして実質的に元の被処理体形状に復元する工程を含み,前記仮固定工程は,前記基板上に固定された前記被処理体の露出面に対して樹脂を塗布する工程と,前記被処理体を基板から剥離する工程と,前記樹脂を硬化させる硬化工程とを含むことを特徴とする,被処理体の処理方法が提供される。
【0011】
かかる構成によれば,割れた被処理体を使用した場合であっても,元の被処理体形状に復元して後工程を実行することができるので,後工程で処理する被処理体の枚数増加を防ぐことができるばかりでなく,一枚当たりの被処理体で生産できる半導体デバイス個数の低減を抑制することができる。この結果,半導体デバイスの製品歩留まりや生産効率を向上することができる。
【0012】
なお,仮固定工程を被処理体に樹脂を塗布する塗布工程と,前記樹脂を硬化させる硬化工程とから構成すれば,硬化させた樹脂により,割れた被処理体の形状を元の被処理体の形状に復元して固定する共に,同時に復元した半導体ウェハを補強することができる。
【0013】
さらに復元工程は,割れた被処理体を基板上において実質的に元の被処理体形状に固定する工程を含み,仮固定工程は,基板上に固定された被処理体に対して樹脂を塗布する工程を含むように構成すれば,被処理体の復元を容易かつ確実に行うことが可能であり,また被処理体を基板に乗せたまま,例えばスピンコータなどにより樹脂を塗布することが可能となる。
【0014】
さらにまた復元工程は,被処理体の処理面を発泡樹脂の発泡面に接着し,発泡面の裏面を基板上に接着する工程を含むように構成すれば,被処理体に傷等をつけることなく,元の形状の復元を容易に行うことができる。
【0015】
また仮固定工程は,基板上に固定された被処理体に対して樹脂を塗布した後に乾燥させ,被処理体の形状に沿って乾燥させた樹脂に切り込みを入れ,発泡面を発泡させて被処理体を基板から剥離し,その後樹脂を熱硬化させる工程を含むように構成すれば,元の形状に復元された被処理体を容易に基板から剥離することが可能である。
【0016】
さらに復元作業を行う基板をシリコン基板とすれば,平坦な基板上に割れた被処理体を搭載することができるので,復元した被処理体を平坦に設置することができる。また,重量が軽いシリコン基板を付着した状態であっても,スピンコータを支障なく使用して復元した被処理体上に樹脂を塗布することができる。また,発泡樹脂の発泡温度で熱処理して被処理体をシリコン基板から剥離しても,シリコン基板が歪むことがないため,復元した被処理体に応力が加わることもない。また,ハンドリングも容易である。
【0017】
【発明の実施の形態】
以下に,添付図面を参照しながら,本発明の実施の形態について詳細に説明する。なお,以下の説明及び添付図面において,略同一の機能構成を有する部材に対しては,同一の符号を付することにより重複説明を省略することにする。
【0018】
本実施形態においては,図1に示すように,半導体ウェハなどの被処理体(以下,半導体ウェハと称する。)1が割れて3枚の半導体ピース1a,1b,1cになったものとして説明する。そして,この半導体ピース1a,1b,1cは,図2に示すように,処理面を下にして,元の半導体ウェハ1の形状に復元されて発泡テープ2に貼り付けられる。この発泡テープ2は,図3に示すように,発泡面3と粘着面4を有しており,発泡テープ2の発泡面3に半導体ピース1a,1b,1cの処理面が接着される。なお,この発泡面3は所定の温度で発泡する性質を有しているので,必要な場合には,発泡面2を加熱することにより,発泡させ,半導体ウェハ1を発泡テープ2から容易に剥離することができる。
【0019】
次いで,半導体ピース1a,1b,1cが貼り付けられている発泡テープ2の粘着面4をシリコン基板5上に接着する。この状態では,形状が復元された半導体ピース1a,1b,1cが発泡テープ2を介してシリコン基板5と接着するとともに,その裏面が露出する状態となっている。なお,このシリコン基板5は,平坦度が高いので,割れた半導体ピース1a,1b,1cのウェハ面をその平坦に合わせて設置することができる。
【0020】
次いで,復元された半導体ピース1a,1b,1cの露出面上にスピンコータなどの装置により樹脂6を塗布する。このときシリコン基板5も同時にスピンコータに搭載されるが,シリコン基板5は比較的軽いのでスピンコータに過度な負荷を欠けることなく使用することができる。この状態では,図4に示すように,シリコン基板5上に発泡テープ2を介して接着された半導体ピース1a,1b,1cの露出面上に樹脂6が塗布されている。なお,この樹脂6は,半導体ピース1a,1b,1c上だけでなくシリコン基板5の全体に塗布されている。
【0021】
そして,樹脂6を塗布した半導体ピース1a,1b,1cを,通風型乾燥機やオーブンなどの乾燥機にいれ,50〜130℃の温度で乾燥させたのち,半導体ピース1a,1b,1cの外周に沿って切り込みを入れる。この切り込みを入れることによって,半導体ピース1a,1b,1cを簡単に剥離することができる。
【0022】
次いで,切り込みを入れた半導体ピース1a,1b,1cを,発泡テープ2の発泡温度に加熱する。このことにより,発泡テープ2の発泡面3が発泡して切り込みを入れた半導体ピース1a,1b,1cをシリコン基板5から剥離することができる。なお,このシリコン基板5は,発泡テープ2の発泡温度では歪むことがないため半導体ピース1a,1b,1cに応力が加わることがない。なお,この状態では,復元された半導体ピース1a,1b,1cに樹脂6が塗布された状態になっている。
【0023】
そして,この復元された半導体ピース1a,1b,1cを,乾燥機,炉,ホットプレートなどの加熱装置に入れて,150〜400℃の温度で所定時間ベーキング処理する。このことにより,半導体ピース1a,1b,1cに塗布された樹脂6が硬化し,割れた半導体ウェハ1を元の形状に復元すると共に半導体ウェハ1を補強することができる。以上のように,図5に示すように,裏面に樹脂が塗布されて元の形状に復元された半導体ウェハ1を得ることが可能である。このようにして,形状が復元された半導体ウェハ1に対しては,通常の処理を施すことが可能である。
【0024】
(第1実施例)
本実施例においては,割れたGaAlAsウェハを本実施形態に示した方法に基づいて処理したものであり,その結果を以下に説明する。
【0025】
まず,厚さ180〜250μmの割れたGaAlAsウェハを合わせて元の形に復元し,発泡テープの発泡面に接着した。そして,発泡テープの粘着面をシリコン基板に接着した。
【0026】
次いで,発泡テープを介してシリコン基板に接着している復元したGaAlAsウェハをスピンコータにセットし,初速を500rpmの回転速度で5秒間,続けて2000rpm〜3000rpmの回転速度で20秒間の条件で基板の熱膨張係数とほぼ等しい係数を有する厚膜タイプのポリイミド樹脂(以下,該樹脂と記す)を復元したGaAlAsウェハ上に塗布した。
【0027】
そして,該樹脂が塗布されたGaAlAsウェハをオーブンに入れ,50〜130℃の温度で5〜30分間,該樹脂6を乾燥した。次いで,この乾燥した該樹脂6上に復元したGaAlAsウェハの外周に沿って切り込みを入れ,さらに,オーブンで100〜150℃で5〜30分間加熱して発泡テープの発泡面を発泡させ,該樹脂がコーティングされているGaAlAsウェハを元のGaAlAsウェハの形状で発泡テープから剥離した。
【0028】
次いで,該樹脂がコーティングされているGaAlAsウェハを,150〜250℃で30分〜2時間,300〜400℃で2〜3時間かけてベーキングして該樹脂を硬化させた。このように復元されたGaAlAsウェハを使用して,エッチング,電極形成,保護膜形成,該樹脂の剥離,ダイシングなどの後工程の作業をおこない赤色LEDチップを作製した。
【0029】
この方法により,復元したGaAlAsウェハの加工歩留まりは90%以上となり,かつ,従来に比較して生産性は2倍以上となった。
【0030】
(第1比較例)
次に,割れたGaAlAsウェハを従来の方法で処理して後工程を実施した比較例を説明する。
【0031】
まず,厚さ180〜250μmの割れたGaAlAsウェハを割れた状態のまま,それぞれスピンコータにセットし,初速を500rpmの回転速度で5秒間,続けて2000rpm〜3000rpmの回転速度で20秒間の条件で該樹脂を割れたGaAlAsウェハのそれぞれに塗布した。
【0032】
そして,該樹脂が塗布されたGaAlAsウェハをそれぞれオーブンに入れ,50〜130℃の温度で5〜30分間,該樹脂を乾燥した。
次いで,樹脂がコーティングされている割れたGaAlAsウェハを,150〜250℃で30分〜2時間,300〜400℃で2〜3時間かけてベーキングして該樹脂を硬化させた。このように樹脂を塗布したGaAlAsウェハを割れたままの形状で使用して,エッチング,電極形成,保護膜形成,該樹脂の剥離,ダイシングなどの後工程の作業をおこない赤色LEDチップを作製した。
この方法により,復元したGaAlAsウェハの歩留まりは60〜70%であった。
【0033】
本実施形態は,以上のように構成されており,割れた半導体ウェハを元の半導体ウェハ形状に復元して後工程を実行しているので,後工程で処理する半導体ウェハ枚数の増加を防ぐことができるばかりでなく,一枚当たりの半導体ウェハで生産できる半導体デバイス個数を増やすことができる。この結果,半導体デバイスの製品歩留まりや生産効率の低減を抑制することができる。
【0034】
以上,添付図面を参照しながら本発明にかかる半導体デバイスの製造方法の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到することは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0035】
例えば,上記実施の形態においては,割れた半導体ウェハをシリコン基板上に接着する構成を挙げて説明したが,本発明はかかる構成に限定されるものではなく,平坦な基板であって,樹脂塗布時のスピンコータに支障を与えない重量であり,発泡温度で歪みの小さい基板であればいかなる基板をも使用することができる。
【0036】
また,上記実施の形態においては,割れた半導体ウェハに塗布した樹脂を熱処理によって硬化する,いわゆる熱硬化性樹脂を採用した構成を挙げて説明したが,本発明はかかる構成に限定されるものではなく,所定の手段の硬化する樹脂であれば光硬化性樹脂など他の樹脂を採用することによっても本発明を実施することができる。
【0037】
また,上記実施の形態においては,割れた半導体ウェハを接着し補強するために樹脂を塗布する構成を挙げて説明したが,本発明はかかる構成に限定されるものではなく,割れた基板を接着して補強することができるものであればあらゆる材料を使用することができる。
【0038】
また,上記実施の形態においては,割れたGaAlAs基板を採用した構成を挙げて説明したが,本発明はかかる構成に限定されるものではなく,GaAlAs基板以外のエピウェハやGaAs,InPなどの化合物半導体ウェハ,Si,Geなどの単体の半導体ウェハなどあらゆる半導体ウェハについて実施することができる。
【0039】
また,上記実施の形態においては,割れた半導体ウェハを処理して後工程を実行する構成を挙げて説明したが,本発明はかかる構成に限定されるものではなく,両面を使用する半導体ウェハ,片面を使用する半導体ウェハなどの条件に応じて,樹脂を片面に塗布したり両面に塗布することは何ら差し支えがない。また,半導体ウェハが割れた時の工程等の条件に応じて,半導体ウェハが割れたままの状態で所定の工程を終了し,その後に本発明を実施してもよい。
【0040】
【発明の効果】
割れた半導体ウェハを元の半導体ウェハ形状に復元して後工程を実行することができるので,後工程で処理する半導体ウェハ枚数の増加を防止することができるばかりでなく,一枚当たりの半導体ウェハで生産できる半導体デバイス個数の低減を抑制することができる。この結果,半導体デバイスの製品歩留まりや生産効率を向上することができる。
【図面の簡単な説明】
【図1】本実施形態で使用した3枚に割れた半導体ウェハの状態を示した斜視図である。
【図2】本実施形態にかかる割れた半導体ウェハを発泡テープに接着した状態を示した斜視図である。
【図3】本実施形態にかかる割れた半導体ウェハを発泡テープに接着した状態を示した側面図である。
【図4】本実施形態にかかる割れた半導体ウェハ上に樹脂を塗布した状態を示した断面図である。
【図5】本実施形態にかかる方法により復元された半導体ウェハの状態を示す斜視図である。
【符号の説明】
1 半導体ウェハ
2 発泡テープ
3 発泡面
4 粘着面
5 シリコン板
6 樹脂

Claims (4)

  1. 半導体デバイスの製造工程において複数片に割れた被処理体の処理方法であって,
    前記割れた被処理体を実質的に元の被処理体形状に復元する復元工程と,
    復元された被処理体をその状態で仮固定手段により仮固定する仮固定工程と;
    前記仮固定された被処理体に対して後続処理を施す後工程と;
    から成り,
    前記復元工程は,平坦な基板上で前記割れた被処理体を処理面を下にして実質的に元の被処理体形状に復元する工程を含み,
    前記仮固定工程は,前記基板上に固定された前記被処理体の露出面に対して樹脂を塗布する工程と,前記被処理体を基板から剥離する工程と,前記樹脂を硬化させる硬化工程とを含むことを特徴とする,被処理体の処理方法。
  2. 前記仮固定工程は,前記基板上に固定された前記被処理体に対して樹脂を塗布した後に乾燥させ,前記被処理体の形状に沿って前記乾燥させた樹脂に切り込みを入れる工程を含むことを特徴とする,請求項1に記載の被処理体の処理方法。
  3. 前記復元工程は,被処理体の処理面を発泡樹脂の発泡面に接着し,前記発泡面の裏面を前記基板上に接着する工程を含むことを特徴とする,請求項1または2に記載の被処理体の処理方法。
  4. 前記基板は,シリコン基板であることを特徴とする,請求項1,2または3のいずれかに記載の被処理体の処理方法。
JP21548698A 1998-07-30 1998-07-30 被処理体の処理方法 Expired - Lifetime JP3936987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21548698A JP3936987B2 (ja) 1998-07-30 1998-07-30 被処理体の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21548698A JP3936987B2 (ja) 1998-07-30 1998-07-30 被処理体の処理方法

Publications (2)

Publication Number Publication Date
JP2000049065A JP2000049065A (ja) 2000-02-18
JP3936987B2 true JP3936987B2 (ja) 2007-06-27

Family

ID=16673191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21548698A Expired - Lifetime JP3936987B2 (ja) 1998-07-30 1998-07-30 被処理体の処理方法

Country Status (1)

Country Link
JP (1) JP3936987B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605291B2 (ja) * 2008-06-03 2011-01-05 住友電気工業株式会社 AlxGa(1−x)As基板、赤外LED用のエピタキシャルウエハ、赤外LED、AlxGa(1−x)As基板の製造方法、赤外LED用のエピタキシャルウエハの製造方法および赤外LEDの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560765B2 (ja) * 1988-01-20 1996-12-04 富士通株式会社 大面積半導体基板の製造方法
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせsoi基板の製造方法および貼り合わせsoi基板
JPH09232199A (ja) * 1996-02-27 1997-09-05 Victor Co Of Japan Ltd 薄膜プロセス用複合ウェハ基板
JPH09260734A (ja) * 1996-03-18 1997-10-03 Seiko Epson Corp 複合基板及びその製造方法

Also Published As

Publication number Publication date
JP2000049065A (ja) 2000-02-18

Similar Documents

Publication Publication Date Title
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JPH0554262B2 (ja)
US6743722B2 (en) Method of spin etching wafers with an alkali solution
US6656820B2 (en) Method for manufacturing a semiconductor device having a reliable thinning step
JPH0719737B2 (ja) S01基板の製造方法
WO2003092041B1 (en) Method for fabricating a soi substrate a high resistivity support substrate
JPH0636414B2 (ja) 半導体素子形成用基板の製造方法
KR20030029152A (ko) 반도체 웨이퍼 처리 방법 및 양면 접착 시트
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
JP2007284283A (ja) GaN単結晶基板の加工方法及びGaN単結晶基板
JPH0917984A (ja) 貼り合わせsoi基板の製造方法
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
JP3936987B2 (ja) 被処理体の処理方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP2001085453A (ja) 半導体装置の製造方法
JPS61158145A (ja) 半導体基板の加工方法
JP3215297B2 (ja) 半導体発光素子の製造方法
JPH06295848A (ja) 半導体装置の製造方法
JP2006278523A (ja) ウェハ及びその製造方法、並びに半導体基板及びその製造方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
US6142853A (en) Method and apparatus for holding laser wafers during a fabrication process to minimize breakage
WO2022249675A1 (ja) 化合物半導体接合基板の製造方法、及び化合物半導体接合基板
JPH11297648A (ja) 半導体ウェハの製造方法およびその製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term