JP4075308B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4075308B2
JP4075308B2 JP2000608444A JP2000608444A JP4075308B2 JP 4075308 B2 JP4075308 B2 JP 4075308B2 JP 2000608444 A JP2000608444 A JP 2000608444A JP 2000608444 A JP2000608444 A JP 2000608444A JP 4075308 B2 JP4075308 B2 JP 4075308B2
Authority
JP
Japan
Prior art keywords
film
silicon
silicon film
integer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000608444A
Other languages
English (en)
Inventor
一夫 湯田坂
達也 下田
関　　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP4075308B2 publication Critical patent/JP4075308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

【０００１】
【発明の属する技術分野】
【０００２】
本発明は、液晶表示装置、発光型の表示装置、及びＬＳＩなどに使用される薄膜トランジスタの製造方法に関し、より詳しくは薄膜トランジスタを構成する薄膜を液体材料を用いて形成することにより、薄膜トランジスタを製造する方法に関する。
【従来の技術】
【０００３】
通常、薄膜トランジスタは半導体膜、絶縁膜、導電膜などの薄膜で構成される。液晶表示装置などに利用される薄膜トランジスタではこの外に透明導電膜が使用される。薄膜を機能的に分類すると、絶縁膜にはゲート絶縁膜と層間絶縁膜などがあり、導電膜にはゲート電極、ソース・ドレイン電極、画素電極及び配線として用いられるものがある。これらの薄膜の形成には従来、主にCVD（Chemical Vapor Deposition）法やスパッタ法が用いられてきた。
半導体膜としては主にアモルファスシリコン膜（または非晶質シリコン膜）やポリシリコン膜（または多結晶シリコン膜）のシリコン膜が用いられている。従来、シリコン膜の形成方法としては、モノシランガスやジシランガスを用いた熱ＣＶＤ法やプラズマＣＶＤ、光ＣＶＤ等が利用されており、一般的にはポリシリコンは熱ＣＶＤ（J.Vac.Sci.Technology.,14巻1082頁（１９７７年）参照）で、またアモルファスシリコンはプラズマＣＶＤ（Solid State Com.,17巻1193頁（１９７５年）参照）が広く用いられている。
しかしこれらのＣＶＤ法によるシリコン膜の形成においては、プロセス面では以下の点で更なる改良が待たれていた。（１）気相反応を用いるため気相でシリコンの粒子が発生するため、装置の汚染や異物の発生による生産歩留まりが低い。（２）原料がガス状であるため、表面に凹凸のある基板上には均一膜厚のものが得られにくい。（３）基板加熱工程が必要であることと、膜の形成速度が遅いため生産性が低い。（４）プラズマＣＶＤ法においては複雑で高価な高周波発生装置や真空装置などが必要である。
また、材料面では毒性、反応性の高いガス状の水素化ケイ素を用いるため取り扱いに難点があるのみでなく、ガス状であるため密閉状の真空装置が必要であり、排気ガスの処理には除害装置が必要である。一般にこれらの装置は大掛かりなもので装置自体が高価であるのみでなく、真空系やプラズマ系に多大のエネルギーを消費するため製品のコスト高に繋がっている。
近年、これに対して真空系を使わずに液体状の水素化ケイ素を塗布する方法が提案されている。特開平１―２９６６１号公報にはガス状の原料を冷却した基板上に液体化して吸着させ、化学的に活性な原子状の水素と反応させてシリコン系の薄膜を形成する方法が開示されているが、以下のような問題点がある。（１）原料の水素化ケイ素を気化と冷却を続けて行うため複雑な装置が必要になるのみでなく、膜厚の制御が困難である。
また、特開平７―２６７６２１号公報には、低分子量の液体状の水素化ケイ素を基板に塗布する方法が開示されているが、この方法は系が不安定なために取り扱いに難点があるとともに、大面積基板に応用する場合に均一膜厚を得るのが困難である。
一方、固体状の水素化ケイ素ポリマーの例が英国特許ＧＢ−２０７７７１０Ａに報告されているが、溶媒に不溶なためコーティングによる膜を形成することができない。
更に上記シリコン半導体膜は通常、周期律表の第３族元素や第５族元素をドーピングし、ポジ型またはネガ型の半導体として使用される。これらのドーピングは通常、シリコン膜を形成した後、熱拡散やイオン注入法により行われる。熱拡散法は基本的に高温プロセス（８００℃以上が必要）であり、使用可能な基板材料が限定される。特に液晶表示装置用に使われるガラス基板には適用できない。イオン注入法は不純物量の精確な制御が出来る、シリコン膜中の深さ方向に不純物分布の制御が出来るという特徴があるものの、真空装置であること、装置が大型であり重量が大きく価格が高いことなどの課題がある。
通常のノンドープシリコン膜の形成に使われるCVD法により、不純物がドープされたドープシリコン膜を形成する方法も従来より使用されていた。しかし、この方法はCVD法が有する特徴及び課題を総て有している。
薄膜トランジスタに使用されるゲート絶縁膜や層間絶縁膜用の絶縁膜との形成にも、前述したシリコン膜の形成と同様の熱CVD法やプラズマCVD法が主に利用されている。SOGで形成される絶縁膜や有機絶縁膜は平坦化を目的としてしばしば使用されるが、単独で使用されることはほとんどなくCVD法で形成される膜と併用して使われる。
薄膜トランジスタに使用されるゲート電極やソース、ドレインなどの電極用導電膜、配線用導電膜、画素電極として用いられる透明導電膜の形成にはスパッタ法が広く用いられている。
前述のCVD法には次の４つの特徴があり、これらの特徴は絶縁膜形成においてもシリコン膜の形成と同様である。（１）気相反応を用いるため気相でシリコンの粒子が発生するため、装置の汚染や異物の発生による生産歩留まりが低い。（２）原料がガス状であるため、表面に凹凸のある基板上には均一膜厚のものが得られにくい。（３）基板加熱工程が必要であることと、膜の形成速度が遅いため生産性が低い。（４）プラズマＣＶＤ法においては複雑で高価な高周波発生装置や真空装置などが必要である。
主に金属膜からなる導電膜と透明導電膜の形成に利用されるスパッタ法も、真空装置が必要であり、真空ポンプの外にターゲット材、スパッタ用の電源、基板加熱装置なども必要になる。スパッタ法はＣＶＤ法に比べて毒性や可燃性を有するガスを使用することは少ないが、成膜対象となる基板以外に基板がセットされるチャンバの内壁にも成膜され、内壁に付着した成膜物質が剥がれて成膜中での異物発生となり、製品の歩留まり低下の原因となる点はＣＶＤ法と同様である。また、スパッタ法でも基板表面の凹凸部での膜厚の不均一性、生産性の低さ、真空装置が必要なため装置が大がかりで高価であることなどＣＶＤ法と共通の課題がある。
従って、従来のCVD法やスパッタ法で薄膜を形成する方法には、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部で膜厚が不均一となる、配線パタンでは段差部で断線するなどの共通の課題があった。これらの課題は製造される薄膜トランジスタのコストアップという課題となる。 CVD法やスパッタ法におけるこれらの課題は、真空装置を用いること、基板加熱を必要とすること、プラズマなどの電源が必要なこと、基板以外の装置内壁など不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となることなど、これらの成膜方法が本質的に有する特徴に起因するものであった。また、それらの本質的な特徴は、装置が大がかりなものとなるため装置のコストが高い、装置のランニングコストが高いという課題も有している。
また、従来のシリコン膜への不純物導入方法では、CVD法による場合は上記課題と全く同じ課題を有しており、イオン注入法による場合は装置の価格、ランニングコストが高いという課題を有している。これらの課題は従来の方法で製造される薄膜トランジスタのコストが高いという課題となる。
【発明が解決しようとする課題】
【０００４】
本発明は、従来の成膜法と本質的に異なる新しい方法により薄膜トランジスタを製造することを提案するものであり、従来の成膜方法が本質的に内在している前記課題を解決するものであり、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線が生じることがなく、低コストで薄膜形成でき、従来に比べて圧倒的に低コストで薄膜トランジスタを製造することを目的としている。
本発明は、上記の目的を達成するために薄膜トランジスタを構成するシリコン膜、絶縁膜、導電膜などの各薄膜の総てまたは大部分の薄膜を液体材料を用いる方法で形成する。また、薄膜トランジスタの製造において必要になるシリコン膜への不純物導入及びその不純物量の制御についても、液体材料によるシリコン膜の薄膜形成という手段で実現するものである。液体材料を用いて薄膜を形成する主たる方法は、液体材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成するものである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、前記第１シリコン膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記第１シリコン膜上に一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を塗布して第２塗布膜を形成する工程と、前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、前記第２シリコン膜に対してレーザアニールを行い、前記第２シリコン膜を多結晶化するとともに、前記第２シリコン膜に含まれる不純物を前記第１シリコン膜に拡散する工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、シクロペンタシランとシクロヘキサシランとの混合物であるケイ素化合物と、リン変性シラン化合物またはボロン変性シラン化合物との混合物を塗布して第１塗布膜を形成する工程と、前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、前記第１シリコン膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記第１シリコン膜上に一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を塗布して第２塗布膜を形成する工程と、前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、前記第１シリコン膜をパターニングして島領域を形成する工程と、前記島領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクにして前記ゲート絶縁膜の一部を除去し、前記第１シリコン膜のうちソース、ドレイン領域となる領域を露出する工程と、一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を、少なくとも前記露出された第１シリコン膜上に塗布して第２塗布膜を形成する工程と、前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、前記第２シリコン膜に対してレーザアニールを行い、前記第２シリコン膜を多結晶化するとともに、前記第２シリコン膜に含まれる不純物を前記第１シリコン膜に拡散する工程と、前記第２シリコン膜をパターニングし、前記露出された第１シリコン膜上の一部に重畳するパタンを形成する工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、前記第１シリコン膜をパターニングし、ソース、ドレイン領域を形成する工程と、一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第２溶液を前記絶縁基板または前記絶縁膜及び前記ソース、ドレイン領域上に塗布して第２塗布膜を形成する工程と、前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、前記第２シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域を含む島領域を形成する工程と、前記島領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、前記第１シリコン膜をパターニングし、ソース、ドレイン領域を形成する工程と、前記絶縁基板または絶縁膜及び前記ソース、ドレイン領域上にシクロペンタシランとシクロヘキサシランとの混合物であるケイ素化合物と、リン変性シラン化合物またはボロン変性シラン化合物との混合物を塗布して第２塗布膜を形成する工程と、前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、前記第２シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域を含む島領域を形成する工程と、前記島領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、を含むことを特徴とする。
また、本発明の一実施形態に係る薄膜トランジスタの製造方法によれば、絶縁基板または絶縁膜上に、ゲート電極を形成する工程と、前記前記ゲート電極上にゲート絶縁膜を形成する工程と、前記絶縁基板または前記絶縁膜及びゲート絶縁膜上に一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第１溶液を基板に塗布して第１塗布膜を形成する工程と、前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を前記第１シリコン膜上に塗布して第２塗布膜を形成する工程と、前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、前記第２シリコン膜に対してレーザアニールを行い、前記第２シリコン膜を多結晶化するとともに、前記第２シリコン膜に含まれる不純物を前記第１シリコン膜に拡散する工程と、を備えることを特徴とする。
また、前記ゲート絶縁膜を形成する工程は、ポリシラザンを塗布する工程と、次に熱処理により塗布されたポリシラザンをSiO2膜とする工程と、を含むことを特徴とする。
また、前記一般式ＳｉｎＸｍで表される環状ケイ素化合物は、 ｎが５以上で２０以下であることを特徴とする。
また、前記一般式ＳｉｎＸｍで表される環状ケイ素化合物は、 ｎが５または６であることを特徴とする。
また、前記変性シラン化合物において、ａ＋ｃが５以上で２０以下であることを特徴とする。
また、前記変性シラン化合物において、ａ＋ｃが５または６であることを特徴とする。
また、前記環状ケイ素化合物を含有する溶液は、溶質濃度が１〜８０重量％であることを特徴とする。
また、前記環状ケイ素化合物を含有する溶液は、粘度が１〜１００ｍＰａ・ｓであることを特徴とする。
また、前記環状ケイ素化合物を含有する溶液は、室温における蒸気圧が０．００１〜２００mmHgである溶媒を含んでいることを特徴とする。
また、前記溶媒が炭化水素系溶媒であることを特徴とする。
本発明の参考例に係る薄膜トランジスタの製造方法は、少なくとも不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記不純物濃度が制御されたシリコン膜はノンドープシリコン膜とドープシリコン膜からなり、前記ノンドープシリコン膜の形成がシリコン原子含有の液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をノンドープシリコン膜にする熱処理工程とからなり、前記ドープシリコン膜がシリコン原子とボロン又はリン含有の液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をドープシリコン膜にする熱処理工程とからなることを特徴とする薄膜トランジスタの製造方法である。
また、上記構成において、好ましくは、前記ノンドープシリコン膜がチャネル領域を形成し、前記ドープシリコン膜がソース・ドレイン領域を形成することを特徴とする。また、前記ドープシリコン膜は電極や配線を形成することを特徴とする。
本発明の参考例に係る薄膜トランジスタの製造方法は、少なくとも不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、所望の不純物濃度を含む前記不純物濃度が制御されたシリコン膜を得るために、シリコン原子を含む液体材料と、シリコン原子と不純物を含む液体材料の混合液を基板に塗布して塗布膜を形成する工程と、次に該塗布膜を不純物濃度が制御されたシリコン膜にする熱処理工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
また、上記構成において、前記所望の不純物濃度を含む前記不純物濃度が制御されたシリコン膜は、チャネル領域を形成することを特徴とする。
本発明の参考例に係る薄膜トランジスタの製造方法は、少なくとも不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記不純物濃度が制御されたシリコン膜はノンドープシリコン膜とドープシリコン膜の積層膜から形成され、前記ノンドープシリコン膜の形成がシリコン原子含有の液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をノンドープシリコン膜にする熱処理工程とからなり、前記ドープシリコン膜の形成がシリコン原子と不純物を含む液体材料を基板に塗布して塗布膜を形成する工程と、次に該塗布膜をドープシリコン膜にする熱処理工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
上記構成において、好ましくは、前記ノンドープシリコン膜とドープシリコン膜の積層膜からなる不純物濃度が制御されたシリコン膜は、チャネル領域を形成することを特徴とする。
本発明の参考例に係る薄膜トランジスタの製造方法は、不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、絶縁基板または絶縁膜上に、シリコン原子を含む液体材料またはシリコン原子と不純物含む液体材料を塗布して塗布膜を形成する工程と、該塗布膜を不純物濃度が制御されたシリコン膜にする熱処理工程と、該シリコン膜をパターニングしてソース、ドレイン及びチャネルとなる島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、前記ゲート電極をマスクにしてソース、ドレイン領域上のゲート絶縁膜を除去してソース、ドレイン領域となるシリコン膜を露出する工程と、シリコン原子と不純物を含む液体材料を露出したソース・ドレイン領域上に塗布して塗布膜を形成する工程と、該塗布膜を熱処理してドープシリコン膜を形成する第1の熱処理工程と、該ドープシリコン膜中の不純物を下層のシリコン膜に拡散する第2の熱処理工程と、前記ドープシリコン膜をパターニングして前記ソース・ドレイン領域上の一部に重畳するパタンを形成する工程と、層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、絶縁基板または絶縁膜上に、シリコン原子と不純物を含む液体材料を塗布して塗布膜を形成する工程と、該塗布膜を熱処理してドープシリコン膜としてソース、ドレイン領域を形成する工程と、シリコン原子を含む液体材料またはシリコン原子と不純物含む液体材料を基板に塗布して塗布膜を形成する工程と、該塗布膜を不純物濃度が制御されたシリコン膜にする熱処理工程と、該不純物濃度が制御されたシリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域を含む島領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールを開口する工程と、電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、 絶縁基板または絶縁膜上に、ゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、シリコン原子を含む液体材料またはシリコン原子と不純物含む液体材料を基板に塗布して塗布膜を形成する工程と、該塗布膜を不純物濃度が制御されたシリコン膜にする熱処理工程と、シリコン原子と不純物を含む液体材料を塗布して塗布膜を形成する工程と、該塗布膜を熱処理して不純物ドープのシリコン膜としてソース、ドレイン領域を形成する工程と、電極を形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、前記液体材料を基板に塗布して塗布膜を形成し、次に該塗布膜を熱処理して不純物濃度が制御されたシリコン膜を形成する前記熱処理工程は、前記塗布膜から溶媒を除去する第1の熱処理工程と、次に不純物濃度が制御されたシリコン膜を形成する第2の熱処理工程からなることを特徴とする薄膜トランジスラの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、前記不純物濃度が制御されたシリコン膜を形成する前記熱処理工程は、前記塗布膜から溶媒を除去する第1の熱処理工程と、次に不純物濃度が制御されたシリコン膜を形成する第2の熱処理工程と、次に該不純物濃度が制御されたシリコン膜を結晶化する第3の熱処理工程からなることを特徴とする。
上記構成において、好ましくは、前記第１の熱処理工程は、溶媒を除去する乾燥工程と該塗布膜内で熱分解および／または光分解する工程を含むことを特徴とする。また、前記光分解する工程は、好ましくは、波長が１７０ｎｍ以上３８０ｎｍ以下の光を前記塗布膜に照射することを特徴とする。また、好ましい一態様において、前記第2又は第3の熱処理工程は、ランプアニールまたはレーザアニールによる熱処理であることを特徴とする。また、好ましい一態様において、前記第１、第2、第3の熱処理工程は、該熱処理工程を経て形成された不純物濃度が制御されたシリコン膜中に含まれる酸素原子が１００ｐｐｍ以下になるように、酸素濃度が制御された雰囲気で処理されることを特徴とする。
本発明の参考例に係る薄膜トランジスタの製造方法は、上述した構成において、不純物濃度が制御されたシリコン膜と絶縁膜及び導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記絶縁膜の形成工程は、基板にポリシラザンを塗布する工程と、次に熱処理により塗布されたポリシラザンをSiO2膜とする工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、上述した構成において、導電膜の形成工程は、金属含有の液体材料を基板に塗布して塗布膜を形成する工程と、次に熱処理により該塗布膜を導電膜とする工程と、次に該導電膜をパターニングする工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、上述した構成において、前記導電膜の形成工程は、メッキ法により基板に導電膜を形成する工程と、次に該導電膜をパターニングする工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、上述した構成において、前記導電膜の形成工程または透明導電膜の形成工程は、基板にインジウムとスズを含む有機化合物を塗布して塗布膜を形成する工程と、該塗布膜をＩＴＯ膜にする熱処理工程からなることを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、上述した構成において、前記不純物濃度が制御されたシリコン膜形成のための液体材料は、一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物を含む溶液であることを特徴とする薄膜トランジスタの製造方法である。また、好ましくは前記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物は、 ｎが５以上で２０以下であることを特徴とする。
本発明の参考例に係る薄膜トランジスタの製造方法は、前記不純物濃度が制御されたシリコン膜形成のための液体材料は、一般式ＳｉａＸｂＹｃ（ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは ３以上の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表し、ｃは１以上でａ以下の整数を表す）で表されるケイ素化合物を含む溶液であることを特徴とする薄膜トランジスタの製造方法である。また、好ましくは、前記ケイ素化合物において、ａ＋ｃが５以上で２０以下であることを特徴とする
また、前記ケイ素化合物を含有する溶液は、溶質濃度が１〜８０重量％であることが望ましい。また、前記溶液は粘度が１〜１００ｍＰａ・ｓであることが望ましい。また、前記溶液は室温における蒸気圧が０．００１〜１００mmHgである溶媒を含んでいることが望ましい。更にまた、前記溶液は炭化水素系溶媒からなることが望ましい。
本発明の参考例に係る薄膜トランジスタの製造方法は、不純物濃度が制御されたシリコン膜と絶縁膜および導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記各薄膜の総ての薄膜または大部分の薄膜が液体材料を用いる方法で形成され、且つ該薄膜の形成において真空装置を用いない方法で形成されることを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、不純物濃度が制御されたシリコン膜と絶縁膜および導電膜の各薄膜を有する薄膜トランジスタの製造方法において、前記薄膜トランジスタは透明導電膜を有しており、前記各薄膜の総ての薄膜または大部分の薄膜が液体材料を用いる方法で形成され、且つ該薄膜の形成において真空装置を用いない方法で形成されることを特徴とする薄膜トランジスタの製造方法である。
本発明の参考例に係る薄膜トランジスタの製造方法は、前記液体材料により形成される各薄膜の形成方法において、該液体材料を基板に塗布して塗布膜を形成する方法が、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法のいずれかの方法または前記いずれかの方法とスピンコート法を組み合わせた方法であることを特徴とする薄膜トランジスタの製造方法である。
【０００６】
薄膜トランジスタを構成する薄膜にはシリコン膜、絶縁膜、導電膜があり、液晶表示装置装置などに用いられる薄膜トランジスタには更に透明導電膜が薄膜として使用される。従来、これらの薄膜は主にＣＶＤ装置やスパッタ装置により形成されていた。従来のＣＶＤ法やスパッタ法で薄膜を形成する方法は、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部で膜厚が不均一となる、配線パタンでは段差部で断線する、という課題があった。これらの課題は前記方法で製造される薄膜トランジスタのコストアップという課題となる。 ＣＶＤ法やスパッタ法におけるこれらの課題は、真空装置を用いること、基板加熱を必要とすること、プラズマなどを発生させるための電源が必要なこと、基板以外の装置内壁など不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となることなど、これらの成膜方法が本質的に有する特徴に起因するものであった。また、それらの本質的な特徴は、装置が大がかりなものとなるため装置のコスト高い、装置のランニングコストが高いという課題も有している。
図１に従来の一般的なＣＶＤ法による成膜の標準的な工程を示す。ＣＶＤ装置にセットされた基板は、ロードロック室に移動された後真空引きされ、次に加熱チャンバに移動された後加熱され、次にプロセスチャンバに移動されて成膜される。プロセスチャンバには基板温度維持のための加熱機構があり、成膜に必要なプロセスガスの導入が行われ、圧力が安定した後に高周波が印加され導入したガスがプラズマ化され成膜される。成膜後は残留のプロセスガスがパージされ、基板がロードロック室に移動されベントされて大気中に取り出される。ＣＶＤ法で用いられるプロセスガスには毒性や可燃性を有するガスが多いため、ＣＶＤ装置には安全管理上それらのガスの漏洩検知器や排気ガスを無害化するための除害装置も必要になる。また、前記パージ工程においては、毒性や可燃性を有するガスを十分パージする必要があり、成膜工程を完了するのに時間がかかる。
スパッタ法においても図１に示すＣＶＤ法とほぼ同様な処理工程を経て成膜される。ＣＶＤ法と異なる点は、使用するガスが主にＡｒなどの不活性ガスで毒性や可燃性を有するガスを使うことが少ないことと、スパタリング用のプラズマ電源に高周波ではなくＤＣ電源が用いられることが多いことである。これらの相違は薄膜を形成する工程全体や装置構成の全体的比較でみると僅かな相違であり、装置が大がかりであり、生産性が低いことなどスパッタ法もＣＶＤ法と同様な課題を有している。
これに対し、本発明では前記薄膜を液体材料により形成する。その主たる方法は、液体材料の基板上への塗布膜形成と、該塗布膜を所望の機能膜にするための熱処理工程からなる。塗布膜の形成には、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法などがあり、これらの方法に使用される塗布装置の基本構成は基板を保持するステージまたはホルダと該基板上に液体を塗布するための機構であるから、該塗布装置の構成はいたって簡単である。塗布膜を機能膜に変成するための熱処理工程及び／または光照射工程で使用される装置には、オーブン、ベーク炉、アニール炉などの熱処理装置やハロゲンランプやＵＶランプなどを光源とする光照射装置があるが、これらの装置も真空系を有しないため構造は簡単である。
図２は本発明において使用する、薄膜を形成する基本的な方法であるところの液体材料から薄膜を形成する方法を示す図である。該方法は図２に示すように塗布膜形成と薄膜形成の２つの工程からなる。塗布膜形成工程と薄膜形成工程は、使用する液体材料によっては雰囲気制御が必要になるが、基本的には大気圧下で行われる。図１に示す従来のＣＶＤ法やスパッタ法による成膜工程と比較すると、本発明による薄膜形成の方法が如何に工程が短いかが理解できるはずである。また、例えばスピンコート法による塗布膜の形成装置は図３に示すように、回転可能なステージ3０１とその上にセットされた基板3０２上に液体材料３０３を滴下する機構があればよい。スピンコート法以外のロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法などの塗布膜形成装置も装置の基本構成はスピンコート法と同じであり、ＣＶＤ装置やスパッタ装置に比べると非常に簡単である。また、図２の熱処理装置も基本構成は基板がセットされるステージやホルダと加熱機構から構成され、真空装置は不要である。従って、本発明で使用される装置が従来のＣＶＤ装置やスパッタ装置に比べて、小型で安価な装置であり、且つ大きな生産能力があることが分かるはずである。
また、薄膜トランジスタの活性層を構成するシリコン膜には導電型を決める不純物が導入され、該不純物の濃度は薄膜トランジスタの電気的特性に応じて厳密に制御されなければならない。従来、不純物導入にはイオン打込み法が使用されてきたが、本発明の液体材料を用いて不純物濃度が制御されたシリコン膜を形成する方法によれば、高価で大型のイオン打込み装置が不要となる。
本発明の薄膜トランジスタの製造方法では、液体材料を基板に塗布する工程が採用される。図３に示すスピンコート法は、基板上に滴下された液体材料の大部分が基板の回転で飛散し、実際の塗布膜の形成に利用されるのはごく僅かである。この問題を解決するために本発明ではインクジェット法とスピンコート法の組合せ、またはインクジェット法で塗布膜を形成する。
図４はインクジェット法とスピンコート法を組み合わせて塗布膜を形成する方法を示す図である。図４（ａ）において、回転可能なステージ４０１上に基板４０２がセットされ、インクジェットヘッド４０３から吐出された液体材料４０４が、基板上に微少な液滴４０５として形成される。次に、図４（ｂ）に示すようにステージ４０１が回転軸４０６によって回転すると塗布膜４０７が形成される。スピンコート法では材料の利用効率が精々数％程度であるが、図４に示す方法により材料の利用効率を数１０％に高めることができる。尚、インクジェット法を単独に用いて、必要な領域のみ塗布膜を形成する方法では、材料の利用効率を９０％以上に高めることも可能である。
本発明は、従来の成膜方法が本質的に内在している前記課題を解決するものであり、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部の被覆性がよく、低コストで薄膜形成でき、従って低コストで薄膜トランジスタを製造する方法を提供するものである。
本発明における薄膜トランジスタの製造方法は、薄膜トランジスタを構成する不純物濃度が制御されたシリコン膜、絶縁膜及び導電膜の各薄膜の全部または一部の薄膜を液体材料を用いて形成する。前記各薄膜の基本的な形成工程は、液体材料を基板に塗布して塗布膜を形成する工程と、次に熱処理により該塗布膜を薄膜とする工程からなるが、液体材料中に基板を浸漬することにより、基板表面に所望の薄膜を形成する工程からなる方法も含まれる。
本発明における不純物濃度が制御されたシリコン膜の形成には、ケイ素化合物を含む溶液が用いられる。前記ケイ素化合物は、 一般式ＳｉｎＸｍ（ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す）で表される環系を有するケイ素化合物である。特に、上記一般式ＳｉｎＸｍのケイ素化合物として、ｎが５以上２０以下であるものが好ましく、ｎが５又は６であるものがより好ましい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またｎが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。
上記一般式のケイ素化合物の具体例としては、１個の環系を有するものとしてシクロペンタシラン、シリルシクロペンタシラン、シクロヘキサシラン、シリルシクロヘキサシラン、シクロヘプタシランが、具体的には２個の環系を有するものとして１、１’−ビスシクロブタシラン、１、１’−ビスシクロペンタシラン、１、１’−ビスシクロヘキサシラン、１、１’−ビスシクロヘプタシラン、１、１’−シクロブタシリルシクロペンタシラン、１、１’−シクロブタシリルシクロヘキサシラン、１、１’−シクロブタシリルシクロヘプタシラン、１、１’−シクロペンタシリルシクロヘキサシラン、１、１’−シクロペンタシリルシクロヘプタシラン、１、１’−シクロヘキサシリルシクロヘプタシラン、スピロ［２、２］ペンタシラン、スピロ［３、３］ヘプタタシラン、スピロ［４、４］ノナシラン、スピロ［４、５］デカシラン、スピロ［４、６］ウンデカシラン、スピロ［５、５］ウンデカシラン、スピロ［５、６］ドデカシラン、スピロ［６、６］トリデカシランが挙げられる。
また、多環系のものとして下記式の化合物１〜化合物５の水素化ケイ素化合物を挙げることができる。
Figure 0004075308
【０００７】
また、これらの水素化ケイ素化合物の他にこれらの骨格の水素原子を部分的にＳｉＨ３基やハロゲン原子に置換したケイ素化合物を挙げることができる。これらは２種以上を混合して使用することもできる。これらの内、溶媒への溶解性の点で１、１’−ビスシクロペンタシラン、１、１’−ビスシクロヘキサシラン、スピロ［４、４］ノナシラン、スピロ［４、５］デカシラン、スピロ［５、５］ウンデカシラン、スピロ［５、６］ドデカシランおよびこれらの骨格にＳｉＨ３基を有するケイ素化合物が特に好ましい。
また、本発明におけるシリコン膜形成において使用されるケイ素化合物は、 上記一般式ＳｉｎＸｍで表される環系を有するケイ素化合物を必須成分とする溶液を用いるが、当該溶液に、ｎ−ペンタシラン、ｎ−ヘキサシラン、ｎ−ヘプタシランなどのケイ素化合物が含まれていていてもよい。
また、本発明における不純物濃度が制御されたシリコン膜を形成するために使用する液体材料に含まれるケイ素化合物は、一般式ＳｉaＸbＹc （ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは ３以上の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表し、ｃは１以上でａ以下の整数を表す）で表わされる変性シラン化合物が含有される。式中のＸは水素原子またはフッ素原子、塩素原子、臭素原子、沃素原子などのハロゲン原子であり、式中のＹはホウ素原子またはリン原子を表す。変性シラン化合物を不活性ガス雰囲気中もしくは還元性ガス雰囲気中で熱分解、光分解、或いは更にレーザー照射したときにホウ素原子またはリン原子で変性されたシリコンに変換されるものである。また、式中のａ、ｂおよびｃは、次の関係が成り立つものであり、ａは ３以上の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表し、ｃは１以上でａ以下の整数を表す。ａが３より小さい場合には変性シラン化合物がガス状もしくは液体状のため塗布法により良好な変性シラン膜を形成しにくい。
特に、上記一般式ＳｉaＸbＹcのケイ素化合物として、ａ＋ｃが５以上２０以下であるものが好ましく、ａ＋ｃが５又は６であるものがより好ましい。ｎが５より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またａ＋ｃが２０より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。
上記一般式ＳｉaＸbＹcの具体例としては、下記式の化合物６〜化合物２７の変性シラン化合物を挙げることができる。
Figure 0004075308
【０００８】
Figure 0004075308
【０００９】
ここで、化合物８、９、１０、１８、１９および２０中のｎは０以上の整数を表し、化合物２６および２７中のｍは２以上の整数を表す。なお、これらの式ではホウ素による変性シラン化合物のみを挙げたが、リンによる変性シラン化合物としてもホウ素による変性シラン化合物と同様の骨格を有する変性シラン化合物を挙げることができる。
【００１０】
本発明では、上述の変性シラン化合物を溶液中のケイ素化合物として単独で使用してもよいし、変性されていない前記シラン化合物と混合して使用することもできる。変性シラン化合物と変性されていないシラン化合物との混合割合は、変性シラン化合物のホウ素あるいはリンの変性元素の含有率により異なるが、ケイ素原子に対して変性元素が１ｐｐｂ〜２５％程度である。
本発明における不純物濃度が制御されたシリコン膜を形成するために使用する液体材料として、上記一般式ＳｉｎＸｍのケイ素化合物および／または上記一般式ＳｉａＸｂＹｃの変性ケイ素化合物を溶媒に溶解した溶液を用いる。本発明で、上記溶液に使用する溶媒は通常、室温での蒸気圧が０．００１〜２００ｍｍＨｇのものを用いる。蒸気圧が２００ｍｍＨｇより高い場合には、コーティングで塗膜を形成する場合に溶媒が先に蒸発してしまい良好な塗膜を形成することが困難となることがある。一方、蒸気圧が０．００１ｍｍＨｇより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱および／または光処理後にも良質のシリコンおよび変性シリコン膜が得られ難いことがある。
本発明で使用する溶媒としては、ケイ素化合物を溶解し溶媒と反応しないものであれば特に限定されないが、具体例として、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒の他、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系溶、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、クロロホルムなどの極性溶媒を挙げることができる。これらのうち、ケイ素化合物及び変性ケイ素化合物との溶解性と該溶液の安定性の点で炭化水素系溶媒、エーテル系溶媒が好ましく、さらに好ましい溶媒としては炭化水素系溶媒を挙げることができる。これらの溶媒は、単独でも、或いは２種以上の混合物としても使用できる。特に炭化水素系溶媒は、ケイ素化合物の溶解性を向上させ、後述する熱処理や光処理時のケイ素化合物の残留を抑制する観点好適である。
本発明における不純物濃度が制御されたシリコン膜の形成において、一般に行われているＣＶＤ法のようにガスを供給するのではなく、上述したようなケイ素化合物を溶解した溶液を基板に塗布した後、溶媒を乾燥させケイ素化合物の膜を形成し、該ケイ素化合物の膜を熱分解および／または光分解して金属シリコン膜に変換する、或いは熱分解および／または光分解後、さらにレーザー処理により多結晶シリコン膜に変換するものである。また特に変性ケイ素化合物を用いた場合には、ホウ素原子またはリン原子により変性されたシリコン膜を真空系でイオン注入することなく、ｐ型あるいはｎ型のシリコン膜を形成することができる。
ケイ素化合物を含有する溶液の塗布の方法としてはスピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法等の方法を用いることができる。塗布は一般には室温以上の温度で行われる。室温以下の温度ではケイ素化合物の溶解性が低下し一部析出する場合がある。また塗布する場合の雰囲気は、酸素が排除された、窒素、ヘリウム、アルゴンなどの不活性ガス中で行なうことが好ましい。さらに必要に応じて水素などの還元性ガスを混入したものが好ましい。スピンコート法を用いる場合のスピナーの回転数は形成する薄膜の厚み、塗布溶液組成により決まるが一般には１００〜５０００ｒｐｍ、好ましくは３００〜３０００ｒｐｍが用いられる。塗布した後は溶媒を除去するために加熱処理を行う。加熱する温度は使用する溶媒の種類、沸点（蒸気圧）により異なるが通常１００℃〜２００℃である。雰囲気は上記塗布工程と同様に酸素が排除された、窒素、ヘリウム、アルゴンなどの不活性ガス中で行なうことが好ましい。
本発明では、上記ケイ素化合物を含む塗布膜を熱及び／又は光処理によってシリコン膜に変換する。本発明において得られるシリコン膜はアモルファス状あるいは多結晶状であるが、熱処理の場合には一般に到達温度が約５５０℃以下の温度ではアモルファス状、それ以上の温度では多結晶状のシリコン膜が得られる。アモルファス状のシリコン膜を得たい場合は、好ましくは３００℃〜５５０℃、より好ましくは３５０℃〜５００℃で熱処理がなされる。到達温度が３００℃未満の場合は、ケイ素化合物の熱分解が十分に進行せず、十分な厚さのシリコン膜を形成できない場合がある。上記熱処理を行う場合の雰囲気は、酸素が排除された、窒素、ヘリウム、アルゴンなどの不活性ガス、もしくは水素などの還元性ガスを混入したものが好ましい。多結晶状のシリコン膜を得たい場合は、上記で得られたアモルファス状シリコン膜にレーザーを照射して多結晶シリコン膜に変換することができる。上記レーザーを照射する場合の雰囲気は窒素、ヘリウム、アルゴンなどの不活性ガス、もしくはこれらの不活性ガスに水素などの還元性ガスを混入したもの等酸素を含まない雰囲気とすることが好ましい。
一方、光処理については、ケイ素化合物溶液の塗膜に対し、その溶媒除去する前及び／又は溶媒除去後に、酸素が排除された不活性ガス雰囲気中で行うことができる。溶媒に可溶なケイ素化合物は当該光処理による反応により溶媒不溶性の強靭な塗膜に変化するだけではなく、光処理後、又はそれと同時に熱処理を行うことにより光学的電気特性に優れたシリコン膜に変換される。
本発明において、ケイ素化合物をシリコン膜に変換する際の光処理に使用する光源としては、低圧あるいは高圧の水銀ランプ、重水素ランプ、アークランプあるいはアルゴン、クリプトン、キセノン等の希ガスの放電光の他、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、１０〜５０００Ｗの出力のものが用いられるが、通常１００〜１０００Ｗで十分である。これらの光源の波長はケイ素化合物が多少でも吸収するものであれば特に限定されないが通常１７０ｎｍ〜６００ｎｍであり、特に吸収効率の点から波長１７０ｎｍ〜３８０ｎｍの範囲に十分な強度を有する光源が特に好ましい。また多結晶シリコン膜への変換効率の点でレーザー光の使用が特に好ましい。これらの光処理時の温度は通常室温〜５００℃であり、得られるシリコン膜の半導体特性に応じて適宜選ぶことができる。
本発明の上記ケイ素化合物溶液の濃度は１〜８０重量％程度であり、所望のシリコン膜厚に応じて調製することができる。８０％を超えると析出しやすく均一な塗布膜が得られない。
これらの溶液は目的の機能を損なわない範囲で必要に応じてフッ素系、シリコーン系、ノニオン系などの表面張力調節材を微量添加することができる。このノニオン系表面張力調節材は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものである。
【００１１】
かかる非イオン性界面活性剤としては、フッ化アルキル基もしくはパーフルオロアルキル基を有するフッ素系界面活性剤、又はオキシアルキル基を有するポリエーテルアルキル系界面活性剤を挙げることができる。前記フッ素系界面活性剤としては、Ｃ９Ｆ１９ＣＯＮＨＣ１２Ｈ２５、Ｃ８Ｆ１７ＳＯ２ＮＨ−（Ｃ２Ｈ４Ｏ）６Ｈ、Ｃ９Ｆ１７Ｏ（プルロニックＬ−３５）Ｃ９Ｆ１７、Ｃ９Ｆ１７Ｏ（プルロニックＰ−８４）Ｃ９Ｆ１７、Ｃ９Ｆ７Ｏ（テトロニック−７０４）（Ｃ９Ｆ１７）２などを挙げることができる。（ここで、プルロニックＬ−３５：旭電化工業（株）製、ポリオキシプロピレン−ポリオキシエチレンブロック共重合体、平均分子量１，９００；プルロニックＰ−８４：旭電化工業（株）製、ポリオキシプロピレン−ポリオキシエチレンブロック共重合体、平均分子量４，２００；テトロニック−７０４：旭電化工業（株）製、Ｎ，Ｎ，Ｎ′，Ｎ′−テトラキス（ポリオキシプロピレン−ポリオキシエチレンブロック共重合体）、平均分子量５，０００）などを挙げることができる。
【００１２】
これらのフッ素系界面活性剤の具体例としては、エフトップＥＦ３０１、同ＥＦ３０３、同ＥＦ３５２（新秋田化成（株）製）、メガファックＦ１７１、同Ｆ１７３（大日本インキ（株）製）、アサヒガードＡＧ７１０（旭硝子（株）製）、フロラードＦＣ−１７０Ｃ、同ＦＣ４３０、同ＦＣ４３１（住友スリーエム（株）製）、サーフロンＳ−３８２、同ＳＣ１０１、同ＳＣ１０２、同ＳＣ１０３、同ＳＣ１０４、同ＳＣ１０５、同ＳＣ１０６（旭硝子（株）製）、ＢＭ−１０００、同１１００（Ｂ．Ｍ−Ｃｈｅｍｉｅ社製）、Ｓｃｈｓｅｇｏ−Ｆｌｕｏｒ（Ｓｃｈｗｅｇｍａｎｎ社製）などを挙げることがでる。
【００１３】
又ポリエーテルアルキル系界面活性剤としては、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアリルエーテル、ポリオキシエチレンアルキルフェノールエーテル、ポリオキシエチレン脂肪酸エステル、ソルビタン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、オキシエチレンオキシプロピレンブロックポリマーなどを挙げることができる。
【００１４】
これらのポリエーテルアルキル系界面活性剤の具体例としては、エマルゲン１０５、同４３０、同８１０、同９２０、レオドールＳＰ−４０Ｓ、同ＴＷ−Ｌ１２０、エマノール３１９９、同４１１０、エキセルＰ−４０Ｓ、ブリッジ３０、同５２、同７２、同９２、アラッセル２０、エマゾール３２０、ツィーン２０、同６０、マージ４５（いずれも（株）花王製）、ノニボール５５（三洋化成（株）製）などを挙げることができる。上記以外の非イオン性界面活性剤としては、例えばポリオキシエチレン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、ポリアルキレンオキサイドブロック共重合体などがあり、具体的にはケミスタット２５００（三洋化成工業（株）製）、ＳＮ−ＥＸ９２２８（サンノプコ（株）製）、ノナール５３０（東邦化学工業（株）製）などを挙げることができる。この非イオン性界面活性剤の使用量は、（ａ）＋（ｂ）成分１００重量部に対して、好ましくは０．０１〜１０重量部、特に好ましくは０．１〜５重量部である。０．０１重量部未満では非イオン性界面活性剤の効果を発揮できず、一方、１０重量部を超えると得られる組成物が発泡し易くなると共に、熱変色を起こす場合があり好ましくない。
【００１５】
かくして調製したケイ素化合物溶液の粘度は通常１〜１００ｍＰａ・ｓの範囲のものであり塗布装置や目的の塗布膜厚に応じて適宜選択することができる。１００ｍＰａ・ｓを超えると均一な塗布膜を得ることが困難になる。
本発明では絶縁膜の形成を極力液体材料を用いる方法で行う。絶縁膜の形成に使用される液体材料としては、ポリシラザンやＳＯＧ及び各種の有機材料がある。有機材料にはポリイミドやアクリル系の材料など各種の材料があり、薄膜トランジスタの電気的特性を左右するゲート絶縁膜としては不向きであるが、層間絶縁膜やパシベーション用の絶縁膜として利用できる。ポリシラザンはSi-N-Si結合を有し、ＳＯＧはSi-O-Si結合を有し、両者とも常温で液体であり、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法等の方法で基板上に塗布膜を形成することができる。塗布膜の形成方法は絶縁膜の厚さや膜厚の均一性、基板のサイズや形状などによって選択できる。また、塗布膜を形成した後の熱処理温度は、一般的には高い程良い膜質の絶縁膜が得られるが、使用する基板の耐熱性や半導体装置のプロセス条件を考慮して適当な温度で行われる。熱処理温度が３００乃至５００℃程度の比較的低温に限定される場合は、ポリシラザンを用いた方がＳＯＧより膜質のよい絶縁膜を形成することができる。また、液体材料中に基板を浸漬することにより基板表面に絶縁膜を形成する方法もある。例えば、特開平５−２５９１５４に開示されているようにケイ弗化水素酸の水溶液中に基板を浸漬し、該水溶液にホウ酸を添加することにより、基板上にＳｉＯ２膜を形成することもできる。尚、ゲート絶縁膜はその膜質や形成方法が薄膜トランジスタの電気特性を大きく左右するので、特に高性能の薄膜トランジスタを得る必要が場合には、従来の真空装置を用いた成膜方法や熱酸化あるいはプラズマ酸化により形成することもできる。
本発明では導電膜の形成を極力液体材料を用いる方法で行う。液体材料を用いた導電膜の形成には、液体材料をスピンコート法などにより基板上に塗布膜を形成する工程と該塗布膜を熱処理して導電膜とする工程からなる方法と、液体材料中に基板を浸漬して基板表面に導電膜を形成する方法がある。前記塗布膜を用いる方法で使用される液体材料には、金属微粒子を有機溶液中に分散した懸濁液や金属を含む有機化合物を溶剤に溶かした溶液が利用できる。懸濁液では貴金属の微粒子を用いたものが知られており、ＡｕやＡｇなどの金属膜を形成できる。金属を含む有機化合物溶液にはＡｌ、Ｃｕなどを含むものがあり、ＩｎとＳｎを含む有機化合物からは透明導電膜であるＩＴＯ膜を形成することができる。また、浸漬法による導電膜形成では所謂メッキ法が利用でき、Ｎｉ、Ｃｕ、Ａｕなどの金属膜を形成することができる。導電膜の形成において、下層の配線や電極あるいは薄膜トランジスタのソース・ドレイン領域との接触抵抗を確保するために、従来の形成方法であるスパッタ法を用いたり、スパッタ法と前記液体材料を用いる方法と組み合わせて導電膜を形成することもできる。
以下本発明の実施例について説明する。
【実施例１】
【００１６】
本発明の第１の実施例を図５を参照して説明する。図５は本発明によるコプレナ型薄膜トランジスタの製造方法をその工程に沿って示す。
図５（ａ）においてガラス基板５０１上にケイ素化合物としてシクロペンタシランとシクロヘキサシランの混合物をベンゼンを溶媒とする５％溶液を用いて、回転数５００ｒｐｍで塗布膜を形成した。次に１００℃２０分の熱処理を行い塗布膜の溶剤を除去した後、更に４００℃３０分の熱処理を行い、前記塗布膜を金属状のシリコン膜とした。次にエネルギー密度２５０mJ／cm2でレーザアニールを行い、多結晶シリコン膜を形成した。次にフォトエッチングによりソース、ドレイン及びチャネル領域となる島領域５０２を形成した。
前記ソース、ドレイン及びチャネル領域となる島領域はノンドープシリコン膜で形成したが、薄膜トランジスタのＶｔｈ制御のためにリンまたはボロンをドープしたドープシリコン膜としてもよい。このためにはシクロペンタシランとシクロヘキサシランの混合物であるケイ素化合物と、リン変性シラン化合物またはボロン変性シラン化合物の混合物を塗布膜とする。塗布膜の熱処理及びレーザアニールは前述とほぼ同様な条件で行う。ドープシリコン膜のリン又はボロン濃度の制御は、前記ケイ素化合物と変性シランの混合割合によって調整できる。
前記ドープシリコン膜のリン又はボロンの濃度制御の方法として、前記ケイ素化合物による塗布膜とリン又はボロンによる変成シラン化合物による塗布膜の積層膜を用いることが出来る。前記積層膜を形成した後レーザアニールすることにより、ドープシリコン膜中の不純物がノンドープシリコン膜に拡散する。不純物の濃度制御は前記塗布膜の膜厚とレーザアニールの条件により制御することが出来る。
次に、図５（ｂ）に示すようにゲート絶縁膜５０３を液体材料を用いて形成した。先ずキシレンを溶剤とする５％濃度のポリシラザンを回転数２０００ｒｐｍで基板に塗布し、膜厚約１２００Åの塗布膜を形成した。次に前記塗布膜を８０℃３０分のベークを行い溶剤を除去し、次に３５０℃で６０分の熱処理を行いSiO2膜に変成しゲート絶縁膜５０３を形成した。前記３５０℃の熱処理は酸素含有の雰囲気で行ったが、酸素と水蒸気を含む雰囲気中で行うと、ゲート絶縁膜の電気特性やＭＯＳ界面特性が向上し薄膜トランジスタとしての信頼性も向上する。
次に、液体材料によりゲート電極５０４を形成する。ゲート電極には液体材料を用いて形成されるドープシリコン膜や金属微粒子の懸濁液を用いて形成される金属膜、或いはメッキ法で形成される金属膜などが利用できるが、本実施例では液体材料によって形成されるＩＴＯ膜を用いた。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚２０００ÅのITO膜を形成した。次にフォトエッチングにより図５（ｂ）に示すようにゲート電極５０４を形成した。尚、前記熱処理において、３００℃で３０分乃至６０分程度の熱処理を行った後、引き続き水素含有の還元雰囲気で基板を２００℃、望ましくは１５０℃程度まで冷却した後大気中に取り出すとITO膜の抵抗をより低減することが出来る。
次に図５（ｃ）に示すようにゲート電極をマスクにゲート絶縁膜を除去し、ソース・ドレイン領域となるシリコン膜５０５及び５０６を露出させる。
次に図５（ｄ）に示すようにシリコン原子とボロン又はリン含有の液体材料を用いてドープシリコン膜５０７を形成する。該ドープシリコン膜は前記露出されたソース・ドレイン領域５０５及び５０６を覆うように形成される。本実施例ではシリコン原子とボロン又はリン含有の液体材料としてリン変性ケイ素化合物をトルエンを溶媒とした溶液を用いた。前記溶液を基板にスピンコートして塗布膜を形成し、１５０℃の熱処理により溶媒を除去し、次に３５０℃の熱処理によりドープアモルファスシリコン膜とし、次にＸｅＣｌによるレーザアニールを行った。前記レーザアニールによりシリコン膜は多結晶化すると同時に、ドープシリコン膜５０７からリンが下層のシリコン膜に拡散しソース・ドレイン領域５０５及び５０６がｎ型の多結晶シリコンとして形成される。
次に図５（ｅ）に示すように、ｎ型の多結晶シリコンをフォトエッチングしてソース・ドレイン領域の一部（５０８、５０９）として形成する。従って、ソース・ドレイン領域は部分的に2層構造となるが、該２層構造部分は少なくともソース・ドレイン領域の電極取り出しのためのコンタクトホールが開口される位置に形成されるようにする。次に、ポリシラザンを用いて層間絶縁膜５１０を形成した。先ず濃度１０％の溶液を回転数１０００ｒｐｍで基板上に塗布して塗布膜を形成する。次に８０℃のベークを行い溶剤であるキシレンを除去し、次に３５０℃の熱処理を行い膜厚約５０００ÅのSiO2膜を形成した。前記３５０℃の熱処理は酸素含有の雰囲気で行ったが、酸素と水蒸気を含む雰囲気中で行うと、絶縁膜としての電気特性や信頼性をより向上させることが出来る。
次に前記層間絶縁膜にコンタクトホールを開口した後、図５（ｆ）に示すように液体材料を用いてソース・ドレイン用の電極５１１を形成した。該電極の形成に使用される液体材料としては、金属微粒子を有機溶剤に分散させた懸濁液やインジウムとスズを含有する有機化合物を有機溶媒に溶かした溶液を用いることが出来る。また、無電解メッキにより形成されるニッケル膜などの薄膜を利用することもできる。液晶表示装置などに使用される透明電極を有する薄膜トランジスタを形成する場合には、該透明導電膜をインジウムとスズを含有する有機化合物を液体材料として用いることが出来る。本実施例では粒径数十Åに金微粒子を有機溶剤に分散させた懸濁液を用いた。該懸濁液を基板上に塗布して塗布膜を形成し、次に２００℃の熱処理を行い導電膜とし、図５（ｆ）に示すようにパターニングして電極５１１、５１１’を形成した。
【実施例２】
【００１７】
本発明の第２の実施例を図６を参照して説明する。図６は本発明によるスタガ型薄膜トランジスタの製造方法をその工程に沿って示す。
図６（ａ）において、６０１はガラス基板、６０２及び６０３はソース・ドレイン領域となる不純物をドープしたドープシリコン膜である。ドープシリコン膜の形成にはリン変成シラン化合物溶液を用いた。リン変成シラン化合物溶液をスピンコート法により基板に塗布して塗布膜を形成する。次に８０℃乃至１５０℃の熱処理で塗布膜の溶剤を除去し更に３５０℃３０分の熱処理を行いアモルファス状態のドープシリコン膜とする。次にエネルギー密度約３００mJ／cm2でレーザアニールを行いドープシリコン膜を多結晶化する。次にフォトエッチングによりパターニングしてソース・ドレイン領域６０２及び６０３を形成する。
次に図６（ｂ）に示すようにチャネル領域となるシリコン膜６０４を形成する。先ず、ケイ素化合物としてシクロペンタシランとシクロヘキサシランの混合物をベンゼンを溶媒とする５％溶液を用いて、回転数５００ｒｐｍで塗布膜を形成する。次に１００℃から３５０℃まで温度を徐々に上げる熱処理を行い塗布膜の溶剤を除去すると同時にアモルファス状態のシリコン膜とした後、エネルギー密度２５０mJ／cm2でレーザアニールを行い該シリコン膜を多結晶化した。次に図６（ｂ）に示すようにフォトエッチングによりソース・ドレインと接続するようにチャネル領域となる島領域６０４を形成した。
前記チャネル領域はノンドープシリコン膜で形成したが、薄膜トランジスタのＶｔｈ制御のためにリンまたはボロンをドープしたドープシリコン膜としてもよい。このためにはシクロペンタシランとシクロヘキサシランの混合物であるケイ素化合物と、リン変性シラン化合物またはボロン変性シラン化合物の混合物を用いて塗布膜を形成する。塗布膜の熱処理及びレーザアニールは前述とほぼ同様な条件で行う。ドープシリコン膜のリン又はボロン濃度の制御は、前記ケイ素化合物と変性シランの混合割合によって調整できる。
前記ドープシリコン膜のリン又はボロンの濃度制御の方法として、前記ケイ素化合物による塗布膜とリン又はボロンによる変成シラン化合物による塗布膜の積層膜を用いることが出来る。前記積層膜を形成した後レーザアニールすることにより、ドープシリコン膜中の不純物がノンドープシリコン膜に拡散する。不純物の濃度制御は前記変成シラン中のリンまたはボロンの濃度だけでなく、前記積層膜それぞれの膜厚やレーザアニールの条件により制御することが出来る。
次に図６（ｃ）に示すように液体材料によりゲート絶縁膜６０５を形成する。先ず、５％濃度のポリシラザンを回転数２０００ｒｐｍで基板に塗布し、膜厚約１２００Åの塗布膜を形成する。次に前記塗布膜を３５０℃で３０分の熱処理を行いSiO2膜に変成しゲート絶縁膜６０５を形成した。
次に図６（ｄ）に示すように液体材料によりゲート電極６０６を形成する。ゲート電極には液体材料を用いて形成されるドープシリコン膜や金属微粒子の懸濁液を用いて形成される金属膜、或いはメッキ法で形成される金属膜などが利用できるが、本実施例では液体材料によって形成されるＩＴＯ膜を用いた。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚２０００ÅのITO膜を形成した。次にフォトエッチングにより図６（ｄ）に示すようにゲート電極６０６を形成した。尚、前記熱処理において、３００℃で３０分乃至６０分程度の熱処理を行った後、引き続き水素含有の還元雰囲気で基板を２００℃、望ましくは１５０℃程度まで冷却した後大気中に取り出すとITO膜の抵抗をより低減することが出来る。
次に図６（ｅ）に示すように液体材料を用いて層間絶縁膜６０７を形成する。先ず濃度１０％の溶液を回転数１０００ｒｐｍで基板上に塗布して塗布膜を形成する。次に８０℃のベークを行い溶剤であるキシレンを除去し、次に３５０℃の熱処理を行い膜厚約５０００ÅのSiO2膜を形成した。前記３５０℃の熱処理は酸素含有の雰囲気で行ったが、酸素と水蒸気を含む雰囲気中で行うと、絶縁膜としての電気特性や信頼性をより向上させることが出来る。
次に図６（ｆ）に示すように前記層間絶縁膜６０７にコンタクトホールを開口した後、液体材料を用いて電極６０８、６０８’を形成した。電極の形成に使用される液体材料としては、金属微粒子を有機溶剤に分散させた懸濁液やインジウムとスズを含有する有機化合物を有機溶媒に溶かした溶液を用いることが出来る。また、無電解メッキにより形成されるニッケル膜などの薄膜を利用することもできる。液晶表示装置などに使用される透明電極を有する薄膜トランジスタを形成する場合には、該透明導電膜をインジウムとスズを含有する有機化合物を液体材料として用いることが出来る。
本実施例ではＩＴＯ膜により電極を形成した。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚約２０００ÅのITO膜を形成した。次にフォトエッチングにより図６（ｆ）に示すように電極６０８を形成した。尚、前記熱処理において、３００℃で３０分乃至６０分程度の熱処理を行った後、引き続き水素含有の還元雰囲気で基板を２００℃、望ましくは１５０℃程度まで冷却した後大気中に取り出すとITO膜の抵抗をより低減することが出来る。また、前記電極は透明電極であり液晶表示装置などで必要となる画素電極としても利用できる。
【実施例３】
【００１８】
本発明の第３の実施例を図７を参照して説明する。図７は、本発明による逆スタガ型薄膜トランジスタの製造方法をその工程に沿って示す。
先ず、図７（ａ）に示すようにガラス基板７０１上にゲート電極７０２を形成する。本実施例では無電解メッキ法によりゲート電極を形成した。メッキ液にはナトリウムフリーのニッケルメッキ液を用いて、膜厚約４０００Åのニッケル膜を基板上に形成した。ニッケル膜の成長はメッキ液に基板を浸漬してニッケルを析出させることにより行われるが、その前処理工程として基板の表面洗浄やアクチベータ処理がある。これらの前工程処理では通常ナトリウムが含有された溶液を用いるが、本発明ではこれらの前工程処理でもナトリウムフリーの溶液を用いて行った。ニッケル膜のパターニングは通常のフォトエッチング法により行った。ニッケルのエッチング液は硝酸と氷酢酸の混酸で行った。
次に図７（ｂ）に示すように液体材料を用いてゲート絶縁膜７０３を形成した。先ず、５％濃度のポリシラザンを回転数２０００ｒｐｍで基板に塗布し、膜厚約１２００Åの塗布膜を形成する。次に前記塗布膜中の溶剤を除去する熱処理を８０℃で行い、次に３５０℃で３０分の熱処理を行いSiO2膜に変成しゲート絶縁膜７０３とした。
次に図７（ｃ）に示すように液体材料を用いてチャネル層となるシリコン膜７０４を形成する。先ず、ケイ素化合物としてシクロペンタシランとシクロヘキサシランの混合物をベンゼンを溶媒とする５％溶液を用いて、回転数５００ｒｐｍで塗布膜を形成する。１５０℃の熱処理により溶媒を除去し、次に３００℃３０分の熱処理を行い金属状のシリコン膜とした後、エネルギー密度２５０mJ／cm2でレーザアニールを行い多結晶シリコン膜を形成した。
前記熱処理工程及びレーザアニール後にアモルファスシリコン膜を得る場合は、前記熱処理温度を４５０℃以上にしてレーザアニール工程を行わないか、レーザエネルギーの低い条件でレーザアニールを行う。但し、アモルファスシリコン膜のアモルファス化の程度や多結晶状態の割合、あるいはシリコンが有機化合物として膜中に残存する割合などは、前記熱処理温度とその時間及び前記エネルギー密度と前記塗布膜の膜厚に依存するため、所望のアモルファスシリコン膜を得るためにはそれらの条件を最適化する必要がある。
次に図７（ｄ）に示すように、液体材料を用いてチャネル保護膜となる絶縁膜７０５とソース・ドレイン領域となる不純物ドープのシリコン膜７０６および７０７を形成する。チャネル保護膜は例えば前記ゲート電極と同様にポリシラザンを用いて形成することが出来る。ソース・ドレイン領域となるドープシリコン膜の形成は先ずリン又はボロン変成シラン化合物の塗布膜を形成する。次に８０℃乃至１５０℃の熱処理で塗布膜の溶剤を除去し更に３５０℃３０分の熱処理を行いアモルファス状態のドープシリコン膜とする。次にエネルギー密度約３００mJ／cm2でレーザアニールを行いドープシリコン膜を多結晶化する。前記レーザアニール時にドープシリコン膜より下層のノンドープシリコン膜に不純物が拡散する。次にフォトエッチングによりパターニングしてソース・ドレイン領域７０６及び７０７を形成する。
次に図７（ｅ）に示すように液体材料により電極７０８を形成する。本実施例では該電極をITO膜で形成した。先ず、インジウムとスズを含有する有機化合物をキシレンを溶媒とした濃度８％の溶液を用い、回転数１５００ｒｐｍで基板上に塗布膜を形成する。次に８０℃の熱処理により溶媒を除去し、次に３００℃の熱処理を行い膜厚約２０００ÅのITO膜を形成した。次にフォトエッチングにより図７（ｅ）に示すように電極７０８及び７０８’を形成した。尚、前記熱処理において、３００℃で３０分乃至６０分程度の熱処理を行った後、引き続き水素含有の還元雰囲気で基板を２００℃、望ましくは１５０℃程度まで冷却した後大気中に取り出すとITO膜の抵抗をより低減することが出来る。また、前記電極は透明電極であり液晶表示装置などで必要となる画素電極としても利用できる。
本発明における薄膜トランジスタの製造方法は、薄膜トランジスタを構成するシリコン膜、絶縁膜、導電膜の各薄膜の全部または一部の薄膜を液体材料を用いて形成する。その主たる方法は、液体材料を基板に塗布して塗布膜を形成し、該塗布膜を熱処理することにより所望の薄膜を形成するものである。従って、従来のCVD法やスパッタ法による成膜方法が本質的に内在している様々な課題を解決するものであり、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部の被覆性がよく、低コストで薄膜形成ができ、従って低コストで薄膜トランジスタを製造することができる。
また、本発明の薄膜トランジスタの製造方法では、不純物量が制御されたシリコン膜を液体材料を用いて形成する。従って、シリコン膜への不純物ドープ及び該不純物量の制御に高価な装置を用いるイオン打込み法を使用する必要がないため、低コストで薄膜トランジスタを製造することができる。
【図面の簡単な説明】
【００１９】
【図１】従来のＣＶＤ法による薄膜形成の工程を示す図である。
【図２】本発明による液体材料を用いた薄膜形成工程を示す図である。
【図３】スピンコート法により塗布膜の形成を模式的に示す図である。
【図４】インクジェット法とスピンコート法を組み合わせて塗布膜を形成する方法を模式的に示す図である。
【図５】本発明の実施例にかかるコプレナ型薄膜トランジスタの製造工程を示す断面図である。
【図６】本発明の実施例にかかるスタガ型薄膜トランジスタの製造工程を示す断面図である。
【図７】本発明の実施例にかかる逆スタガ型薄膜トランジスタの製造工程を示す断面図である。

Claims (15)

  1. 絶縁基板または絶縁膜上に、一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、
    前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、
    前記第１シリコン膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記第１シリコン膜上に一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を塗布して第２塗布膜を形成する工程と、
    前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、
    前記第２シリコン膜に対してレーザアニールを行い、前記第２シリコン膜を多結晶化するとともに、前記第２シリコン膜に含まれる不純物を前記第１シリコン膜に拡散する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 絶縁基板または絶縁膜上に、シクロペンタシランとシクロヘキサシランとの混合物であるケイ素化合物と、リン変性シラン化合物またはボロン変性シラン化合物との混合物を塗布して第１塗布膜を形成する工程と、
    前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、
    前記第１シリコン膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記第１シリコン膜上に一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を塗布して第２塗布膜を形成する工程と、
    前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  3. 絶縁基板または絶縁膜上に、一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、
    前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、
    前記第１シリコン膜をパターニングして島領域を形成する工程と、
    前記島領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極をマスクにして前記ゲート絶縁膜の一部を除去し、前記第１シリコン膜のうちソース、ドレイン領域となる領域を露出する工程と、
    一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を、少なくとも前記露出された第１シリコン膜上に塗布して第２塗布膜を形成する工程と、
    前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、
    前記第２シリコン膜に対してレーザアニールを行い、前記第２シリコン膜を多結晶化するとともに、前記第２シリコン膜に含まれる不純物を前記第１シリコン膜に拡散する工程と、
    前記第２シリコン膜をパターニングし、前記露出された第１シリコン膜上の一部に重畳するパタンを形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  4. 絶縁基板または絶縁膜上に、一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、
    前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、
    前記第１シリコン膜をパターニングし、ソース、ドレイン領域を形成する工程と、
    一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第２溶液を前記絶縁基板または前記絶縁膜及び前記ソース、ドレイン領域上に塗布して第２塗布膜を形成する工程と、
    前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、
    前記第２シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域を含む島領域を形成する工程と、
    前記島領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  5. 絶縁基板または絶縁膜上に、一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第１溶液を塗布して第１塗布膜を形成する工程と、
    前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、
    前記第１シリコン膜をパターニングし、ソース、ドレイン領域を形成する工程と、
    前記絶縁基板または絶縁膜及び前記ソース、ドレイン領域上にシクロペンタシランとシクロヘキサシランとの混合物であるケイ素化合物と、リン変性シラン化合物またはボロン変性シラン化合物との混合物を塗布して第２塗布膜を形成する工程と、
    前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、
    前記第２シリコン膜をパターニングして前記ソース、ドレイン領域と接続するチャネル領域を含む島領域を形成する工程と、
    前記島領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  6. 絶縁基板または絶縁膜上に、ゲート電極を形成する工程と、
    前記前記ゲート電極上にゲート絶縁膜を形成する工程と、
    前記絶縁基板または前記絶縁膜及びゲート絶縁膜上に一般式ＳｉnＸm (ここで、ｎは５以上の整数を表しｍはｎまたは２ｎ−２または２ｎの整数を表し、Ｘは水素原子および／またはハロゲン原子を表す)で表される環状ケイ素化合物を含む第１溶液を基板に塗布して第１塗布膜を形成する工程と、
    前記第１塗布膜を熱処理し、第１シリコン膜に変換する工程と、
    一般式ＳｉaＸbＹc (ここで、Ｘは水素原子および／またはハロゲン原子を表し、Ｙはホウ素原子またはリン原子を表し、ａは３以上の整数を表し、ｃは１以上ａ以下の整数を表し、ｂはａ以上で２ａ＋ｃ＋２以下の整数を表す)で表される変性シラン化合物を含む第２溶液を前記第１シリコン膜上に塗布して第２塗布膜を形成する工程と、
    前記第２塗布膜を熱処理し、第２シリコン膜に変換する工程と、
    前記第２シリコン膜に対してレーザアニールを行い、前記第２シリコン膜を多結晶化するとともに、前記第２シリコン膜に含まれる不純物を前記第１シリコン膜に拡散する工程と、
    を備えることを特徴とする薄膜トランジスタの製造方法。
  7. 前記ゲート絶縁膜を形成する工程は、ポリシラザンを塗布する工程と、次に熱処理により塗布されたポリシラザンをSiO2膜とする工程と、を含むことを特徴とする請求項１から６のいずれか１項に記載の薄膜トランジスタの製造方法。
  8. 前記一般式ＳｉｎＸｍで表される環状ケイ素化合物は、 ｎが５以上で２０以下であることを特徴とする請求項１、３、４、６のいずれか１項に記載の薄膜トランジスタの製造方法。
  9. 前記一般式ＳｉｎＸｍで表される環状ケイ素化合物は、 ｎが５または６であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記変性シラン化合物において、ａ＋ｃが５以上で２０以下であることを特徴とする請求項１、３、４、６のいずれか１項に記載の薄膜トランジスタの製造方法。
  11. 前記変性シラン化合物において、ａ＋ｃが５または６であることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記環状ケイ素化合物を含有する溶液は、溶質濃度が１〜８０重量％であることを特徴とする請求項１、３、４、６のいずれか１項に記載の薄膜トランジスタの製造方法。
  13. 前記環状ケイ素化合物を含有する溶液は、粘度が１〜１００ｍＰａ・ｓであることを特徴とする請求項１、３、４、６のいずれか１項に記載の薄膜トランジスタの製造方法。
  14. 前記環状ケイ素化合物を含有する溶液は、室温における蒸気圧が０．００１〜２００mmHgである溶媒を含んでいることを特徴とする請求項１、３、４、６のいずれか１項に記載の薄膜トランジスタの製造方法。
  15. 前記溶媒が炭化水素系溶媒であることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
JP2000608444A 1999-03-30 2000-03-29 薄膜トランジスタの製造方法 Expired - Fee Related JP4075308B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12750299 1999-03-30
PCT/JP2000/001986 WO2000059041A1 (en) 1999-03-30 2000-03-29 Method of manufacturing thin-film transistor

Publications (1)

Publication Number Publication Date
JP4075308B2 true JP4075308B2 (ja) 2008-04-16

Family

ID=14961573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000608444A Expired - Fee Related JP4075308B2 (ja) 1999-03-30 2000-03-29 薄膜トランジスタの製造方法

Country Status (8)

Country Link
US (1) US6767775B1 (ja)
EP (1) EP1085578B1 (ja)
JP (1) JP4075308B2 (ja)
KR (1) KR100412744B1 (ja)
CN (1) CN100385683C (ja)
DE (1) DE60034406T2 (ja)
TW (1) TW486824B (ja)
WO (1) WO2000059041A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512670B1 (ko) * 1996-05-15 2005-09-07 세이코 엡슨 가부시키가이샤 박막 디바이스 제조 방법, 박막 트랜지스터 제조 방법, 및전자 기기 제조 방법
TW555690B (en) 2001-08-14 2003-10-01 Jsr Corp Silane composition, silicon film forming method and solar cell production method
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2004134440A (ja) * 2002-10-08 2004-04-30 Okutekku:Kk シリコン膜の形態学的変化法
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
JP4042685B2 (ja) * 2003-03-26 2008-02-06 セイコーエプソン株式会社 トランジスタの製造方法
JP4619050B2 (ja) * 2003-06-30 2011-01-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7879696B2 (en) 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP4046029B2 (ja) * 2003-07-09 2008-02-13 セイコーエプソン株式会社 トランジスタの製造方法
GB2404082A (en) * 2003-07-12 2005-01-19 Hewlett Packard Development Co Semiconductor device with metallic electrodes and method of forming a device
CN1894803B (zh) * 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
US7294449B1 (en) 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
JP2005223268A (ja) * 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
WO2005081286A1 (en) * 2004-02-13 2005-09-01 Shell Solar Gmbh Device for applying a liquid dopant solution on a wafer
US7152804B1 (en) 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US7757631B2 (en) * 2004-05-26 2010-07-20 Hewlett-Packard Development Company, L.P. Apparatus for forming a circuit
US7575979B2 (en) 2004-06-22 2009-08-18 Hewlett-Packard Development Company, L.P. Method to form a film
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
CN100440437C (zh) * 2004-07-09 2008-12-03 精工爱普生株式会社 薄膜晶体管的制造方法、电光学装置和电子仪器
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US8211396B1 (en) 2004-09-24 2012-07-03 Kovio, Inc. Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US7485691B1 (en) * 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US20060088962A1 (en) * 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
JP2006310345A (ja) * 2005-04-26 2006-11-09 Jsr Corp 積層膜の形成方法
JP4761199B2 (ja) * 2005-09-29 2011-08-31 セイコーエプソン株式会社 半導体素子用電極の製造方法、トランジスタの製造方法、およびｐｉｎダイオードの製造方法
KR100644968B1 (ko) * 2005-10-28 2006-11-14 한국과학기술연구원 생체적합성 실리콘 나노입자의 제조 방법
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
KR100742383B1 (ko) * 2006-07-05 2007-07-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
WO2008045327A2 (en) 2006-10-06 2008-04-17 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
KR100906159B1 (ko) 2007-07-06 2009-07-03 정인 대구경 도트 사이트 장치
US7768080B2 (en) * 2007-07-30 2010-08-03 Hewlett-Packard Development Company, L.P. Multilayer dielectric
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8460983B1 (en) 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
JP5519649B2 (ja) * 2008-05-29 2014-06-11 エヌディーエスユー リサーチ ファウンデーション 官能化されたシランの形成法
EP2366271B1 (en) 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
US8624049B2 (en) 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
EP2528864B1 (en) 2010-01-28 2017-03-29 Ndsu Research Foundation Method of producing cyclohexasilane compounds
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8616821B2 (en) * 2010-08-26 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated apparatus to assure wafer quality and manufacturability
KR101172187B1 (ko) * 2010-09-27 2012-08-07 한밭대학교 산학협력단 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법
JP2012164898A (ja) * 2011-02-08 2012-08-30 Kagawa Univ 半導体微粒子膜、ダイオード、光電変換素子およびそれらの製造方法
JP6028238B2 (ja) * 2011-02-08 2016-11-16 小川　一文 半導体微粒子膜、ダイオード、光電変換素子およびそれらの製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP2016519640A (ja) * 2013-03-15 2016-07-07 エヌディーエスユー リサーチ ファウンデーション 液体シランおよびヘテロ原子添加物を処理により形成されるシリコン材料
US10763103B2 (en) * 2015-03-31 2020-09-01 Versum Materials Us, Llc Boron-containing compounds, compositions, and methods for the deposition of a boron containing films
CN109920796B (zh) * 2017-12-13 2021-06-15 湘潭宏大真空技术股份有限公司 一种tft基板的镀膜方法
US20240128439A1 (en) * 2021-02-22 2024-04-18 The Coretec Group Inc. Cyclohexasilane for electrodes

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227291A (en) * 1978-06-22 1980-10-14 J. C. Schumacher Co. Energy efficient process for continuous production of thin semiconductor films on metallic substrates
US4332879A (en) * 1978-12-01 1982-06-01 Hughes Aircraft Company Process for depositing a film of controlled composition using a metallo-organic photoresist
US4683147A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Method of forming deposition film
US4719125A (en) * 1985-10-11 1988-01-12 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
US4724219A (en) * 1986-07-16 1988-02-09 Sprague Electric Company Radiation melting of semiconductor surface areas through a remote mask
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH0481820A (ja) * 1990-07-25 1992-03-16 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示素子
US5294425A (en) * 1991-09-24 1994-03-15 Southwest Research Institute Polysilazane precursors for silicon nitride and resultant products
JPH05144741A (ja) 1991-11-21 1993-06-11 Showa Denko Kk アモルフアスシリコン膜の形成方法
DE69416881T2 (de) * 1993-02-05 1999-11-04 Dow Corning Beschichtung von elektronischen Substraten mit Silika aus Polysilazanen
US5912047A (en) * 1993-03-25 1999-06-15 Dow Corning Corporation Borosilicate electronic coatings
JP2790163B2 (ja) * 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
KR100307839B1 (ko) * 1995-07-13 2002-11-22 토넨제네랄세키유 가부시키가이샤 세라믹스질물질형성용조성물및세라믹스질물질의제조방법
JPH0945922A (ja) * 1995-07-27 1997-02-14 Showa Denko Kk 多結晶シリコン膜の形成方法
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
US5747381A (en) * 1996-02-12 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
KR100512670B1 (ko) 1996-05-15 2005-09-07 세이코 엡슨 가부시키가이샤 박막 디바이스 제조 방법, 박막 트랜지스터 제조 방법, 및전자 기기 제조 방법
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP4030625B2 (ja) * 1997-08-08 2008-01-09 Ａｚエレクトロニックマテリアルズ株式会社 アミン残基含有ポリシラザン及びその製造方法
US6383641B1 (en) * 1997-08-15 2002-05-07 Asahi Glass Company Ltd. Transparent coated molded product and method for producing the same
US5980699A (en) * 1997-10-24 1999-11-09 Southwest Research Institute Method for preparing silicon nitride and silicon nitride composites
US6071796A (en) * 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
DE60128611T2 (de) * 2000-03-13 2008-01-31 Jsr Corp. Cyclosilan, eine flüssige Zusammensetzung und ein Verfahren zur Bildung eines Silicium-Films

Also Published As

Publication number Publication date
KR20010043915A (ko) 2001-05-25
EP1085578A4 (en) 2005-07-27
KR100412744B1 (ko) 2003-12-31
WO2000059041A1 (en) 2000-10-05
CN100385683C (zh) 2008-04-30
CN1297582A (zh) 2001-05-30
EP1085578A1 (en) 2001-03-21
DE60034406D1 (de) 2007-05-31
DE60034406T2 (de) 2008-01-31
TW486824B (en) 2002-05-11
EP1085578B1 (en) 2007-04-18
US6767775B1 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
JP4075308B2 (ja) 薄膜トランジスタの製造方法
JP4042327B2 (ja) 薄膜トランジスタの製造方法
JP3864413B2 (ja) トランジスタの製造方法
JP3926987B2 (ja) シリコン膜の形成方法
JP3981528B2 (ja) 太陽電池の製造方法
JP3872294B2 (ja) シリコン膜形成方法およびインクジェット用インク組成物
US8394728B2 (en) Film deposition method and manufacturing method of semiconductor device
JP2003171556A (ja) シリコン膜の形成方法およびそのための組成物
JP4419357B2 (ja) シラン組成物及びそれを用いた太陽電池の製造方法
KR101064799B1 (ko) 규소-코발트 막 형성용 조성물, 규소-코발트 막 및 상기막의 형성 방법
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
JP2005251982A (ja) シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法
JP4636236B2 (ja) シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees