CN1894803B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1894803B
CN1894803B CN200480037686.6A CN200480037686A CN1894803B CN 1894803 B CN1894803 B CN 1894803B CN 200480037686 A CN200480037686 A CN 200480037686A CN 1894803 B CN1894803 B CN 1894803B
Authority
CN
China
Prior art keywords
film
integrated circuit
antenna
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480037686.6A
Other languages
English (en)
Other versions
CN1894803A (zh
Inventor
前川慎志
藤井严
丸山纯矢
高山彻
福本由美子
荒井康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1894803A publication Critical patent/CN1894803A/zh
Application granted granted Critical
Publication of CN1894803B publication Critical patent/CN1894803B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Abstract

IC卡比磁卡要贵得多，电子标签作为条形码的替代物也要贵得多。因此，本发明的目的是提供与传统硅晶片的芯片不同、能低成本大量生产的极薄集成电路以及该集成电路的制造方法。本发明的一个特征是通过能够选择性地形成图形的形成方法，在除大块基板之外的玻璃基板、石英基板、不锈钢基板、由例如丙烯的具有柔性的合成树脂所制成的基板等上面形成薄型集成电路。此外，本发明的一个特征是形成其中装配有根据本发明的薄膜集成电路和天线的ID芯片。

Description

半导体器件及其制造方法
技术领域
本发明涉及由具有存储器等的类似纸的薄膜集成电路构成的芯片，并涉及将使用该芯片的标签贴附其上的商品或产品以及制造该芯片的方法。
背景技术
近年来，每个人都可拥有许多张卡。由于要将各种信息存储在卡中并根据需要重写信息，信息量不断增加。
信息量的增加在许多领域都是必需的。例如，对食品业或制造业有越来越高的加强产品安全或管理系统的要求，因此，增加了产品信息。然而，当前的产品信息极其匮乏，因为诸如制造国家、制造商、产品号之类的信息主要通过使用含有超过十个柱状物的图形的条形码来提供。此外，在使用条形码时，由于读取每个产品的手工操作而需要大量时间。
考虑到上述情况，设计了一种使用网络来管理产品的方法。使用该方法，通过用每个仓库中的网络终端输入产品的标识符，有关产品的信息经由服务器传递到仓库(参考文献1：日本公开专利No.2002-230141)。根据参考文献1，产品的标识符用二维条形码或字符串示出，并且在输入到仓库中的存储器之后发送给服务器。产品具有可拆分的存储介质，该存储介质存有程序和有关产品的数据或个人信息。诸如IC卡、智能卡、紧凑型闪存卡之类的卡可作为存储介质的例子。
提出了一种方法，该方法将微小的IC芯片安装在有价证券中用于防止它的误用，同时，若该有价证券返回到合格的管理者，管理者也可再次使用它(参考文献2：日本公开专利No.2001-260580)。
发明内容
当通过使用条形码进行信息管理时，根据如此的信息增长，可提供的信息量是有限的。由于要花时间手工读取，通过使用条形码的信息管理是低效的。此外，不能避免由于条形码手工操作所引起的读取误差。
IC卡比磁卡要贵得多，电子标签作为条形码的替代物也要贵得多。因此，它们的推广受到限制，使得IC卡和电子标签局限于具有重要附加值的应用。
关于参考文献1，它存在消费者需要花费大量精力访问因特网以及他们必须拥有自己的个人电脑等问题。此外，在参考文献1和2中，在将集成电路装在商品或产品中的情况下，特别是诸如帐单或标签本身之类的纸贴附在商品或产品上时，由于包含硅晶片的集成电路较厚，商品或产品的表面会不平。因此，商品或产品的设计受到损害。
因此，本发明的目的是提供不像传统的硅晶片、而是能以低成本大量生产的极薄集成电路以及该集成电路的制造方法。
鉴于该目的已做出了本发明。本发明的一个特征是通过能选择性地形成图案的形成方法在玻璃基板、石英基板、不锈钢基板、或例如丙烯的具有柔性的合成树脂基板(除大块基板之外)等上面，形成极薄集成电路(下文也称为薄膜集成电路)。此外，本发明的一个特征是形成其中装有薄膜集成电路和天线的芯片(下文称为ID芯片或半导体器件)。
可采用选择性地排放(喷射)其中混和导电膜、绝缘膜等的材料的合成物微滴(也称为点滴)的微滴排放法，作为可选择性地形成图案的形成方法。该微滴排放法取决于其系统也被称作喷墨打印法。此外，也可将打印法作为能选择性地形成图案的形成方法。
作为如此选择性形成的图案，可给出诸如栅极电极、源极电极、漏极电极和像素电极的各个电极、诸如源极接线和漏极接线的接线、半导体薄膜和用于使半导体薄膜形成图案的掩模等。
根据本发明的ID芯片的一个特征是ID芯片包括：具有由微滴排放法或印刷法形成的图案的薄膜晶体管、具有该薄膜晶体管的薄膜集成电路和天线。将要与天线电连接的薄膜集成电路安装在基板上面。
根据本发明的特定ID芯片的一个特征是ID芯片包括：具有由微滴排放法或印刷法形成的图案的薄膜晶体管、具有该薄膜晶体管的薄膜集成电路和天线。将要与天线电连接的薄膜集成电路安装在基板上面，并通过薄膜集成电路向对象提供天线。
根据本发明的ID芯片的一个特征是ID芯片包括：具有由微滴排放法或印刷法形成的图案的薄膜晶体管、具有该薄膜晶体管的薄膜集成电路和天线。天线设置在柔性的基板上面，要与天线电气连接的薄膜集成电路安装在该基板上面，并且该基板折叠将薄膜集成电路夹在其中。
在根据本发明的薄膜集成电路的制造步骤中，所有图案并不一定都要用能选择性地形成图案的方法来形成。如果在制造根据本发明的薄膜集成电路的过程的一个步骤中采用选择性地形成图案的方法，则可获得本发明的有利效果。自然，通过在薄膜集成电路制造步骤中选择性地形成图案的方法，可形成多个步骤的图案。
用于制造根据本发明的ID芯片的方法的一个特征包括以下步骤：采用微滴排放法或印刷法在第一基板上面形成薄膜集成电路；在第二基板上面形成天线；以及，将第一基板贴附到第二基板使薄膜集成电路与天线电连接。
用于制造根据本发明的ID芯片的方法的一个特征包括以下步骤：采用微滴排放法或印刷法在第一基板上面形成薄膜集成电路；在具有柔性的第二基板上面形成天线；以及，折叠第二基板将薄膜集成电路夹在其中，使薄膜集成电路与天线电气连接。
用于制造根据本发明的ID芯片的方法的一个特征包括以下步骤：采用微滴排放法或印刷法在第一基板上面形成薄膜集成电路；在第二基板上面形成天线；将第一基板贴附到第二基板，使薄膜集成电路与天线电连接；以及，使第一基板从薄膜集成电路中分离。
用于制造根据本发明的ID芯片的方法的一个特征包括以下步骤：采用微滴排放法或印刷法在第一基板上面形成薄膜集成电路；将第二基板贴附到薄膜集成电路上；使第一基板从薄膜集成电路中分离；在第三基板上面形成天线；以及，将第二基板贴附到第三基板，使薄膜集成电路与天线电连接。
用于制造根据本发明的ID芯片的方法的一个特征包括以下步骤：在至少一个步骤中，采用微滴排放法或印刷法在第一基板上面形成薄膜集成电路；在薄膜集成电路上面形成天线；将第一基板贴附到第二基板，使薄膜集成电路与天线电连接；以及，使第一基板从薄膜集成电路分离。
用于制造根据本发明的ID芯片的方法的一个特征包括以下步骤：通过溅射法、微滴排放法、印刷法、电镀法、光刻法、或使用金属掩膜的气相淀积法形成天线。天线形成，然后通过加压挤压以提高其平面度。
使用根据本发明的薄膜集成电路比使用诸如条形码的信息提供装置，能在更短的时间内更简便地进行信息交换和信息管理，从而可提供各种各样的信息。此外，与传统的硅晶片不同，根据本发明的薄膜集成电路极薄，因此，当将它贴附于产品等时不会损害设计。
由于ID芯片在玻璃基板等上面形成，与传统硅晶片的芯片相比较，可降低芯片即ID芯片的成本。通过使用硅晶片形成的芯片对母基板的形状有限制，因为它是从圆形的硅晶片取出的。另一方面，根据本发明的ID芯片对母基板的形状没有限制，因为母基板是诸如玻璃之类的绝缘基板。因此，可提高生产率，且大批量生产成为可能。结果，有望进一步降低成本。诸如本发明芯片的具有极低单位成本的集成电路通过降低成本产生了巨额利润。
附图说明
在附图中：
图1A到1D分别为示出薄膜集成电路制造步骤的横截面视图；
图2是示出薄膜集成电路制造步骤的横截面视图；
图3A到3D分别为示出薄膜集成电路制造步骤的横截面视图；
图4是示出薄膜集成电路制造步骤的横截面视图；
图5A到5C分别为示出薄膜集成电路制造步骤的横截面视图和立体图；
图6A和6B分别为天线的俯视图；
图7A到7C分别为示出天线制造步骤的横截面视图；
图8A到8C分别为示出天线制造步骤的横截面视图；
图9示出安装薄膜集成电路的模式；
图10A和10B分别示出安装薄膜集成电路的模式；
图11A到11C分别示出其中安装有薄膜集成电路的卡；
图12A和12B分别示出贴附在产品上的薄膜集成电路；
图13A到13C分别示出在其上贴附薄膜集成电路的产品的管理；
图14A和14B分别示出薄膜集成电路的制造步骤；以及
图15示出ID芯片的功能配置。
最佳实施方式
下面将参照附图来描述本发明的实施方式。本发明可用各种模式来实施。可以理解，各种变化和修改对本领域技术人员是显而易见的，除非这样的变化和修改偏离下面定义的本发明的精神和范围。因此，本发明并不限于这些实施方式。
注意，在用于说明各实施方式的所有附图中，相同标号表示相同部分或具有类似功能的部分，且它们的描述不再重复而是被省略。
实施方式1
实施方式1描述了制造要安装在ID芯片中的薄膜集成电路的方法的示例。
如图1A中所示，制备具有绝缘表面的基板100。例如，诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃之类的玻璃基板、石英基板或不锈钢基板等可用作基板100。此外，由以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚砜(PES)为代表的塑料构成的基板和由诸如丙烯的具有柔性的合成树脂制成的基板，与其它类型的基板相比通常耐热性更差。但是，只要它们能够承受在制造步骤中的处理温度，就可以使用这样的基板。
为了提高基板的平面度，最好是在用化学或机械的抛光方法，即所谓的CMP方法(化学机械抛光)抛光其表面之后再使用基板。作为CMP的抛光材料(浆)，例如通过热分解氯化硅气体所获得的热解法二氧化硅颗粒分散在加入KOH的水溶液中的抛光材料可加以使用。
基膜101在基板100上形成。形成基膜是为了防止在基板中含有的诸如Na的碱金属或碱土金属在半导体膜中扩散或对半导体元件特性施加有害影响。通过使用诸如二氧化硅、氮化硅、氮氧化硅、氧化钛或氮化钛之类能够抑制碱金属或碱土金属扩散进入半导体膜的绝缘膜，可形成基膜。
基膜101具有叠层结构。例如，作为第一基膜的10到200nm(较佳地为50到100nm)的氮氧化硅膜和作为第二基膜的50到200nm(较佳地为100到150nm)的氧氮化硅膜可按序叠层。注意，通过SiH4、N2O、NH3和H2作为材料气体、压强为0.3乇(39.9Pa)、RF功率为50W、RF频率为60MHz以及基板温度为400℃的等离子体CVD方法可形成氮氧化硅膜。通过SiH4和N2O作为材料气体、压强为0.3乇(39.9Pa)、RF功率为150W、RF频率为60MHz以及基板温度为400℃的等离子体CVD方法可形成氧氮化硅膜。
只要有可能防止杂质扩散进入半导体膜，就不一定要设置基膜。因此，当使用石英基板等的时候，由于其杂质扩散不会接起问题，所以不需要设置基膜。但是，为了在使用含有一定量的碱金属或碱土金属的、诸如玻璃基板、不锈钢基板或塑料基板之类的基板的情况下防止杂质扩散，使用基膜是有效的。
非晶半导体膜102在基膜101的上面形成。非晶半导体膜的厚度为25到100nm(较佳地为30到60nm)。硅锗以及硅可用作非晶半导体膜。在使用硅锗的情况下，锗的浓度最好为大约0.01原子％到4.5原子％。此外，主要含有硅的半导体膜在本实施方式中被用来形成非晶半导体膜(也称为非晶硅膜)。
对非晶半导体膜进行热处理以使其结晶。对于热处理，可使用加热炉、激光辐照、或从代替激光的灯发出的光的辐照(下文中，也称为灯加热退火)或它们的组合。
在使用加热炉的情况下，可在500到550℃对非晶半导体膜102热处理2到20小时。此时，最好多个步骤地将温度设置在500到550℃的范围内，使加热温度逐渐变高。可执行能在结晶过程中降低不平度的脱氢作用，因为通过低温的初始热处理氢等元素会从非晶半导体膜中逸出。此外，例如镍的用于促进结晶的金属元素最好在非晶半导体膜上形成，从而降低加热温度。
但是，所担心的是，在形成金属元素的情况下金属元素对半导体元件的电性能产生不利影响，因此有必要进行除气步骤以减少或去除金属元素。例如，通过将非晶半导体膜用作除气穴，可进行金属元素的除气步骤。
在激光辐照的情况下，可使用连续波类型的激光器(CW激光器)或脉冲振荡类型的激光器(脉冲激光器)。Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器和金蒸气激光器中的一种或多种激光器可用作该激光器。较佳地，激光束的形状是线性的，且纵向轴的长度为200到350μm。此外，激光束对半导体膜可具有入射角θ(0＜θ＜90°)。
通过发射连续波激光器的基波激光和连续波激光器的谐波激光，或发射连续波激光器的基波激光和脉冲激光器的谐波激光，可进行激光结晶作用。
激光辐照可在诸如稀有气体或氮气的惰性气氛中进行。结果，由于激光辐照接起的半导体表面的不均匀可得到抑制，并且由于界面状态密度的变化所接起的阈值的波动也可得到抑制。
可直接在表面上形成晶体半导体膜。在这种情况下，诸如GeF4和F2之类的基于氟的气体和诸如SiH4或Si2H6之类的基于硅烷的气体用来通过加热或等离子体直接在表面上形成晶体半导体膜。
将如此形成的晶体半导体膜构图成所需的形状，以获得岛状的半导体膜103。对于构图，可通过光刻方法或微滴排放法形成预定的掩膜。最好采用微滴排放法形成掩膜，因为这样可提高材料的使用效率、降低成本及减少废液量。特别地，在通过微滴排放法而不是光刻步骤形成掩膜的情况下，处理能得到更多的简化。换言之，由于不需要形成掩膜、曝光等，可降低诸如设备投资成本之类的成本，并可缩短制造时间。
此时，合成物被排放成点滴状(微滴)或一串点滴的柱状；但是，它们被统称为点滴(微滴)。排放点滴(微滴)指排放点滴状微滴或柱状微滴。换言之，在某些情况下，由于多个点滴被连续地排放，在没有被识别成点滴的情况下，柱状(点滴)微滴被排放。
作为掩膜材料，无机材料(诸如二氧化硅、氮化硅、氧氮化硅)，或感光或非感光的有机材料(诸如聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺(polymide amide)、聚乙烯醇、苯并环丁烯(benzocyclobutene)或光刻胶)可得以使用。例如，在通过微滴排放法用聚酰亚胺形成掩膜时，聚酰亚胺可在所需的部分用微滴排放法排放，然后可在150℃到300℃热处理以烘焙。
通过使用掩膜的干法刻蚀或湿法刻蚀，可对晶体半导体膜构图。在构图之后，可进行等离子体处理以去除掩膜。注意，没有去除的掩膜可用作绝缘膜。
形成称为栅极绝缘膜105的绝缘膜，以覆盖岛状半导体膜。栅极绝缘膜通过等离子体CVD方法、低压CVD方法或溅射方法，由含有硅的绝缘膜构成，其厚度为10到150nm，最好为20到40nm。自然栅极绝缘膜并不限于氧氮化硅膜，并且可以是其它含硅绝缘膜的单层或叠层。
在这之后，导电膜即栅极电极106在晶体半导体膜的上面形成，其中栅极绝缘膜位于它们之间。通过微滴排放法、CVD法或溅射方法形成栅极电极。栅极电极可由从Ta、W、Ti、Mo、Al和Cu中选择的元素，或主要含有该元素的合金材料或化合物材料构成。自然栅极电极可具有单层结构或叠层结构。例如，有可能将作为第一导电膜108a的10到50nm厚的氮化钛膜和作为第二导电膜108b的200到400nm厚的钨膜依次叠层以形成栅极电极。
在用微滴排放方法形成栅极电极的情况下，可采用金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钯(Pd)、钨(W)、镍(Ni)、钽(Ta)、铋(Bi)、铅(Pb)、铟(In)、锡(Sn)、锌(Zn)、钛(Ti)或铝(Al)作为导体，也可使用其中多种这样的导体相混合的材料。此外，可使用这些导体的合金、其分散纳米颗粒或卤化银颗粒。在本发明中，通过将金属微粒分散到有机溶剂而获得的混合物被用来形成诸如栅极电极的导电层。可使用平均粒径为1到50nm，最好为3到7nm的金属微粒。有机溶剂为酚醛树脂、环氧树脂等，并施加热固化或光固化树脂。通过添加触变剂或稀释剂可控制该混合物的粘度。
最好用有机材料或导体涂布导体颗粒的表面，以便有效地分散该导体等的材料。涂布表面的材料可具有叠层结构。用于涂布表面的材料最好是导电的。即使涂布材料是绝缘的，也可以通过热处理等除去它。例如，银或金的表面可用诸如胺、醇和硫醇之类的分散剂来涂布。特别是，在使用铜的情况下，铜颗粒的表面可用诸如镍(Ni)或硼化镍(NiB)的材料涂布，从而防止铜在半导体膜等中扩散。
在该实施例模式中，栅极电极通过微滴排放法由银的导体构成。
在需要除去微滴中的溶剂的情况下，具体在200℃到300℃的预定温度上进行用于烘焙和干燥的热处理。最好在含氧气氛气氛中进行热处理。在这种情况下，加热温度被设置成不在栅极电极的表面上产生不平度。特别地，当在本实施方式中使用含有银(Ag)的微滴时，最好在含有氧和氮的气氛中进行热处理。例如，氧的成分比被设为10％到25％。在微滴溶剂中含有的诸如粘结剂等的热固树脂的有机材料被分解；因而，可获得不含有有机材料的银(Ag)。因此，可改善栅极电极表面的平面度并降低特定电阻值。注意，如此形成的栅极电极包括平均粒径为1到50nm、最好为3到7nm的微粒。
如上所述，在用微滴排放法形成栅极电极的情况下，栅极绝缘膜的材料可以是与栅极电极的材料具有良好粘结性的材料。例如，最好在将Ag用作栅极电极的情况下，形成包含氧化钛(TiOx)的栅极绝缘膜。换言之，氧化钛(TiOx)具有用作栅极绝缘膜和增强粘结性的功能。
通过微滴排放法，包含金属微粒的有机溶剂被排出，并通过热处理或光辐照被固化。由于有机溶剂的固化，金属微粒通过体积收缩而彼此接触，从而促进了焊接和熔合或凝聚。通过溅射方法形成的导电层包括柱状结构，而用微滴排放法形成的导电层包括具有多个晶界的多晶体。
然后，通过将栅极电极106用作掩膜，将作为杂质元素的磷(P)加入要成为n沟道TFT的区域，杂质区域108以自对准的方式形成。在某些情况下，杂质区域形成为与栅极电极重叠，因为在添加杂质元素时杂质元素侵入到栅极电极的下方。通过使栅极电极的侧面逐渐变细，可形成与栅极电极重叠的杂质区域。
在此之后，在要成为n沟道TFT的区域被光刻胶掩膜覆盖的状况下，通过使用栅极电极106作为掩膜，将硼(B)加入要成为n沟道TFT的区域，杂质区域109以自对准整方式形成。
如此形成的薄膜晶体管，其中栅极电极设置在半导体膜之上，称为顶部栅极型薄膜晶体管。其中形成多个薄膜晶体管的基板称为TFT基板。
如图1B所示，形成了绝缘膜110和与每一杂质区域相连接的接线112。绝缘膜可由有机材料或无机材料制成。作为有机材料，可采用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、光刻胶、硅氧烷或聚硅氨烷。通过将聚合材料用作原材料形成硅氧烷，硅氧烷具有由硅(Si)和氧(O)的键构成的基干，并且它至少包括作为取代基的氢，或作为取代基的氟、烷基和芳烃的至少之一。通过将包括聚合材料的液体材料用作原材料可形成聚硅氨烷，所述聚合材料具有硅(Si)和氮(Ni)的键。作为无机材料，可使用氧化硅或氮化硅。通过等离子体CVD法、微滴排放法、旋涂法或浸渍法可形成绝缘膜。在使用具有高粘度的材料的情况下，最好采用微滴排放法、旋涂法或浸渍法。
接线接可通过溅射法、CVD法或微滴排放法形成。作为接线的材料，从铝(Al)、钛(Ti)、钼(Mo)、钨(W)和硅(Si)中选择的元素所构成的膜或含有这些元素的合金膜可得以使用。在使用微滴排放法形成该接线的情况下，可采用金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钯(Pd)、钨(W)、镍(Ni)、钽(Ta)、铋(Bi)、铅(Pb)、铟(In)、锡(Sn)、锌(Zn)、钛(Ti)或铝(Al)作为混和在溶剂中的导体。此外，可使用这些导体的合金、其分散纳米颗粒或卤化银颗粒。
通过微滴排放法，包含金属微粒的有机溶剂被排出，并通过热处理或光辐照被固化。由于有机溶剂的固化，金属微粒通过体积收缩而彼此接触，从而促进了焊接和熔合或凝聚。通过溅射方法形成的导电层包括柱状结构，而用微滴排放法形成的导电层包括具有多个晶界的多晶体。注意，如此形成的接线包括平均粒径为1到50nm、最好为3到7nm的微粒。
在该实施方式中，层间绝缘膜和接线通过微滴排放法来形成。此时，含有层间绝缘膜材料的溶剂和含有导电膜材料的溶剂可同时排放，或者先排放含有层间绝缘膜材料的溶剂，然后排放含有导电膜材料的溶剂。
在图1B中，接线层是一个层，但可采用多个层。通过使用多层接线，可实现薄膜集成电路的小型化。
在此之后，形成用于连接接线112的导电膜115。导电膜115的材料或制造方法可参考接线112的材料或制造方法。
如图1C所示，形成用作保护膜的绝缘膜116以覆盖导电膜115。绝缘膜116的材料和制造方法可参考层间绝缘膜110的材料和方法。
用于连接导电膜115和诸如天线的终端的接触孔在绝缘膜116中形成，且导电膜117在接触孔中形成以形成连接端部118。
如图2中所示，可整体地形成天线121。在这种情况下，形成连接端部，然后形成天线121。天线的一部分被制成与连接端部连接。其后，形成用作保护膜的绝缘膜122。绝缘膜122的材料和制造方法可参考层间绝缘膜110的材料和制造方法。
如上所述，天线整体形成，从而降低了安装在天线处的ID芯片的制造成本。以极低单位成本形成的集成电路，诸如ID芯片，通过降低单位成本产生了巨额利润。
在图2中，天线在薄膜集成电路的上面形成，但是天线也可在薄膜集成电路的周围形成。在这种情况下，可去除形成绝缘膜122的步骤，从而去除该绝缘膜的厚度。
天线可由与栅极电极、接线112或导电膜115相同的导电膜形成。在这种情况下可去除制造步骤，这是较佳的。特别地，在天线由微滴排放法或印刷法形成时，要在同一层中形成的栅极电极、接线112或导电膜115最好也用微滴排放法或印刷法来形成。
图1D是用这种方式形成的薄膜集成电路的整体图。在基板100上面形成的薄膜集成电路120的预定区域中设有连接端部120。
借助安装在极薄的薄膜集成电路中的ID芯片，可提供各种各样的信息。通过使用ID芯片，更便于在较短时间内进行信息交换和信息管理。此外，由于ID芯片非常薄，所以当ID芯片以及标签贴附在产品容器上面时也不会损害设计。
根据本发明的薄膜集成电路不同于通过使用硅晶片形成的集成电路，不需要背面研磨处理。背面研磨处理会产生裂缝或研磨痕迹。对于根据本发明的薄膜集成电路，厚度不匀性取决于在形成诸如半导体膜的膜的过程中每一层膜的厚度不匀性，因此至多可看见几百纳米的不平度。与由于背面研磨处理所产生的几个到几十个微米的不平度相比较，不平度得到了极大的抑制。
由于ID芯片形成在诸如玻璃基板的低价母基板上，本发明的ID芯片与使用硅晶片制造的芯片相比，可以用较低的成本来制造。通过使用硅晶片形成的芯片对母基板的形状有限制，因为它是从圆形硅基板取出的。另一方面，基板基板基板根据本发明的ID芯片对母基板的形状没有限制，因为其母基板是诸如玻璃之类的绝缘基板。因此，可提高生产率，并可自由设定ID芯片的尺寸。
对于用来形成ID芯片的材料，与使用硅晶片形成的芯片相比，可使用低成本和安全的材料。因而，几乎不需要收集用过的ID芯片，并且ID芯片是环保的。当ID芯片被抛弃时，由于它有足够大的剪切面积而可用一把剪刀将其剪断，防止ID芯片的滥用也是可能的。
对于由硅晶片形成的IC芯片，要关注硅晶片的波吸收，并且有信号的灵敏度出现问题的情形。具体地，要关注常用的13.56MHz或2.45GHz的电波的波吸收。另一方面，本发明的ID芯片采用诸如玻璃的绝缘基板，因而不会引起波吸收，这是较佳的。因此可形成高灵敏性的ID芯片。因此，可减小本发明ID芯片的天线面积，从而可期待ID芯片的小型化。
对于在硅晶片上面形成的芯片，硅晶片是半导体的，结点易于对交流电流正向偏置，因此需要进行闭锁测量。另一方面，由于薄膜集成电路在具有绝缘特性的基板上面形成，对根据本发明的ID芯片无需这样的关注。
实施方式2
和上面描述的实施方式不同，实施方式2描述了用于制造配备具有非晶半导体膜的薄膜晶体管的薄膜集成电路的方法。
同上述实施方式中一样，如图3A所示，制备具有绝缘表面的基板100。具有绝缘表面的基板的材料可参考上述实施方式。在该实施方式中，因为半导体膜是非晶体的，所以不需要用于结晶的热处理。因此，便于采用具有柔性的合成树脂的基板。
同上述实施方式中一样，对具有绝缘表面的基板可进行表面抛光以提高其平面度。
在此之后，形成基膜101。基膜的制造方法或材料可参考上述实施方式。诸如钛之类的导电膜可用作基膜。在这种情况下，在各个制造步骤中导电膜至少通过热处理等进行表面氧化。此外，3d过渡元素(Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn)及其氧化物、氮化物、氧氮化物可用作基膜的另一种材料。
如实施方式1所述，只要有可能防止杂质扩散进入半导体膜，就不必设置基膜。
然后，在基膜上形成栅极电极106。栅极电极的制造方法或材料可参考上述实施方式。在该实施方式中，栅极电极通过微滴排放法由银等导体形成。
在此之后，在需要除去微滴中的溶剂时，进行用于烘焙或干燥的热处理。热处理条件可参考上述实施方式。利用微滴排放法，包含金属微粒的有机溶剂被排出，并通过热处理或光辐照被固化。由于有机溶剂的固化，金属微粒通过体积收缩而彼此接触，从而促进了焊接和熔合或凝聚，并形成导电层。通过溅射方法形成的导电层包括柱状结构，而通过微滴排放法形成的导电层包括具有多个晶界的多晶体。注意，如此形成的接线包括平均粒径为1到50nm、最好为3到7nm的微粒。
在通过微滴排放法用这种方式形成栅极电极时，基膜的材料可采用与栅极电极的材料具有良好粘结性的材料。例如，在使用Ag作为栅极电极的情况下，最好形成由氧化钛(TiOx)制成的基膜。换言之，氧化钛(TiOx)具有用作基膜并增强粘结性的功能。
在此之后，用作保护膜的绝缘膜可在栅极电极的上面形成。具体地，含有氮化硅的绝缘膜可通过点滴排放法在由银构成的栅极电极上面形成。因此，有可能防止栅极电极的氧化，并可提高表面的平面度。另一方面，在使用含氧绝缘膜的情况下，因为通过和银(Ag)的反应形成了氧化银，所以会有栅极电极的表面变得不平的风险。
形成栅极绝缘膜105以覆盖栅极电极。栅极绝缘膜的制造方法或材料可参考上述实施方式。除了上述实施方式之外，栅极绝缘膜的材料可采用由诸如聚硅氨烷或聚乙烯醇的有机材料制成的绝缘体。通过微滴排放法、旋涂法或浸渍法可形成栅极绝缘膜。在使用具有高粘度的材料的情况下，最好采用微滴排放法、旋涂法或浸渍法。
半导体膜在栅极绝缘膜的上面形成。可通过等离子体CVD、溅射法、微滴排放法等形成半导体膜。在该实施方式中，半导体膜可具有从非晶半导体、半非晶半导体、微晶半导体和晶体半导体中选择的任何非晶体状态，在半非晶半导体中混合了非晶状态和晶体状态(也称为SAS)，在微晶半导体中可在非晶半导体中看见0.5nm到20nm的晶粒。注意，可看见0.5nm到20nm的晶粒的微晶状态被称为微晶(μc)。
SAS具有在非晶结构和晶体结构(包括单晶结构和多晶结构)之间的中间结构，以及相对于自由能量稳定的第三状态。SAS包括具有短程有序和晶格畸变的晶体区域。在该膜的至少一部分中含有大小为0.5nm到20nm的晶粒，而在硅作为主要成分的情况下，在拉曼光谱中，可在x射线衍射中观察到向520cm-1波数的较低侧的转移，以及从硅晶格衍生的(111)和(220)的衍射峰。此外，SAS包含用于终止悬空键的1原子％或更多的氢或卤素。
通过硅化物气体的出现放电分解可获得SAS。作为典型的硅化物气体，可列举SiH4，此外也可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。通过用氢、或氢和从氦、氩、氪及氖选出的一种或多种稀有气体元素稀释的硅化物气体，可简便地形成SAS。硅化物气体最好被稀释成稀释率在10倍到1000倍的范围中。通过用氦气稀释Si2H6和GeF4的方法也可形成SAS。薄膜通过出现放电分解的反应形成，最好在低压下进行，且压力可为约0.1Pa到133Pa，出现放电的功率频率范围可以为1MHz到120MHz，最好为13MHz到60MHz。基板加热温度较佳地为300℃或更低，且更佳地，推荐100℃到250℃的基板加热温度。
在该实施方式中，用等离子体CVD法形成作为半导体膜的、含有硅作为主要成分的SAS。在通过使用SAS形成薄膜晶体管时，获得的迁移率为10cm2/Vsec。
接下来，形成具有一种导电率类型的半导体膜。因为半导体膜和电极之间的接触阻抗减小，所以最好通过具有一种导电率类型的半导体膜，但是可按需形成半导体膜。可采用等离子体CVD法、溅射法、微滴排放法等来形成具有一种导电率类型的半导体膜。
在使用等离子体CVD法的情况下，可连续地形成半导体膜、具有n型导电率的半导体膜和栅极绝缘膜。具体地，通过改变对进入到等离子体CVD装置中的处理室的材料气体的供给，在不暴露于空气的情况下可连续地形成这些膜。因此，可防止杂质进入半导体膜、具有n型导电率的半导体膜以及栅极绝缘膜的各个表面。
在此之后，将半导体膜和具有n型导电率的半导体膜构图成所需的形状，以获得岛状的半导体膜103和岛状的具有n型导电率的半导体膜104。构图可参考上述实施方式。
因为半导体膜和具有n型导电率的半导体膜同时构成图形，所以岛状半导体膜103和具有n型导电率的岛状半导体膜104的边沿部分是对齐的。换言之，岛状半导体膜103和岛状的具有n型导电率的半导体膜104的边沿部分不会彼此凹凸不平。
如图3A所示，形成用作源极和漏极电极的导电膜。该导电膜可具有单层结构或叠层结构中的任一种。此外，该导电膜的制造方法或材料可参考上述实施方式。同上述实施方式中一样，导电膜可采用溅射法或等离子体CVD法形成，并且可采用以多晶硅膜为代表的半导体膜，其中掺杂诸如磷之类的杂质元素或AgPdCu合金。
此外，在微滴排放法的情况下，可进行防液处理以改善用于形成源极和漏极电极的表面的抗液性。例如，可在防液处理时施加氟基硅烷耦合剂等。作为防液处理的另一个例子，可使用CHF3和O2的混和气体等进行等离子体处理。在需要除去微滴的溶剂时，可进行用于烘焙和干燥的热处理。
在此之后，通过将源极电极和漏极电极111用作掩膜，刻蚀具有n型导电率的半导体膜104。这是因为具有n型导电率的半导体膜可防止源极电极和漏极电极短路。此时，在某些情况下也可刻蚀半导体膜103到某种程度。
在此之后，在源极和漏极电极上面形成用作保护膜的绝缘膜。具体地，含有氮化硅的绝缘膜通过微滴排放法可在由Ag构成的源极和漏极电极的上面形成。因此，有可能防止源极和漏极电极的氧化，并可提高表面的平面度。另一方面，因为在使用含有氧的绝缘膜的情况下氧化银通过和银(Ag)的反应形成，所以会有源极和漏极电极的表面变得不平的风险。
如上所述，直到已经设置了源极电极和漏极电极，薄膜晶体管才形成。在该实施方式中的薄膜晶体管是所谓的底部栅极型薄膜晶体管，其中栅极电极在半导体膜的下方形成。更详细地说，它是所谓的沟道刻蚀型，其中半导体膜被刻蚀到某种程度。形成有多个这样的薄膜晶体管的基板被称为TFT基板。
如图3B中所示，形成绝缘膜110和接线112。该绝缘膜及接线的制造方法和材料可参考上述实施方式。具体地说，具有绝缘材料的微滴和具有导电材料的微滴同时从管嘴排放。此时，要准备两个排放头，一个排放头的喷嘴只可用于绝缘材料，而另一个排放头的喷嘴只可用于导电材料，以使它们同时形成。或者，可分开形成绝缘膜和导电膜。在该情形中，可先形成绝缘膜或导电膜。但是，最好在首先形成绝缘膜时，期望与先形成微小的导电膜的情形相比，可防止导电膜的图案塌陷。
如图3C示出，形成用作保护膜的绝缘膜116以覆盖导电膜115。绝缘膜116的制造方法或材料可参考上述实施方式。
在该实施方式中，如图2所示可整体地形成天线121。
以上描述了通过使用沟道刻蚀型薄膜晶体管形成的薄膜集成电路，但是如图4所示，通过使用所谓的沟道保护型薄膜晶体管也可形成薄膜集成电路，在沟道保护型薄膜晶体管中，与沟道刻蚀型薄膜晶体管相反，保护膜130在半导体膜上面形成。
图3D示出了用这种方式形成的薄膜集成电路的整体示图。ID芯片具有在基板100上面形成的薄膜集成电路120，而连接端部118设置在薄膜集成电路的预定区域中。
在这种使用非晶半导体膜的薄膜集成电路中，最好通过具有例如13.56MHz的低频的电波来通信。此外，它适合通信距离短于10cm的邻近型或约有几个厘米的紧密耦合型。
在该实施方式中，形成了底部栅极型薄膜晶体管，并且这种薄膜集成电路可以非常薄。因而不会损害设计，从而薄膜集成电路最好安装为在诸如帐单的纸中的ID芯片。
问题是，由于使用了非晶半导体膜，与晶体薄膜集成电路相比面积较大。但是，它具有这样的有利效果，即当ID芯片被抛弃时，由于它有足够大的剪切面积而可用一把剪刀将其剪断，防止ID芯片的滥用也是可能的。
由传统硅晶片构成的芯片不能承受太大的应力。具体地，使用非晶半导体膜的薄膜集成电路趋向于其面积较大，会有应力裂纹的问题。但是，因为和硅晶片的芯片相比ID芯片在一定程度上具有较大面积，所以ID芯片具有较强的抗应力开裂能力，也就是说，由于使用了高柔性的基板而具有较强的抗弯曲应力的能力。
在该实施方式中示出的薄膜晶体管具有导电膜、掩膜等至少通过微滴排放法形成的一个特征。因而，提高了材料的使用效率，并且可降低成本和减少废液量。特别地，用喷墨法形成掩膜比光刻步骤更能简化工艺。从而，可降低诸如设备投资成本或ID芯片制造成本之类的成本，并可缩短制造时间。
实施方式3
在实施方式3中描述了用不同于上述实施方式的方法制造的薄膜集成电路。该实施方式描述了在实施方式1中示出的薄膜晶体管，但是也可使用在实施方式2中示出的薄膜晶体管。
如图5A所示，金属膜140在基板100的上面形成。金属膜可以由从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir中选择的元素、主要含有这些元素的合金材料或化合物材料的单层、或其叠层构成。作为形成金属膜的方法，可采用例如使用金属靶的溅射方法。金属膜可形成为具有10到200nm、最好为50到75nm的厚度。
可使用被氮化的此类金属(诸如氮化钨或氮化钼)的膜来代替金属膜。此外，可使用以上金属的合金的膜(例如，W和Mo的合金：WxMo1-x)来代替金属膜。在这种情况下，通过在膜形成室中使用诸如第一金属(W)和第二金属(Mo)的合金的多个靶、或使用第一金属(W)和第二金属(Mo)的合金的靶的溅射法可形成该膜。此外，可将氮或氧添加到金属膜中。作为一种用于添加的方法，例如，可使用将氮或氧添加到金属膜中的离子注入法。或者，通过使用氮化物金属靶的溅射法，在膜形成室的氮气或氧气气氛中可形成金属膜。
通过形成金属膜，可控制分离步骤。就是说，在使用金属合金的情况下，通过控制在合金中每一金属的成份比，有可能控制分离步骤。具体地，无论是否需要热处理，用于分离的加热温度可得到控制。因此，可拓宽工艺的界限。
其后，在金属膜140上面可形成分离层141。分离层由含有硅的氧化膜构成，且该氧化膜还用作基膜。含有氮的绝缘膜，诸如氮化硅(SiN)膜、氮氧化硅(SiNO)膜、或氧氮化硅(SiON)膜可设置在半导体膜的下面，以防止来自金属膜或基板的杂质或灰尘的侵入。
作为含有硅的氧化膜，氮化硅膜、氧氮化硅膜等可用溅射法或CVD法形成。含有硅的氧化膜最好形成为至少约为金属膜厚度的两倍。在该实施方式中，通过使用厚度为150到200nm的硅靶的溅射法来形成氧化硅膜。
当形成含有硅的氧化膜时，具有金属的氧化物(下文中也称为金属氧化物，且未示出)在金属膜140的表面上形成。金属氧化物的厚度可以是0.1到1μm，较佳地为0.1nm到100nm，更佳地为0.1nm到5nm。作为金属氧化物，也可使用薄型的金属氧化物，它通过采用具有硫酸、盐酸或硝酸的溶液、过氧化氢溶液与硫酸、盐酸或硝酸相混合的混和溶液、或臭氧水来处理金属氧化物而在表面上形成。作为另一种方法，可采用在氧气气氛中的等离子体处理、或采用在含有用紫外线照射臭氧所产生的氧的气氛中的氧化处理。或者，通过清洁炉中在约200到350℃的温度上加热，可形成金属氧化物。
然后，在分离层141上形成半导体膜103等，以完成薄膜晶体管。在此之后，形成其中设置了与各杂质区域相连接的接线112、导电膜115、绝缘膜116和导电膜117的绝缘膜110和连接端部118。用于形成薄膜晶体管等的方法可参考上述实施方式。
可获得金属膜140、金属氧化物、分离层141和半导体膜堆叠的状态，也就是说，半导体膜在分离层和金属氧化物的一个表面上形成，而金属膜在其中另一个表面上形成。
在形成如上所述的薄膜晶体管后，至少在形成金属氧化物之后进行热处理，以加热金属氧化物。结果，金属氧化物膜变为晶体。例如，在使用钨(W)作为金属膜的情况下，通过400℃或更高温度的热处理，金属氧化物WO2或WO3变成晶体。是否进行热处理或者温度可根据要选择的金属膜来确定。因此，可在必要时使金属氧化物结晶，并且可简便地进行分离。
注意，在制造半导体元件过程中的热处理可用作如上所述结晶化的热处理。例如，在形成半导体膜之后的热处理可用作对半导体膜脱氢(即脱氢步骤)的热处理。在形成晶体半导体膜时，可通过加热炉或激光辐照对其进行热处理。因此可减少制造步骤。
然后，如图5B所示，在基板上面形成的薄膜集成电路120可直接贴附在产品的表面上。注意，产品可具有象瓶子侧面的曲面。在该实施方式中，薄膜集成电路贴附在基板142上，基板其中设置了天线121和连接端部143。此时，薄膜集成电路和基板被贴附成通过粘结剂将集成电路上的连接端部118和基板上面的连接端部143连接在一起。作为粘结剂，紫外线固化树脂可得以使用，具体地就是诸如环氧树脂型粘结剂、或树脂添加剂的粘结剂、或双面胶带等。
如图5C所示，基板100用物理手段来分离。此时，基板在结晶的金属氧化物内部或在金属氧化物的反面中被分离，即，在金属氧化物和金属膜之间的界面上或在金属氧化物和分离层之间的界面上。
为便于分离，一部分基板被切断。然后，在切断表面上的剥离界面附近，即金属膜和金属氧化物的界面，可用刀具等刮去。或者，可刮去未设置半导体元件的区域中的剥离层。
在分离基板100后，在薄膜集成电路一侧完全去除金属氧化物。或者，一部分或大部分金属氧化物散布(残留)在薄膜集成电路上面。在这种情况下，通过刻蚀等可去除残留的金属氧化物。此外，也可去除含有硅的氧化物膜。
如上所述，可制造装有薄膜集成电路的产品。
本实施例描述了薄膜集成电路安装成连接端部的导电膜位于下侧的所谓面朝下状态的情况。但是，薄膜集成电路也可安装成连接端部的导电膜位于上侧的面朝上状态。在这种情况下，可采用接线键合法，用于使集成电路的连接端部的导电膜与天线等相接触。
上面已经描述了薄膜晶体管在基板100上面形成、被转移、然后从基板100分离的模式。但是，用于转移的物体或时间控制或分离次数不限于上述实施方式。例如，具有柔性的树脂基板可用作转移的对象，薄膜晶体管可在转移到合成树脂基板之后完成。特别地，如实施方式2所示，在形成具有非晶半导体膜的薄膜晶体管的情况下，在将薄膜晶体管的活性层转移到合成树脂基板后可完成薄膜晶体管。这是因为具有非晶半导体膜的薄膜晶体管可在较低加热温度或不进行热处理的情况下形成。此后，薄膜晶体管可转移到印刷线路板等上。通过转移和分离步骤形成的薄膜集成电路可以面朝上或面朝下的状态安装在产品上面。
在分离的情况下，使用了用于连接要分离基板的可剥离粘结剂。例如，最好可使用诸如用紫外线去除的紫外线可剥离型、通过加热去除的加热剥离型、用水去除的水溶性粘结剂、或双面胶带之类的可剥离粘结剂。可进行紫外线辐照、加热或水洗，以去除粘结剂。
本实施方式描述了使用金属膜等的分离方法，但是基板100可用另一种分离方法来分离。例如，有可能用激光辐照分离层以分离基板100，或刻蚀要去除的基板100以分离基板100。可通过诸如ClF3的氟基或氯基的刻蚀剂来切入待分开的分离层。
实施方式4
在实施方式4中描述了用于制造ID芯片的天线的方法。
对于如上所述的非接触型ID芯片的功能而言，薄膜集成电路和天线是必需的。可对天线做各种各样的排列，至少在天线的边缘设置用于和薄膜集成电路连接的连接端。
例如，如图6A所示，在基板142上面形成的天线弯曲成矩形形状，并在每一边缘设置了连接端143。连接端在图6A中彼此相邻地设置，但是排列并不受限于此。根据薄膜集成电路的连接端可确定各个连接端的排列。
天线可以被设置成如图6B所示的盘绕。在天线的边缘设置了连接端143。在图6B中，连接端彼此分开地被设置，但是也可如图6A所示地彼此相邻地设置。
天线可作圆形排列，而不作矩形排列。
接下来，描述形成天线的方法。
如图7A所示，天线形成为在基板142上面的预定部分排列。诸如Ag(银)、Al(铝)、金(Au)、Cu(铜)或Pt(铂)之类的导电材料可用作天线的材料。在使用较高电阻的Al或Au的情况下，接线电阻值得关注。但是，在形成天线的面积较大时，天线就做得较厚或较宽，从而可降低接线电阻。在使用例如Cu的具有分散风险的导电材料的情况下，可形成用作保护膜的绝缘膜以覆盖要设置天线的表面或覆盖在Cu的周围。此外，用溅射法、微滴排放法、印刷法、电镀法、使用金属掩膜的光刻法或气相淀积法可形成天线。具体地说，当用微滴排放法、印刷法或电镀法形成天线时，由于无需构成导电膜图案，可减少制造步骤的数量。在本实施方式中，通过从喷嘴151排放含有Ag的微滴的微滴排放法，来形成天线。此时，可形成包括TiOx等的基膜以增强Ag的粘性。
当排放微滴之后需要除去微滴中的溶剂时，进行用于烘焙和干燥的热处理。该热处理可参考上述实施例中制造栅极电极的方法。包含金属微粒的有机溶剂可通过微滴排放法排出，并且可通过热处理或光辐照固化。由于有机溶剂的固化，金属微粒通过体积收缩而彼此接触，从而促进了焊接和熔合或凝聚，并形成导电层。通过溅射方法形成的导电层包括柱状结构，而用微滴排放法形成的导电层包括具有多个晶界的多晶体。注意，如此形成的接线包括平均粒径为1到50nm、最好为3到7nm的微粒。
此外，最好如图7B中所示地压挤微滴。结果，天线可以做得更薄，并且可提高天线平面的平面度。除了加压单元152之外，还可提供加热单元以同时进行热处理。
如图7C所示，可完成天线在其上面形成的基板(下文称为天线基板)。此外，可形成用作保护膜的绝缘膜以覆盖天线。
如图8A中所示，开口部分154在基板142中形成，且天线可在开口部分中形成。与图7A相类似，通过从喷嘴151排放含有Ag的微滴的微滴排放法，来形成天线。天线的其它材料或制造方法可参考有关图7A的描述。
如图8B所示，最好用类似于图7B的加压单元152压挤天线。除了压挤单元152以外，可设置加热单元以同时进行热处理。
如图8C所示，可完成天线基板。此外，可形成用作保护膜的绝缘膜以覆盖天线。
在图8A到8C中，可在开口部分中形成天线，从而使天线基板变薄。
实施方式5
实施方式5描述了将薄膜集成电路安装在天线基板上面的具体方法。
将根据上述实施方式形成的薄膜集成电路安装在根据上述实施方式形成的天线基板上面。如图9中所示，制备了其中形成有天线121的一对天线基板150。薄膜集成电路120设置在一对天线基板之间，换言之，该对天线基板被设置成其间插入薄膜集成电路。注意，该对天线可沿置于其间的薄膜集成电路对称地排列。在此之后，将它们固定以使连接端118和143互相连接。可采用接线键合方法来连接它们。因此，可完成ID芯片。
接下来，将描述通过使用一个基板形成多个芯片(多个图案)的方法，即利用图9中示出的装配方法从大基板形成多个ID芯片的方法。
如图14A中所示，多个薄膜集成电路120(例如25件)在大基板100上面形成。大基板100设置在天线基板150之间，并将它们固定使得每个薄膜集成电路的连接端部118和每个天线的连接端部143连接。
如图14B所示，多个ID芯片在大基板上面形成，并且它们通过划线和切块分开，以完成一个ID芯片151。可使用激光来切分ID芯片。考虑到，特别是在切分ID芯片的情形，切割所引起的损坏对ID芯片而言要小于在硅晶片上形成的芯片。因而，可使切掉ID芯片的边缘小于用于切掉在硅晶片上形成的芯片的边缘。因而，可增大用于形成天线的面积。此后，可用用作密封膜的绝缘膜来覆盖ID芯片。
用这种方式，通过从大基板获得多个ID芯片可降低ID芯片的成本。通过降低成本，单价非常低的集成电路诸如芯片可产生巨额利润。
通过不同于图9中示出的方法装配薄膜集成电路的方法在图10A和10B中示出。
如图10A所示，制备设有一对天线的天线基板150。作为天线基板，柔性基板可对折，例如，使用诸如聚对苯二甲酸乙二醇酯(PET)、二氯乙烯、聚氯乙烯树脂之类的柔性基板。
在此之后，如此后的图10B所示，可将天线基板折叠以将薄膜集成电路夹在其中。天线基板的褶痕可以被切入，或天线基板设有凹入部分以便于折叠天线基板。然后，将它们固定以使得连接端部118和143相互连接。可采用接线键合部分来连接它们。因此，完成了ID芯片。
设有一对天线。因而，有可能其中一天线用于功率产生电路，而另一天线用于调制电路。从而，可为每一电路提供天线，并可增加通信范围和灵敏度。此外，薄膜集成电路的相对两侧(上表面和下表面)分别被要求设置连接端部118，以与一对天线连接。
必须提供用作保护膜的绝缘膜，使得每一天线都不短路。此外，可在连接端部之间施加导电树脂，并且可将绝缘树脂施加到未施加导电树脂的区域。
此外，触点在天线基板中形成，而天线的连接端部在天线基板的背面(即不设天线的那一面)形成，从而获得每一天线都不短路的结构。
本实施方式描述了将薄膜集成电路装配在一对天线基板之间的情况。或者，可将薄膜集成电路装配在一个天线基板的上面。在本实施方式中，天线未设置在薄膜集成电路的上面，但是天线也可设置在薄膜集成电路上面，其间插入绝缘膜。
在图10A和10B的装配方式中，通过使用大基板形成多个薄膜集成电路，而多个天线基板由大基板形成，从而降低了ID芯片的成本。
接着，参照图15描述ID芯片的功能配置。
标号400表示天线，而标号401表示薄膜集成电路。天线400包括天线线圈402和在天线线圈402中形成的电容器元件403。薄膜集成电路401包括解调电路409、调制电路404、整流电路405、微处理器406、存储器407和用于将负载施加给天线400的开关408。注意可使用多个存储器407，而仅不限于一个。
通过天线线圈402中的电磁感应，作为电波从读出器/写入器发出的信号被转换成AC电信号。在解调电路409中，AC电信号被解调并在后续阶段被发送给微处理器406。此外，电源电压通过AC电信号在整流电路405中产生，并在后续阶段提供给微处理器406。
在微处理器406中，依照输入的信号进行各种类型的处理。存储器407不仅用于存储在微处理器406中使用的程序、数据等，而且用作处理时的工作区域。从微处理器406发送到调制电路404的信号被调制成AC电信号。开关408可依照来自调制电路404的信号，将负载施加给天线线圈402。读出器/写入器通过电波接收施加给天线线圈402的负载，从而从微处理器406中有效地读取信号。
图15中示出的ID芯片的前述配置只是一个例子，且本发明并不仅限于此。发送信号的方法并不限于图15中示出的电磁波感应方法，也可采用电磁耦合法、微波法和其它发送方法。此外，本发明的ID芯片可包括诸如GPS的功能。
实施方式6
实施方式6描述其上安装有ID芯片的产品。
当天线基板是用于多个卡的印刷板时，基板可用作其中安装了ID芯片的卡(下文中称为ID卡)。ID卡的俯视图包括图11A中所示的ID芯片。在卡的内围设有天线121，且与天线相连接的薄膜集成电路120安装在ID卡中。
沿图11A的A-A’所取的横截面视图在图11B中示出。作为保护膜的绝缘膜160在天线的上面形成，且在该实施方式中，薄膜集成电路装配在绝缘膜的上面，尽管薄膜集成电路和天线可设置在同一层中。因而，在设置在卡的内围的天线与薄膜集成电路相连接的情况下，天线(称为引入线)在绝缘膜的上面形成，从而不会和另一天线短路，并且该引入线可与薄膜集成电路相连。薄膜集成电路120通过连接端部与天线121连接。在本实施方式中，面朝下状态的薄膜集成电路与天线相连接。每一连接端部通过连接接线162相连。或者，每一连接端部可通过使用导电树脂来相互连接。
在此之后，通过密封法或印刷法形成用作保护膜的膜161。ID卡的图案(设计)可印刷在该膜的上面。
在图11C中示出了用不同于图11B的方法使薄膜集成电路与天线相连接的方式。在图11C中示出的薄膜集成电路具有通过接线键合方法与接线163连接的特征，因为它设置为面朝上的状态。其它结构与图11B的相似，因此可略去其描述。
与上述实施方式一样，可连接薄膜集成电路和天线。
如上所述，可完成ID卡。
此外，ID芯片可用作作为产品和商品的管理手段的标签(下文称为ID标签)。例如，如图12A所示，包括ID芯片的条形码171贴附在产品170上面，并用作ID标签。
在图12B中示出了沿图12A的B-B’所取的横截面视图。具有薄膜集成电路120的ID芯片与条形码171一起贴附在产品170的上面。
接下来，示出了ID芯片与标签一起贴附在产品上面的情形。
在图13A中，多个薄膜集成电路120在大基板100上面形成。在此之后，如图13B所示，一个薄膜集成电路120被切取，并装配在天线121形成于其中的标签181上。此时，薄膜集成电路和天线被固定成使薄膜集成电路的连接端部和天线的连接端部143相连接。注意，在标签上面形成天线的方法可采用在实施方式3中示出的分离方法。具体地说，分离层和天线可在玻璃基板的上面形成，转移到标签上，然后从中分离玻璃基板。根据本发明的分离方法，天线可被转移到例如标签的上面，标签具有不耐热的绝缘表面。或者，根据实施方式3，可将整体形成天线的ID芯片转移到标签上。注意，用于制造天线的方法可参考上面的实施方式4。
如图13C所示，薄膜集成电路和天线，即ID芯片，与标签181一起贴附在具有曲面的瓶子180的表面。
这样的产品被置于传送带183等之上，并靠近读取设备182通过。此时，读取设备182可读出信息。信息可被写入ID标签，或者存储在ID标签中的信息可通过提供读出设备以及读取设备更新。
此外，ID芯片可使得无接触地管理信息成为可能，甚至在产品已装入纸板箱等中时，读出和写入设备也可进行信息管理。
如上所述，将装有ID芯片的产品的分发自动化，从而降低了分发产品所需的人工成本。可消除人为错误。
作为产品的例子，可给出食品和饮料、衣服、书籍等。可将ID标签贴附在租用的物品上，从而简化产品管理。
由于本发明的ID芯片非常薄，它可被设置在诸如帐单的有价证券中，以防止它们被滥用，或简化管理。当将ID芯片包括在有价证券中时，可将其装配在有价证券内，以防止伪造等。
如上所述装配在产品中或贴附在产品上的ID芯片的信息具有多样性，除了有关产品或制造的位置、个人、日期等基本信息之外，还有例如过敏症、主要元件、广告等。此外，如图12A和12B所示，当它和条形码一起使用时，不需要重写的信息，例如上面的基本信息，可被输入到条形码中，且可重写的信息被输入ID芯片。
对于读取如此信息的读取设备，除专用的读取设备外，可在诸如蜂窝式电话之类的便携式电子设备上设置读取器功能。在使用蜂窝式电话的情况下，通过声音或在屏幕上的显示可提供ID芯片的信息。
包括ID芯片的其它产品包括蜂窝式电话、手表、自行车等。例如，通过将ID芯片装配在诸如蜂窝式电话之类的便携式电子器件中，它能够具有象信用卡一样的记帐功能。诸如任何年龄的许多消费者所使用的以及容易穿戴的手表之类的具有ID芯片的产品，使得在小孩走失时或在另一情形下掌握其位置成为可能。当小孩携带具有ID芯片的产品时，父母可掌握小孩的当前位置。类似地，可将ID芯片安装在宠物颈圈等中，从而掌握宠物的当前位置。此外，在为诸如自行车之类的经常被偷窃的产品中设置ID芯片时，因为可掌握产品的当前位置，所以可获得防止偷盗的效果。用这种方式，当包括ID芯片的产品被盗窃时，可掌握其当前位置。

Claims (31)

1.一种半导体器件，包括：
形成在基板上面的、包括薄膜晶体管的薄膜集成电路；和
天线，
其中所述薄膜晶体管包括通过微滴排放法或印刷法形成的图案，
其中，所述薄膜晶体管的栅极电极包括通过将金属微粒分散到有机溶剂而获得的混合物，所述金属微粒从由金、银、铜、铂、钯、钨、镍、钽、铋、铅、铟、锡、锌、钛和铝构成的组中选择，
其中所述薄膜集成电路与所述天线电连接，且
其中，所述薄膜晶体管包括晶体硅半导体膜。
2.如权利要求1所述的半导体器件，其特征在于，所述图案是所述栅极电极、源极电极、漏极电极、像素电极、源极引线和漏极引线中的至少一个。
3.如权利要求1所述的半导体器件，其特征在于，用导体涂布所述金属微粒的表面。
4.如权利要求1所述的半导体器件，其特征在于，所述薄膜集成电路在钡硼硅酸盐玻璃基板、铝硼硅酸盐玻璃基板、石英、不锈钢以及合成树脂中的任一个上面形成。
5.如权利要求1所述的半导体器件，其特征在于，采用接线键合方法使所述薄膜集成电路与所述天线电连接。
6.如权利要求1所述的半导体器件，其特征在于，所述天线包括Ag、Al、Au、Cu和Pt中的任一种。
7.一种包括如权利要求1所述的半导体器件的标签。
8.一种半导体器件，包括：
形成在基板上面的、包括薄膜晶体管的薄膜集成电路；和
天线，
其中所述薄膜晶体管包括通过微滴排放法或印刷法形成的图案，
其中，所述薄膜晶体管的栅极电极包括通过将金属微粒分散到有机溶剂而获得的混合物，所述金属微粒从由金、银、铜、铂、钯、钨、镍、钽、铋、铅、铟、锡、锌、钛和铝构成的组中选择，
其中所述薄膜集成电路与所述天线电连接，其中所述天线被设置成将所述薄膜集成电路夹在中间，且
其中，所述薄膜晶体管包括晶体硅半导体膜。
9.如权利要求8所述的半导体器件，其特征在于，所述天线通过所述薄膜集成电路对称地设置。
10.如权利要求8所述的半导体器件，其特征在于，所述图案是所述栅极电极、源极电极、漏极电极、像素电极、源极引线和漏极引线中的至少一个。
11.如权利要求8所述的半导体器件，其特征在于，用导体涂布所述金属微粒的表面。
12.如权利要求8所述的半导体器件，其特征在于，所述薄膜集成电路在钡硼硅酸盐玻璃基板、铝硼硅酸盐玻璃基板、石英、不锈钢以及合成树脂中的任一个上面形成。
13.如权利要求8所述的半导体器件，其特征在于，采用接线键合方法使所述薄膜集成电路与所述天线电连接。
14.如权利要求8所述的半导体器件，其特征在于，所述天线包括Ag、Al、Au、Cu和Pt中的任一种。
15.一种包括如权利要求8所述的半导体器件的标签。
16.一种半导体器件，包括：
形成在基板上面的、包括薄膜晶体管的薄膜集成电路；和
在柔性基板上面形成的天线，其中所述薄膜晶体管包括通过微滴排放法或印刷法形成的图案，其中所述薄膜晶体管的栅极电极包括通过将金属微粒分散到有机溶剂而获得的混合物，所述金属微粒从由金、银、铜、铂、钯、钨、镍、钽、铋、铅、铟、锡、锌、钛和铝构成的组中选择，
其中所述薄膜集成电路与所述天线电连接，以及
其中所述柔性基板折叠成将形成在所述基板上面的薄膜集成电路夹在中间，且
其中，所述薄膜晶体管包括晶体硅半导体膜。
17.如权利要求16所述的半导体器件，其特征在于，所述图案是所述栅极电极、源极电极、漏极电极、像素电极、源极引线和漏极引线中的至少一个。
18.如权利要求16所述的半导体器件，其特征在于，所述薄膜集成电路在合成树脂上面形成。
19.如权利要求16所述的半导体器件，其特征在于，用导体涂布所述金属微粒的表面。
20.如权利要求16所述的半导体器件，其特征在于，所述天线包括Ag、Al、Au、Cu和Pt中的任一种。
21.一种包括如权利要求16所述的半导体器件的标签。
22.一种制造半导体器件的方法，包括：
通过微滴排放法或印刷法在第一基板上面形成薄膜集成电路，其中所述微滴排放法或印刷法喷射包括金属微粒的有机溶剂，所述金属微粒从由金、银、铜、铂、钯、钨、镍、钽、铋、铅、铟、锡、锌、钛和铝构成的组中选择；
进行热处理以除去在所述有机溶剂中的溶剂；
在第二基板上面形成天线；以及
将第一基板贴附到第二基板，使所述薄膜集成电路与所述天线电连接，
其中，所述薄膜集成电路包括薄膜晶体管，所述薄膜晶体管包括晶体硅半导体膜。
23.如权利要求22所述的制造半导体器件的方法，其特征在于，所述天线通过溅射法、微滴排放法、印刷法、电镀法、光刻法、或使用金属掩膜的气相淀积法形成。
24.如权利要求22所述的制造半导体器件的方法，其特征在于，所述天线通过溅射法、微滴排放法、印刷法、电镀法、光刻法、或使用金属掩膜的气相淀积法形成，并使所述天线受压。
25.如权利要求22所述的制造半导体器件的方法，其特征在于，所述方法还包括：
在所述第一基板和所述薄膜集成电路之间，形成金属膜以及所述金属膜上面的含有硅的氧化膜；
在所述金属膜的表面上形成包括包含在所述金属膜中的金属的金属氧化物膜；以及
在所述金属氧化物膜和金属膜之间的界面或所述金属氧化物膜和所述含有硅的氧化膜之间的界面上分离所述第一基板。
26.如权利要求22所述的制造半导体器件的方法，其特征在于，所述热处理在200℃到300℃进行。
27.一种制造半导体器件的方法，包括：
在至少一个步骤中通过微滴排放法或印刷法在第一基板上面形成薄膜集成电路，其中，所述微滴排放法或印刷法喷射包括金属微粒的有机溶剂，所述金属微粒从由金、银、铜、铂、钯、钨、镍、钽、铋、铅、铟、锡、锌、钛和铝构成的组中选择；
进行热处理以除去在所述有机溶剂中的溶剂；
在具有柔性的第二基板上面形成天线；以及
折叠所述第二基板以将所述薄膜集成电路夹在中间，使所述薄膜集成电路与所述天线电连接，
其中，所述薄膜集成电路包括薄膜晶体管，所述薄膜晶体管包括晶体硅半导体膜。
28.如权利要求27所述的制造半导体器件的方法，其特征在于，所述天线通过溅射法、微滴排放法、印刷法、电镀法、光刻法、或使用金属掩膜的气相淀积法形成。
29.如权利要求27所述的制造半导体器件的方法，其特征在于，所述天线通过溅射法、微滴排放法、印刷法、电镀法、光刻法、或使用金属掩膜的气相淀积法形成，并使所述天线受压。
30.如权利要求27所述的制造半导体器件的方法，其特征在于，所述方法还包括：
在所述第一基板和所述薄膜集成电路之间，形成金属膜以及所述金属膜上面的含有硅的氧化膜；
在所述金属膜的表面上形成包括包含在所述金属膜中的金属的金属氧化物膜；以及
在所述金属氧化物膜和金属膜之间的界面或所述金属氧化物膜和所述含有硅的氧化膜之间的界面上分离所述第一基板。
31.如权利要求27所述的制造半导体器件的方法，其特征在于，所述热处理在200℃到300℃进行。
CN200480037686.6A 2003-12-19 2004-12-14 半导体器件及其制造方法 Expired - Fee Related CN1894803B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP423061/2003 2003-12-19
JP2003423061 2003-12-19
PCT/JP2004/018971 WO2005062388A1 (en) 2003-12-19 2004-12-14 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN1894803A CN1894803A (zh) 2007-01-10
CN1894803B true CN1894803B (zh) 2010-12-22

Family

ID=34708751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480037686.6A Expired - Fee Related CN1894803B (zh) 2003-12-19 2004-12-14 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7727854B2 (zh)
JP (1) JP5063770B2 (zh)
CN (1) CN1894803B (zh)
WO (1) WO2005062388A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
PL2036007T3 (pl) 2006-06-19 2013-06-28 Nagravision Sa Sposób wytwarzania kart, z których każda zawiera moduł elektroniczny i produkty pośrednie
SG172719A1 (en) * 2006-06-19 2011-07-28 Nagraid Sa Method of fabricating cards comprising at least one electronic module, assembly involved in this method and intermediate product
JP2009543265A (ja) 2006-06-30 2009-12-03 トムソン ライセンシング 媒体ととともに使用される無線周波数中継器
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
JP5177617B2 (ja) * 2006-12-25 2013-04-03 独立行政法人産業技術総合研究所 酸化シリコン薄膜形成装置
US8816484B2 (en) * 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CA2678157C (en) 2007-02-09 2014-04-01 Nagraid S.A. Method of fabricating electronic cards including at least one printed pattern
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
EP2366271B1 (en) * 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
CN101482937B (zh) * 2009-03-22 2011-04-27 上海伊诺尔信息技术有限公司 一种薄型非接触模块的制造方法
KR101882887B1 (ko) * 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP4941572B2 (ja) * 2010-03-31 2012-05-30 カシオ計算機株式会社 半導体装置及び発光装置並びに電子機器
DE102010019615A1 (de) * 2010-05-06 2011-11-10 Rat Asset & Trading Ag Karte zur elektronischen Zugangskontrolle
TW201207130A (en) * 2010-08-13 2012-02-16 Hon Hai Prec Ind Co Ltd Method of coating
CN102373407A (zh) * 2010-08-20 2012-03-14 鸿富锦精密工业（深圳）有限公司 镀膜加工方法
US8723733B2 (en) 2010-09-29 2014-05-13 Qualcomm Incorporated Multiband antenna for a mobile device
US8749438B2 (en) 2010-09-29 2014-06-10 Qualcomm Incorporated Multiband antenna for a mobile device
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI518756B (zh) * 2013-08-16 2016-01-21 財團法人工業技術研究院 圖案化的導電薄膜及其製造方法與應用
US9923273B2 (en) * 2013-12-02 2018-03-20 A.K. Stamping Company, Inc. System for manufacturing and tuning an NFC antenna
CN105184356B (zh) * 2015-09-28 2018-09-14 华南理工大学 一种基于薄膜工艺的射频识别标签制备方法
WO2017100752A2 (en) 2015-12-11 2017-06-15 Thin Film Electronics Asa Electronic device having a plated antenna and/or trace, and methods of making and using the same
JP2019062090A (ja) * 2017-09-27 2019-04-18 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10438895B1 (en) 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
CN114591002A (zh) * 2022-04-11 2022-06-07 业泓科技(成都)有限公司 指纹辨识模组的减薄方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297582A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 薄膜晶体管的制造方法
US6407669B1 (en) * 2001-02-02 2002-06-18 3M Innovative Properties Company RFID tag device and method of manufacturing
CN1430192A (zh) * 2001-11-30 2003-07-16 株式会社半导体能源研究所 交通工具、显示器和半导体器件的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP3340573B2 (ja) * 1994-10-05 2002-11-05 株式会社半導体エネルギー研究所 情報処理装置
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6121878A (en) 1998-05-01 2000-09-19 Intermec Ip Corp. System for controlling assets
JPH11328341A (ja) * 1998-05-13 1999-11-30 Toppan Printing Co Ltd 複合ｉｃカード
JP2001092934A (ja) 1999-09-20 2001-04-06 Toshiba Corp 無線情報記憶媒体、無線情報記憶媒体の製造方法、無線情報記憶媒体を備えた冊子体、無線情報記憶媒体を用いた身分確認システム、および無線情報記憶媒体の発行システム
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
US7005968B1 (en) 2000-06-07 2006-02-28 Symbol Technologies, Inc. Wireless locating and tracking systems
JP3741005B2 (ja) 2000-09-13 2006-02-01 セイコーエプソン株式会社 配線基板、その製造方法、表示装置および電子機器
JP2002100887A (ja) 2000-09-25 2002-04-05 Toshiba Corp 電子機器
JP2002230141A (ja) 2001-01-30 2002-08-16 Optrom Inc 商品管理方法とそのシステム
JP2002294197A (ja) 2001-03-28 2002-10-09 Toppan Forms Co Ltd 非接触型ｉｃメディア貼り合わせ用接着剤
JP2002366917A (ja) 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
JP2003006592A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 情報送受信装置
JP2003123047A (ja) * 2001-10-15 2003-04-25 Sharp Corp 半導体装置及びその製造方法
US6885032B2 (en) 2001-11-21 2005-04-26 Visible Tech-Knowledgy, Inc. Display assembly having flexible transistors on a flexible substrate
JP2003318133A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、半導体チップの実装構造、半導体装置、発光装置、電気光学装置、電子機器、並びに非接触型カード媒体
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
WO2005047967A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297582A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 薄膜晶体管的制造方法
US6407669B1 (en) * 2001-02-02 2002-06-18 3M Innovative Properties Company RFID tag device and method of manufacturing
CN1430192A (zh) * 2001-11-30 2003-07-16 株式会社半导体能源研究所 交通工具、显示器和半导体器件的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-92934A 2001.04.06
JP特开2003-123047A 2003.04.25

Also Published As

Publication number Publication date
JP2011060320A (ja) 2011-03-24
US20100221870A1 (en) 2010-09-02
US20070004100A1 (en) 2007-01-04
US8461013B2 (en) 2013-06-11
US7727854B2 (en) 2010-06-01
JP5063770B2 (ja) 2012-10-31
WO2005062388A1 (en) 2005-07-07
CN1894803A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
CN1894803B (zh) 半导体器件及其制造方法
CN100454520C (zh) 制造薄膜集成电路和元件衬底的方法
CN100502018C (zh) 薄膜集成电路的制造方法和元件基片
CN1894796B (zh) 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
US8049669B2 (en) Semiconductor device comprising circuit between first and second conducting wires
US8030178B2 (en) Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
US8546912B2 (en) Semiconductor device
CN1655186B (zh) 半导体器件
CN100573569C (zh) 半导体装置
US7510950B2 (en) Method for manufacturing semiconductor device
US20070176622A1 (en) Id chip and ic card
KR20120102819A (ko) 반도체 디바이스 및 이의 제작 방법
US20070045805A1 (en) Method for manufacturing semiconductor device
KR101298950B1 (ko) 반도체 장치
JP4671681B2 (ja) 半導体装置及びその作製方法
JP2005202947A (ja) 半導体装置、並びに無線タグ及びラベル類

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20171214

CF01 Termination of patent right due to non-payment of annual fee