CN100385683C - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN100385683C
CN100385683C CNB008004374A CN00800437A CN100385683C CN 100385683 C CN100385683 C CN 100385683C CN B008004374 A CNB008004374 A CN B008004374A CN 00800437 A CN00800437 A CN 00800437A CN 100385683 C CN100385683 C CN 100385683C
Authority
CN
China
Prior art keywords
film
mentioned
silicon fiml
film transistor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008004374A
Other languages
English (en)
Other versions
CN1297582A (zh
Inventor
汤田坂一夫
下田达也
关俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1297582A publication Critical patent/CN1297582A/zh
Application granted granted Critical
Publication of CN100385683C publication Critical patent/CN100385683C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

用液体材料形成构成薄膜晶体管的硅膜、绝缘膜、导电膜等的薄膜的全部或一部分。其主要方法，采用先向基板上涂敷液体材料形成涂敷膜，再对该涂敷膜进行热处理的办法，形成所希望的薄膜。所以可以用低价格的装置用低价格制造薄膜晶体管。

Description

薄膜晶体管的制造方法
技术领域
本发明涉及在液晶显示装置、发光型的显示装置和LSI等中使用的薄膜晶体管的制造方法，说得更详细点，涉及采用用液体材料形成构成薄膜晶体管的薄膜的办法，制造薄膜晶体管的方法。
背景技术
通常，薄膜晶体管用半导体膜、绝缘膜、导电膜等的薄膜构成。在用于液晶显示装置等中的薄膜晶体管外部还使用透明导电膜。若对薄膜从功能方面进行分类，则在绝缘膜中有栅极绝缘膜和层间绝缘膜，在导电膜中有栅极电极、源极·漏极电极、象素电极和作为布线使用的绝缘膜。在这些薄膜的形成中，以往，主要使用CVD(Chemical VaporDeposition，化学气相淀积)法或溅射法。
作为半导体膜，主要使用无定形硅漠(或非晶硅膜)或多晶硅膜(polysilicon膜)的硅膜。以往，作为硅膜的形成方法，利用使用甲硅烷气体或乙硅烷气体的热CVD法或等离子体CVD、光CVD等，一般地说多晶硅使用热CVD(参看J.Vac.Sci.Technology.，14卷1082页(1997))，而无定形硅则广为使用等离子体CVD(参看Solid StateCom.，17卷1193页(1975))。
但是，在使用这些CVD方法的硅膜的形成中，在工艺方面在以下的各点上还有待于进一步改良。①由于使用气相反应，由于在气相中将产生硅粒子，故归因于装置的污染或异物的发生而将使生产成品率低。②由于原料是气体状态，故在表面上有凹凸的基板上难于得到均一膜厚。③由于需要基板加热工序以及膜的形成速度慢，故生产性低。④在等离子体CVD法的情况下，需要复杂且昂贵的高频产生装置或真空装置。
此外，在材料方面来说，由于使用有毒、反应性高的气体状态的氢化硅不仅在操作上存在着难点，而且由于是气体状态还需要密闭状的真空装置，在排气处理方面需要除害装置。一般地说，这些装置不仅规模大且装置本身昂贵，而且由于真空系统和等离子体系统要消费巨大的能量，故与产品的高价格连在一起。
近些年来，人们提出了涂敷液体状的氢化硅的方法而不使用真空系统的方法。特开平1-29661号公报中，虽然公开了使气体状的原料液体化后吸附到冷却后的基板上边，与化学性能活泼的原子状的氢进行反应以形成硅系的薄膜的方法，但是，还存在着以下那样的问题。①由于要连续地进行使原料的氢化硅气化和冷却，故不仅必须要有复杂的装置，膜厚的控制也是困难的。
此外，在特开平7-267621号公报中，虽然公开了把低分子量的液体状的氢化硅涂敷到基板上的方法，但是该方法由于系统不稳定，故在操作方面存在着难点的同时，在应用于大面积基板上的情况下，要得到均一膜厚是困难的。
另一方面，在英国专利GB-2077710A中虽然报告了固体状的氢化硅聚合物的例子，但是由于不溶解于溶剂，故不可能用涂敷法形成薄膜。
此外，上述硅半导体膜，通常掺有周期表的第3族元素或第5族元素，故可以作为正型或负型的半导体使用。这些掺杂通常形成了硅膜之后，用热扩散或离子注入法进行。热扩散法基本上是高温工艺(需要800℃以上)，可以使用的基板材料受到限制。特别是对于可以在液晶显示装置中使用的玻璃基板不能使用该方法。离子注入法尽管具有可以精确地控制杂质量、可以控制在硅膜中的深度方向上的杂质的分布的特征，但是却存在着使用真空装置、装置是大型的、且重量大价格昂贵等的问题。
人们历来也使用在通常的非掺杂硅膜的形成中使用的CVD法来形成掺进杂质的掺杂硅膜的方法。但是，该方法总是具有CVD法所具有的特征和课题。
在薄膜晶体管中使用的栅极绝缘膜或层间绝缘膜的形成中，也主要利用与前边所说的硅膜的形成同样的热CVD法或等离子体CVD法。用SOG形成的绝缘膜或有机绝缘膜，以进行平坦化为目的虽然屡屡使用，但是几乎不能单独使用，而是与用CVD法形成的膜一起使用。
在薄膜晶体管中使用的栅极电极或源极、漏极等的电极用导电膜、布线用导电膜、作为象素电极使用的透明导电膜的形成，广为使用溅射法。
前边所说的CVD法具有以下4个特征，这些特征在绝缘膜形成中与硅膜的形成是一样的。①由于使用气相反应，在气相中将产生硅粒子，故归因于装置的污染或异物的发生而将使生产成品率降低。②由于原料是气体状态，故在表面上有凹凸的基板上难于得到均一膜厚。③由于需要基板加热工序以及膜的形成速度慢，故生产性低。④在等离子体CVD法的情况下，需要复杂且昂贵的高频产生装置或真空装置。
在主要由金属构成的导电膜和透明导电膜的形成中使用的溅射法，也需要真空装置，除真空泵外，还需要靶材料、溅射器用的电源和基板加热装置等。溅射法与CVD法比较起来使用有毒或可燃性气体的时候虽然少，但是，除作为成膜对象的基板之外，在放置基板的反应室的内壁上也将成膜，附着在内壁上的成膜物质剥落后将变成为成膜中所产生的异物，将成为成品率降低主要原因，这一点与CVD法是一样的。此外，在溅射法中也存在着CVD法共同的课题：在基板表面的凹凸部分处的膜厚的不均一性、生产性低和由于需要真空装置而使装置规模大造价高等。
因此，在现有的用CVD法或溅射法形成薄膜的方法中，存在着生产性低、缺陷多成品率不好、在表面的凹凸部分处膜厚不均一，在布线图形中在台阶部分处进行断线等的共同的课题。这些课题将变成为使所要制造的薄膜晶体管的价格升高的课题。在CVD法或溅射法中的这些课题要归因于这些成膜方法本质上所具有的特征：使用真空装置、需要对基板加热、需要等离子体等的电源、在基板以外的装置内壁等的不需要的部分上也成膜，且该膜的剥落将变成为异物缺陷的原因等等。此外，这些本质上的特征，由于装置将变成为大规模的装置因此还具有装置的价格昂贵、装置的运行费用高的课题。
此外，在现有的向硅膜导入杂质的方法中，在用CVD进行导入的情况下，具有与上述课题完全相同的课题。在用离子注入法进行导入的情况下，则具有运行费用高的课题。这些课题，结果将变成为用现有的方法制造的薄膜晶体管的造价高。
发明的公开
本发明，提出了用与现有的成膜法本质上不同的新的方法制造薄膜晶体管的方案，目的是解决现有的成膜方法本质上内在的上述课题，用小型而便宜的装置，可以生产性高、缺陷少、成品率高、在台阶部分处不会发生断线地用低价格形成薄膜、与现有技术比较可以用压倒性的低造价制造薄膜晶体管。
为了实现上述目的，本发明，用使用液体材料的方法来形成构成薄膜晶体管的硅膜、绝缘膜、导电膜等的各种薄膜的全部或大部分的薄膜。此外，对于在薄膜晶体管的制造中所必须的向硅膜中导入杂质和杂质量的控制来说，也以利用液体材料进行硅膜的薄膜形成这种手段来实现。用液体材料形成薄膜的主要方法，是采用先把液体材料涂敷到基板上形成涂敷膜，再对该涂敷膜进行热处理的办法形成所要求的薄膜。
本发明的第1方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜及导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：上述杂质浓度受控的硅膜由非掺杂硅膜和掺杂硅膜构成，上述非掺杂硅膜的形成由向基板上涂敷含有硅原子的液体材料形成涂敷膜的工序、和其次使该涂敷膜变成为非掺杂硅膜的热处理工序构成，上述掺杂硅膜的形成由把含有硅原子和硼或磷的液体材料涂敷到基板上形成涂敷膜的工序、和其次使该涂敷膜变成为掺杂硅膜的热处理工序构成。
此外，在上述构成中，其特征是：理想的是，上述非掺杂硅膜形成沟道区，上述掺杂硅膜形成源·漏区。此外，其特征是上述掺杂硅膜形成电极或布线。
本发明的第2方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是含有：为了得到包括所希望的杂质浓度在内的上述杂质浓度受控的硅膜，把含有硅原子的液体材料、含有硅原子和杂质的液体材料的混合液涂敷到基板上形成涂敷膜的工序；其次使该涂敷膜变成为杂质浓度受控的硅膜的热处理工序。
此外，在上述构成中，其特征是：包括上述所希望的杂质浓度在内的上述杂质浓度受控的硅膜，形成沟道区。
本发明的第3方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：上述杂质浓度受控的硅膜，由非掺杂硅膜和掺杂硅膜的叠层膜构成，上述非掺杂硅膜的形成由向基板上涂敷含有硅原子的液体材料形成涂敷膜的工序、和其次使该涂敷膜变成为非掺杂硅膜的热处理工序构成，上述掺杂硅膜的形成由把含有硅原子和杂质的液体材料涂敷到基板上形成涂敷膜的工序、和其次使该涂敷膜变成为掺杂硅膜的热处理工序构成。
此外，在上述构成中，其特征是：理想的是，由上述非掺杂硅膜和掺杂硅膜的叠层膜构成的杂质浓度受控的硅膜形成沟道区。
本发明的第4方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：包括下述工序：向绝缘基板或绝缘膜上边涂敷含有硅原子的液体材料或含有硅原子和杂质的液体材料形成涂敷膜的工序；使该涂敷膜变成为杂质浓度受控的硅膜的热处理工序；使该硅膜图形化以形成将成为源、漏和沟道的岛状区域的工序；形成栅极绝缘膜的工序；形成栅极电极的工序；以上述栅极电极为掩模，除去源、漏区上边的栅极绝缘膜使将成为源、漏区的硅膜露出来的工序；向已露出来的源·漏区上边涂敷含有硅原子和杂质的液体材料形成涂敷膜的工序；对该涂敷膜进行热处理形成掺杂硅膜的第1热处理工序；使该掺杂硅膜中的杂质向下层的硅膜中扩散的第2热处理工序；使上述掺杂硅膜图形化形成与上述源·漏区上边的一部分进行重叠的图形的工序；形成层间绝缘膜的工序；在层间绝缘膜上形成接触孔的开口的工序；形成电极的工序。
本发明的第5方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：包括下述工序：向绝缘基板或绝缘膜上边涂敷含有硅原子和杂质的液体材料形成涂敷膜的工序；对该涂敷膜进行热处理作为掺杂硅膜形成源、漏区的工序；向基板上涂敷含有硅原子的液体材料或含有硅原子和杂质的液体材料形成涂敷膜的工序；使该涂敷膜变成为杂质浓度受控的硅膜的热处理工序；使该杂质浓度受控的硅膜图形化以形成含有与上述源、漏区连接的沟道区的岛状区域的工序；形成栅极绝缘膜的工序；形成栅极电极的工序；形成层间绝缘膜的工序；在层间绝缘膜上形成接触孔的开口的工序；形成电极的工序。
本发明的第6方面的构成是薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：包括下述工序：在绝缘基板或绝缘膜上边，形成栅极电极的工序；形成栅极绝缘膜的工序；向基板上涂敷含有硅原子的液体材料或含有硅原子和杂质的液体材料形成涂敷膜的工序；使该涂敷膜变成为杂质浓度受控的硅膜的热处理工序；涂敷含有硅原子和杂质的液体材料形成涂敷膜的工序；对该涂敷膜进行热处理作为杂质掺杂硅膜形成源、漏区的工序；形成电极的工序。
本发明的第7方面的薄膜晶体管的制造方法，其特征是：在上述第1到第6方面的任何一种构成中，向基板上涂敷上述液体材料形成涂敷膜，其次对该涂敷膜进行热处理形成杂质浓度受控的硅膜的上述热处理工序，由从上述涂敷膜上除去溶剂的第1热处理工序和其次形成杂质浓度受控的硅膜的第2热处理工序构成。
本发明的第8方面，其特征是：在在上述第1到第6方面的任何一种构成中，形成上述杂质浓度受控的硅膜的上述热处理工序，由从上述涂敷膜上除去溶剂的第1热处理工序、其次形成杂质浓度受控的硅膜的第2热处理工序和其次使该杂质浓度受控的硅膜结晶化的第3热处理工序工序构成。
在上述构成中，理想的是，上述第1热处理工序的特征是包含除去溶剂的干燥工序和在该涂敷膜内进行热分解和/或光分解的工序。此外，上述光分解工序的特征是：优选向上述涂敷膜照射波长在170nm以上380nm以下的光。此外，在一个理想的方案中，其特征是：上述第2或第3热处理工序是用灯泡退火或激光退火实施的热处理。此外，在一个理想的方案中，其特征是：上述第1、第2、第3热处理工序，在氧浓度受控的气氛中进行处理使得在经该热处理工序形成的杂质浓度受控的硅膜中含有的氧原子在100ppm以下。
本发明的第9方面的薄膜晶体管的制造方法，在上述结构中，其特征在于，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：上述绝缘膜的形成工序，含向基板上涂敷聚硅氮烷(polysilazane)的工序、和其次借助于热处理使所涂敷的聚硅氮烷变成为SiO2膜的工序。
本发明的第10方面的薄膜晶体管的制造方法，在上述的构成中，其特征在于，导电膜的形成工序含，向基板上涂敷含有金属的液体材料形成涂敷膜的工序、和其次借助于热处理使该涂敷膜变成为导电膜的工序、和其次使该导电膜图形化的工序。
本发明的第11方法的薄膜晶体管的制造方法，在上述构成中，上述导电膜的形成工序，其特征是：含借助于电镀法在基板上形成导电膜的工序、和其次使该导电膜图形化的工序。
本发明的第12方面的薄膜晶体管的制造方法，在上述构成中，其特征是：上述导电膜的形成工序或透明导电膜的形成工序，由向基板上涂敷含有铟和锡的有机化合物形成涂敷膜的工序、和使涂敷膜变成为ITO膜的热处理工序构成。
本发明的第13方面的薄膜晶体管的制造方法，在上边所说的构成中，其特征是：用来形成上述杂质浓度受控的硅膜的液体材料，是含有具有用通式SinXm(其中n表示5以上的整数，m表示n或2n-2或2n的整数，X表示氢原子和/或卤素原子)表示的环系硅化合物的溶液。此外，优选具有用上述通式SinXm表示的环系的硅化合物是n在5以上20以下。
本发明的第14方面的薄膜晶体管的制造方法，其特征是：用来形成上述杂质浓度受控的硅膜的液体材料，是含有具有用通式SiaXbYc(其中X表示氢原子和/或卤素原子，Y表示硼原子或磷原子，a表示3以上的整数，b表示a以上2a+c+2以下的整数，c表示1以上a以下的整数，)表示的硅化合物的溶液。此外，优选在上述硅化合物中，a+c在5以上20以下。
在上述第13或第14方面的构成中，含有上述硅化合物的溶液，其溶质浓度为1～80重量％是理想的。此外，上述溶液的黏度理想的是1～100mPa·s。此外，上述溶液，理想的是含有在室温下的蒸汽压为0.001～100mmHg的溶剂。再有，上述溶液理想的是由烃系溶剂构成。
本发明的第15方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：上述各个薄膜的全部薄膜或大部分的薄膜以采用液体材料的方法形成，而且，在该薄膜的形成中，用不使用真空装置的方法形成。
本发明的第16方面的薄膜晶体管的制造方法，在至少具有杂质浓度受控的硅膜和绝缘膜和导电膜的各种薄膜的薄膜晶体管的制造方法中，其特征是：上述薄膜晶体管具有透明导电膜，上述各个薄膜的全部薄膜或大部分的薄膜是以采用液体材料的方法形成，且在该薄膜的形成中，用不使用真空装置的方法形成。
本发明的第17方面的薄膜晶体管的制造方法，在上述第15或第16方面的构成中，其特征是：在用上述液体材料形成的各个薄膜的形成方法中，向基板上涂敷该液体材料形成涂敷膜的方法，是辊涂法、幕式淋涂法、浸涂法、喷涂法、喷墨法的任何一种方法或上述任何一种与旋转涂敷法的组合方法。
附图的简单说明
图1示出了用现有的CVD法进行的薄膜形成的工序。
图2示出了使用本发明的液体材料的薄膜形成工序。
图3模式性地示出了用旋转涂敷法进行的涂敷膜的形成。
图4模式性地示出了把喷墨法与旋转涂敷法组合起来形成涂敷膜的方法。
图5的剖面图示出了本发明的实施例的平面型薄膜晶体管的制造工序。
图6的剖面图示出了本发明的实施例的交差(stagger)型薄膜晶体管的制造工序。
图7的剖面图示出了本发明的实施例的反交差型薄膜晶体管的制造工序。
实施发明的最佳方案
在构成薄膜晶体管的薄膜中，有硅膜、绝缘膜、导电膜，在在液晶显示装置中使用的薄膜晶体管中，还把透明导电膜作为薄膜来使用。在现有技术中，这些薄膜主要用CVD装置或溅射装置形成。现有的用CVD法或溅射法形成薄膜的方法，存在着生产性低、缺陷多成品率不好、在表面的凹凸部分处膜厚不均一，在布线图形中在台阶部分处产生断线等的课题。这些课题，结果将变成为用上述方法制造的薄膜晶体管的价格上涨的课题。在CVD法或溅射法中的这些课题，要归因于这些成膜方法本质上所具有的特征：使用真空装置、需要对基板加热、需要用来产生等离子体等的电源、在基板以外的装置内壁等的不需要的部分上也成膜，且该膜的剥落将变成为异物缺陷的根由等等。此外，这些本质上的特征，由于装置将变成为大规模的装置从而还具有装置的价格昂贵、装置的运行费用高的课题。
图1示出了用现有的一般性的CVD法成膜的标准的工序。放置在CVD装置中的基板，在移动到负载密闭室(load-lock chamber)中之后抽真空，其次在移动到加热室内之后进行加热，其次再移动到工艺处理室内进行成膜。在工艺处理室内，有用来维持基板温度的加热机构，可以进行成膜所必须的工艺处理气体的导入，在压力稳定下来之后，加上高频使已导入进来的气体等离子体化进行成膜。在成膜之后，清除残余的工艺处理气体，把基板移动到负载密闭室，弯曲(bent)后取出到大气中。由于在CVD法中使用的工艺处理气体中多为具有毒性和可燃性的气体，故从安全管理方面考虑在CVD装置中也必须具有这些气体的漏泄探测器和用来使外排气体无害化的除害装置。此外，在上述清除工序中，必须充分清除掉具有毒性和可燃性的气体，故完成成膜工序需要花时间。
在溅射法中，也可以经与图1所示的CVD法大体上同样的处理工序进行成膜。与CVD法的不同之处在于：所使用的气体主要是Ar等的惰性气体不大使用有毒和具有可燃性的气体，在溅射用的等离子体电源中大多使用DC电源而不使用高频电源。这些差异，从形成薄膜的工序或装置构成的全体性地比较来看差异很小，在装置规模大、生产性低等这些方面，溅射法也具有与CVD法同样的课题。
对此，在本发明中，用液体材料形成上述薄膜。其主要的方法是，由在基板上边液体材料的涂敷膜的形成工序和用来使该涂敷膜变成为所希望的功能膜的热处理工序构成。在涂敷膜的形成中，有旋转涂敷法、辊涂法、幕式淋涂法、浸涂法、喷涂法和喷墨法等等，在这些方法中使用的涂敷装置的基本构成，由于是保持基板的载物台或保持器和为了在该基板上边涂敷液体的机构，故该涂敷机构的构成是极其简单的。在用来使涂敷膜变成为功能膜的热处理工序和/或光照射工序中使用的装置中，有烘箱、烤炉、退火炉等的热处理装置或以卤素灯泡或UV灯泡等为光源的光照射装置，而且这些装置由于没有真空系统故构造也是简单的。
图2示出了在本发明中使用的作为形成薄膜的基本方法的用液体材料形成薄膜的方法。如图2所示该方法由涂敷膜形成和薄膜形成这2个工序构成。涂敷膜形成工序和薄膜形成工序，虽然取决于所使用的液体材料有时候必须进行气氛控制，但基本上可以在大气压下进行。若与用图1所示的现有的CVD法或溅射法实施的成膜工序比较，理应可以理解本发明的薄膜形成方法工序是如何地短。此外，例如，使用旋涂法的涂敷膜的形成装置，如图3所示，只要有可以旋转的载物台301和向放置在其上边的基板302上边滴下液体材料303的机构就可以。旋涂法以外的辊涂法、幕式淋涂法、浸涂法、喷涂法、喷墨法等的涂敷膜形成装置，装置的基本构成也与旋涂法是一样的，与CVD装置或溅射装置比较起来是非常简单的。此外图2的热处理装置，基本构成也由放置基板的载物台或保持器与加热机构构成，不需要真空装置。因此，与现有的CVD装置或溅射装置比较起来，理应明白在本发明中使用的装置是小型且便宜的装置，而且具有大的生产能力。
此外，还必须向构成薄膜晶体管的活性层的硅膜中导入决定导电类型的杂质，该杂质的浓度必须根据薄膜晶体管的电学特性严格地进行控制。以往，杂质导入一直使用离子注入法，但如果采用本发明的用液体材料形成杂质浓度受控的硅膜的方法，则不再需要昂贵且大型的离子注入装置。
在本发明的薄膜晶体管的制造方法中，采用向基板上涂敷液体材料的工序。图3所示的旋转涂敷法，滴到基板上的液体材料的大部分都因基板的旋转而飞散，可以在实际涂敷膜的形成中利用的是很少的一部分。为了解决该问题，在本发明中，用喷墨法与旋转涂敷法的组合或用喷墨法来形成涂敷膜。
图4示出了使喷墨法与旋转涂敷法组合起来形成涂敷膜的方法。在图4(a)中，在可以旋转的载物台401上边放置基板402，从喷墨头403喷吐出来的液体材料404在基板上边形成微小的液滴405。其次，如图4(b)所示，当载物台401借助于旋转轴406进行旋转时，就可以形成涂敷膜407。虽然在旋转涂敷法中材料的利用效率顶多也就是百分之几那种程度，但由于采用图4所示的方法，则材料的利用效率可以提高到百分之几十。另外，在单独使用喷墨法，仅仅在必要的区域上形成涂敷膜的方法中，材料的利用效率也可以提高到90％以上。
本发明，是解决现有的成膜方法本质上内在的上述课题的发明，可以用小型且便宜的装置，生产性高、缺陷少、成品率高、台阶部分的被覆性好、低价格地形成薄膜，因此，可以提供用低价格制造薄膜晶体管的方法。
本发明的薄膜晶体管的制造方法，构成薄膜晶体管的杂质浓度受控的硅膜、绝缘膜和导电膜的各种薄膜的全部或一部分的薄膜是用液体材料形成。虽然上述各种薄膜的基本的形成工序，由向基板上涂敷液体材料形成涂敷膜的工序和其次借助于热处理使该涂敷膜变成为薄膜的工序构成，但也包括由通过把基板浸泡到液体材料中，在基板表面上形成所希望的薄膜的工序构成的方法。
本发明的杂质浓度受控的硅膜的形成中，使用含有硅化合物的溶液。上述硅化合物，是具有用通式SinXm(其中n表示5以上的整数，m表示n或2n-2或2n的整数，X表示氢原子和/或卤素原子)表示的环系硅化合物。此外，特别是作为用上述通式SinXm表示的硅化合物，理想的是n在5以上20以下，更为理想的是n为5或6的硅化合物。在n小于5的情况下，由于硅化合物本身的环构造引起的变形而变为不稳定，故难于进行操作，此外在n大于20的情况下，起因于硅化合物的凝聚力，溶液中的溶解性降低，实际上可以使用的溶剂的选择性变窄。
作为上述通式的硅化合物的具体例子，可以举出的有，作为具有一个环系的硅化合物是环戊硅烷、甲硅烷基环戊硅烷、环己硅烷、甲硅烷基环己硅烷、环庚硅烷，作为具有2个环系的硅化合物，具体地可以举出1，1’-双环丁硅烷、1，1’-双环戊硅烷、1，1’-双环己硅烷、1，1’-双环庚硅烷、1，1′-环四甲硅烷基环戊硅烷、1，1′-环四甲硅烷基环己硅烷、1，1′-环四甲硅烷基环庚硅烷、1，1′-环五甲硅烷基环己硅烷、1，1′-环五甲硅烷基环庚硅烷、1，1′-环六甲硅烷基环庚硅烷、螺[2，2]戊硅烷、螺[3，3]庚硅烷、螺[3，3]壬硅烷、螺[4，5]癸硅烷、螺[4，6]十一硅烷、螺[5，5]十一硅烷、螺[5，6]十二硅烷和螺[6，6]十三硅烷。
此外，作为多环系的硅化合物可以举出下述式的化合物1～化合物5的氢化硅化合物。
Figure C0080043700161
  
Figure C0080043700162
  
Figure C0080043700163
化合物1             化合物2          化合物3
Figure C0080043700164
  
Figure C0080043700165
化合物4             化合物5
此外，除这些氢化硅化合物外还可以举出它们的骨架上的氢原子部分地置换成SiH3基或卤素原子的硅化合物。这些也可以2种以上混合起来使用。在这些当中，从对溶剂的溶解性的观点来看特别理想的是1，1；-双环戊硅烷、1，1’-双环己硅烷、螺[4，4]壬硅烷、螺[4，5]癸硅烷、螺[5，5]十一硅烷、螺[5，6]十二硅烷和在它们的骨架中有SiH3基的硅化合物。
此外，在本发明中的硅膜形成中使用的硅化合物，虽然使用以具有用上述通式SinXm表示的环系的硅化合物为必须成分的溶液，但是，在该溶液中也可以含有n-戊硅烷、n-己硅烷、n-庚硅烷等的硅化合物。
此外，在为形成本发明的杂质浓度受控的硅膜而使用的液体材料中所含有的硅化合物，含有用通式SiaXbYc(其中X表示氢原子和/或卤素原子，Y表示硼原子或磷原子，a表示3以上的整数，b表示a以上2a+c+2以下的整数，c表示1以上a以下的整数，)表示的改性硅烷化合物。式中的X是氢原子或氟原子、氯原子、溴原子、碘原子等的卤素原子，式中的Y表示硼原子或磷原子。在惰性气体气氛中或还原性气体气氛中进行热分解、光分解或再对它照射激光时，用硼原子或磷原子使改性硅烷化合物变换成改性的硅。此外，式中的a、b和c是下列关系成立的数字，a表示3以上的整数，b表示在a以上且在2a+c+2以下的整数，c表示在1以上且在a以下的整数。在a小于3的情况下，由于改性硅烷化合物是气体状态或液体状态故难于用涂敷法形成良好的改性硅烷膜。
特别要说明的是，作为上述通式SiaXbYc的硅化合物，a+c在5以上20以下是理想的，更为理想的是a+c为5或6。在n比5小的情况下，由于硅化合物本身的环构造引起的变形而变为不稳定，故难于进行操作，此外，在a+c大于20的情况下，起因于硅化合物的凝聚力则在溶液中的溶解性降低，实际上可以使用的溶剂的选择性变窄。
作为上述通式SiaXbYc的具体例子，可以举出下述通式的化合物6～化合物27的改性硅烷化合物。
Figure C0080043700181
其中，化合物8、9、10、18、19和20中的n表示0以上的整数，化合物26和27中的m表示2以上的整数。另外，在这些通式中，虽然仅仅举出了用硼形成的改性硅烷化合物，但是作为由磷形成的改性硅烷化合物，也可以举出具有与用硼形成的改性硅烷化合物同样的骨架的改性硅烷化合物。
在本发明中，既可以把上述改性硅烷化合物作为溶液中的硅化合物单独使用，也可以与未改性的上述硅烷化合物混合起来使用。改性硅烷化合物与未变形的硅烷化合物的混合比率，取决于改性硅烷化合物的硼或磷的改性元素的含有率而不同，相对于硅原子来说改性元素约为1ppb～25％左右。
作为为了形成本发明的杂质浓度受控的硅膜而使用的液体材料，使用的是把上述通式SinXm的硅化合物和/或上述通式SiaXbYc的改性硅化合物溶解于溶剂中的溶液。在本发明中，在上述溶液中使用的溶剂，通常使用在室温下的蒸汽压为0.001～200mmHg的溶剂。在蒸汽压比200mmHg还高的情况下，在用涂敷法形成涂敷膜的情况下，溶剂常常先蒸发掉，难于形成良好的涂敷膜。另一方面，在蒸汽压比0.001mmHg还低的溶剂的情况下，干燥变慢溶剂就易于残留在硅化合物的涂敷膜中，有时候在后工序的热和/或光处理之后也难于得到优质的硅膜和改性硅膜。
作为在本发明中使用的溶剂，只要是溶解硅化合物且不与溶剂进行反应的都可以，没有特别的限定，作为具体例子，除正己烷、正庚烷、正辛烷、正癸烷、二环戊烷、苯、甲苯、二甲苯、杜烯、茚、四氢化萘、十氢化萘、鲨烯等的烃系溶剂之外，还可以举出二丙醚、乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二乙二醇二甲醚、二乙二醇二乙醚、二乙二醇甲基乙基醚、四氢呋喃、四氢吡喃、1，2二甲氧基乙烷、双(2-甲氧基乙基)醚、p-二噁烷等醚系溶剂，还可举出碳酸亚酯、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、乙腈、二甲亚砜、三氯甲烷等的极性溶剂。在这些之内，从与硅化合物和改性硅化合物之间的溶解性及该溶液的安全性这一点考虑，理想的是烃系溶剂、醚系溶剂，作为更为理想的溶剂，可以举出烃系溶剂。这些溶剂，单独使用或作成为2种以上的混合物使用都行。特别是烃系溶剂，从可以提高硅化合物的溶解性、抑制后叙的热处理或光处理时的硅化合物的残留的观点来看是合适的。
在本发明的杂质浓度受控的硅膜的形成中，不是象通常进行的CVD法那样地供给气体，而是在把如上所述的硅化合物溶解了的溶液涂敷到基板上之后，使溶剂干燥形成硅化合物的薄膜，再使该硅化合物的薄膜进行热分解和/或光分解变换成金属硅膜，或在热分解和/或光分解之后再借助于激光处理变换成多晶硅膜。此外，特别是在使用改性硅化合物的情况下，对于借助于硼原子或磷原子改性的硅膜无须用真空系统离子注入则可以形成p型或n型的硅膜。
作为含有硅化合物的溶液的涂敷方法，可以使用旋转涂敷法、辊涂法、幕式淋涂法、浸涂法、喷涂法和喷墨法等方法。涂敷通常可以在室温以上的温度下进行。在室温以下的温度下，硅化合物的溶解性降低，有时候还会析出一部分来。此外在进行涂敷的情况下的气氛，理想的是在已排除了氧的氮气、氦气、氩气等的惰性气体中进行。更为理想的是根据需要混入了氢等的还原性气体的气氛。在使用旋转涂敷法的情况下的旋转器的旋转次数虽然由要形成的薄膜的厚度、涂敷溶液组成决定，但是一般地说使用100～5000rpm，理想的是使用300～3000rpm。在进行了涂敷之后进行加热处理以除去溶剂。加热温度虽然因所使用的溶剂的种类、沸点(蒸汽压)而异，但通常为100℃～200℃。气氛，与上述涂敷工序一样，理想的是在已排除了氧的氮气、氦气、氩气等的惰性气体中进行。
在本发明中，借助于热和/或光处理使含有上述硅化合物的涂敷膜变成为硅膜。在本发明中得到的硅膜虽然是无定形状态或多晶状态，但在热处理的情况下，在一般所到达的温度约为550℃以下的温度下可以得到无定形状态，在比这更高的温度下可以得到多晶状态的硅膜。在想要得到无定形状态的硅膜的情况下，理想的是在300℃～550℃，更为理想的是在350℃～500℃下进行热处理。在到达温度为不足300℃的情况下，不能充分地进行硅化合物的热分解，有时候不能形成足够的厚度的硅膜。在进行上述热处理的情况下的气氛，理想的是在已排除了氧的氮气、氦气、氩气等的惰性气体，或已混入了氢等的还原性气体的气氛。在想得到多晶状态的硅膜的情况下，可以向用上述方法得到的无定形状态的硅膜照射激光使之变换成多晶硅膜。在照射上述激光时的气氛，理想的是氮气、氦气、氩气等的惰性气体，或向这些惰性气体中混入了氢等的还原性气体的气体等的不含氧的气氛。
另一方面，对于光处理来说，对于硅化合物溶液的涂敷膜，在除去其溶剂之前和/或除去溶剂后，可以在除去氧的惰性气体中进行。可溶于溶剂的硅化合物借助于用该光处理进行的反应，不仅变成为溶剂不溶性强韧的涂敷膜，而且采用在光处理后，或与之同时进行热处理的办法，还可以变成光学上电学特性优良的硅膜。
在本发明中，作为在使硅化合物变换成硅膜时的光处理中使用的光源，除去低压或高压水银灯、重氢灯、弧光灯或氩、氪、氙等的稀有气体的放电光之外，还可以把YAG激光器、氩气激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等的准分子激光器等作为光源使用。这些光源，一般地说可以使用10～5000W的功率的光源，但是通常100～1000W就足够了。这些光源的波长，只要是能多少吸收一点硅化合物的波长即可，没有特别的限定，但是通常是170nm～600nm，特别是从吸收效率这点上来看，特别理想的是在波长170nm～380nm的范围内具有足够的强度的光源。此外，从向多晶硅膜进行变换的变换效率这一点上来看特别理想的是使用激光。这些的光处理时的温度通常为室温～500℃，可以根据所要得到的硅膜的半导体特性适当地进行选择。
本发明的上述硅化合物溶液的浓度为1～80重量％左右，可以根据所希望的硅膜厚度进行调整。当超过80重量％时，就易于析出，因而得不到均一的涂敷膜。
这些溶液，在不损害目的功能的范围内，可以根据需要微量添加氟系、聚硅氧烷系、非离子系等的表面张力调节剂。该非离子系表面张力调节剂，使得溶液对于涂敷对象的沾润性良好化，改善已涂敷上的膜的自动调平性，对于防止涂敷膜的疙疙瘩瘩的发生、和粗糙表面的发生等是有好处的。
作为这样的非离子性表面活性剂，可以举出具有氟代烷基或全氟烷基的氟系表面活性剂，或具有烷氧基的聚醚烷基系表面活性剂。作为上述氟系表面活性剂，可以举出C9F19CONHC12H25、C8F17SO2NH-(C2H4O)6H、C9F17O(Pullronick L-35)C9F17、C9F17O(Pullronick P-84)C9F17、和C9F17O(Tetronic-704)(C9F17)2等。(其中，Pullronick L-35：旭电化工业(株)生产，是聚氧丙烯-氧乙烯嵌段共聚物，平均分子量为1900，Pullronick P-84：旭电化工业(株)生产，是聚氧丙烯-聚氧乙烯嵌段共聚物，平均分子量为4200，Tetronic-704：旭电化工业(株)生产，是N，N，N’，N’-四(聚氧丙烯-聚氧乙烯)嵌段共聚物，平均分子量为5000)。
作为这些氟系表面活性剂的具体例子，可以举出F-TOPEF301、F-TOPEF303和F-TOPEF352(新秋田化成(株)生产)，Megafax F171、Megafax F173(大日本墨水(株)生产)，Ashai Guard AG710(旭硝子(株)生产)，Florode FC170C、FlorodeFC430、FlorodeFC431(住友3M(株)生产)，Surflon S382、SurflonSC101、SurflonSC102、SurflonSC103、SurflonSC104、SurflonSC105和Surflon SC106(旭硝子(株)生产)，BM-1000、BM1100(B.M-Chemie公司生产)，Schsego-Fluor(Schwegmann公司生产)等。
此外，作为聚醚烷基系界面活性剂，可以举出聚氧乙烯烷基醚、聚氧乙烯烯丙基醚、聚氧乙烯烷基酚醚、聚氧乙烯脂肪酸酯、山梨糖醇酐脂肪酸酯、聚氧乙烯、氧化乙烯-氧化丙烯嵌段聚合物等。
作为这些聚醚烷基系表面活性剂的具体例子，可以举出Emargen105、Emargen 430、Emargen 810和Emargan 920、Leodol SP-40S和Leodol TW-L120，Emanol 3199和4110，Exel P-40S，Bridge 30、Bridge52、Bridge 72和Bridge 92，Arassel 20，Emasol 320，Tween 20和Tween 60，Marge 45(都由(株)花王生产)，Nonipol 55(三洋化成(株)生产)等。作为除上述之外的非离子性表面活性剂，例如，有聚氧乙烯脂肪酸酯、聚氧乙烯山梨糖醇脂肪酸酯、聚氧化烯烃嵌共聚物等，具体地说可以举出Chemistatt 2500(三洋化成工业(株)生产)，SN-EX9228(Sun-nobuko(株)生产)，Nonal 530(东邦化学工业(株)生产)等。该非离子性界面活性剂的使用量，相对于(a)+(b)成分100重量份，理想的是0.01～10重量份，特别理想的是0.1～5重量份。若不足0.01重量份，则不能发挥非离子性表面活性剂的效果，若超过了10重量份则得到的组合物易于发泡的同时，有时候还产生热变色，是不能令人满意的。
这样地调制的硅化合物溶液的黏度，通常为1～100mPa·s的范围内，可以根据涂敷装置或目的涂敷膜膜厚适当地进行选择。若超过了100mPa·s，则难于得到均一的涂敷膜。
在本发明中，要尽可能地用使用液体材料的方法进行绝缘膜的形成。作为可以在绝缘膜的形成中使用的液体材料，有聚硅氮烷(polysilazane)或SOG和各种有机材料。有机材料中有聚酰亚胺或丙烯酸系的材料等各种材料，虽然作为左右薄膜晶体管的电学特性的栅极绝缘膜是不合适的，但可以用做层间绝缘膜或钝化用的绝缘膜。聚硅氮烷具有Si-N-Si结合，SOG具有Si-O-Si结合，在常温下两者都是液体，可以用旋转涂敷法、辊涂法、幕式淋涂法、浸涂法、喷涂法和喷墨法等方法在基板上边形成涂敷膜。涂敷膜的形成方法，可以根据绝缘膜的厚度或膜厚的均一性、基板的尺寸或形状等进行选择。此外，形成了涂敷膜后的热处理温度，一般地说越高则越可以得到优质的绝缘膜，但是应当考虑到所使用的基板的耐热性和半导体装置的工艺条件后在适当的温度下进行。在热处理温度限定为300到500℃左右这种比较低温的情况下，使用聚硅氮烷可以形成比使用SOG膜质更优良的绝缘膜。此外，也有采用把基板浸渍到液体材料中的办法，在基板表面上形成绝缘膜的方法。例如，就象在特开平5-259154中所公开的那样，也可以采用把基板浸渍到硅氢氟酸的水溶液中，并向该水溶液中添加硼酸的办法，在基板上边形成SiO2膜。另外，栅极绝缘膜由于其膜质或形成方法将大大地左右薄膜晶体管的电学特性，特别是在需要得到高性能的薄膜晶体管的情况下，也可以用现有的使用真空装置的成膜方法和借助于热氧化或等离子体氧化来形成。
在本发明中，要尽可能地以使用液体材料的方法形成导电膜。在使用液体材料的导电膜的形成中，有由借助于旋转涂敷法向基板上边涂敷液体材料形成涂敷膜的工序和对该涂敷膜进行热处理使之变成为导电膜的工序构成的方法，和把基板浸渍到液体材料中在基板表面上形成导电膜的方法。在上述使用涂敷膜的方法中使用的液体材料，可以使用使金属微粒子分散到有机溶液中的悬浊液或使含有金属的有机化合物溶于溶剂中的溶液。在悬浊液中人们熟知使用贵金属的微粒子的悬浊液，可以形成Au或Ag等的金属膜。含有金属的有机化合物溶液中，有含有Al、Cu等的溶液，用含有In和Sn的有机化合物可以形成是透明导电膜的ITO膜。此外，在用浸渍法实施的导电膜形成中，可以利用所谓的电镀法，可以形成Ni、Cu、Au等的金属膜。在导电膜的形成中，为了确保与下层的布线或电极或者薄膜晶体管的源·漏区之间的接触电阻，也可以用本身为现有的形成方法的溅射法，或把溅射法与上述使用液体材料的方法组合起来形成导电膜。
以下，对本发明的实施例进行说明。
(实施例1)
参看图5说明本发明的实施例1。图5沿着其工序示出了本发明的共平面型薄膜晶体管的制造方法。
在图5(a)中，在玻璃基板501上边，作为硅化合物，使用以苯为溶剂的环戊硅烷与环己硅烷的混合物的5％溶液，用旋转次数500rpm涂敷形成涂敷膜。其次，在进行100℃20分钟的热处理除去了涂敷膜的溶剂之后，再在400℃进行30分钟的热处理，使上述涂敷膜变成为金属状的硅膜。其次，用能密度250mJ/cm2进行激光退火，形成多晶硅膜。其次，用光刻法形成将成为源、漏和沟道区的岛状区域502。
上述将成为源、漏和沟道区的岛状区域，虽然用非掺杂硅膜形成，但是为了对薄膜晶体管的Vth进行控制，也可以作成为掺硼或掺磷的掺杂硅膜。为此，把本身为环戊硅烷与环己硅烷的混合物的硅化合物和磷改性硅烷化合物或硼改性硅烷化合物的化合物的混合物作成为涂敷膜。涂敷膜的热处理和激光退火在与前边所说大体上同样的条件下进行。掺杂硅膜的磷或硼浓度的控制，可以借助于上述硅化合物与改性硅烷化合物的混合比率进行调整。
作为上述掺杂硅膜的磷或硼的浓度控制方法，可以利用由上述硅化合物构成的涂敷膜与由磷或硼形成的改性硅烷化合物形成的涂敷膜的叠层膜。在形成了上述叠层膜之后，采用进行激光退火的办法，使掺杂硅膜中的杂质向非掺杂硅膜中扩散。杂质的浓度控制可以用上述涂敷膜的膜厚和激光退火的条件进行控制。
其次，如图5(b)所示，用液体材料形成栅极绝缘膜503。首先，用旋转次数2000rpm向基板上涂敷以二甲苯为溶剂的5％浓度的聚硅氮烷，形成膜厚约1200
Figure C0080043700251
的涂敷膜。其次对上升涂敷膜进行80℃30分钟的烘烤，除去溶剂，其次在350℃下进行60分钟的热处理，使之变成为SiO2膜，形成栅极绝缘膜503。上述350℃的热处理在含有氧的气氛中进行，但若在含有氧和水蒸汽的气氛中进行，则将提高栅极绝缘膜的电学特性或MOS表面特性，也将提高作为薄膜晶体管的可靠性。
其次，用液体材料形成栅极电极504。对于栅极电极虽然可以利用使用液体材料形成的掺杂硅膜或使用金属微粒子的悬浊液形成的金属膜或用电镀法形成的金属膜等，但在本实施例中，则使用用液体材料形成的ITO膜。首先，用含有铟和锡的有机化合物以二甲苯为溶剂的浓度8％的溶液，用旋转次数1500rpm向基板上边涂敷形成涂敷膜。其次借助于80℃的热处理除去溶剂，其次进行300℃的热处理形成厚度2000
Figure C0080043700261
的ITO膜。其次，用光刻法如图5(b)所示形成栅极电极504。另外在上述热处理中，在300℃进行了30分钟到60分钟左右的热处理之后，接着在含有氢的还原气氛中，使基板一直冷却到200℃，理想的是冷却到150℃为止之后，再取出到大气中，就可以进一步减小ITO膜的电阻。
其次，如图5(c)所示，以栅极电极为掩模除去栅极绝缘膜，使将成为源·漏区的硅膜505和506露出来。
其次，如图5(d)所示，用含有硅原子和磷原子或硼原子的液体材料形成掺杂硅膜507。该掺杂硅膜被形成为使得把上述露了出来的源·漏区505和506覆盖起来。在本实施例中，作为含有硅原子和硼或磷的液体材料是使用把磷改性硅化合物以甲苯为溶剂作成的溶液，将上述溶液旋转涂敷到基板上形成涂敷膜，借助于150℃的热处理除去溶剂，其次，借助于350℃的热处理使之变成为掺杂无定形状态硅膜，其次进行利用XeCl的激光退火。借助于上述激光退火，硅膜变成为多晶的同时，磷从掺杂硅膜507向下层的硅膜中扩散，作为n型多晶硅形成源·漏区505和506。
其次，如图5(e)所示，对n型多晶硅进行光刻形成源·漏区的一部分(508、509)。因此源·漏区虽然部分地变成为2层构造，但该2层构造要作成为使得至少在要形成用来进行源·漏区的电极引出的接触孔形成开口的位置上形成。其次，用聚硅氮烷形成层间绝缘膜510。首先向基板上边用旋转次数1000rpm涂敷浓度10％的溶液形成涂敷膜。其次进行80℃的烘烤除去作为溶剂的二甲苯，其次进行350℃的热处理形成膜厚约5000
Figure C0080043700262
的SiO2膜。上述350℃的热处理虽然在含有氧的气氛中进行，但若在含有氧和水蒸气的气氛中进行时，则可以进一步提高作为绝缘膜的电学特性或可靠性。
其次，在上述层间绝缘膜上形成了接触孔的开口后，如图5(f)所示，用液体材料形成源·漏用的电极511。作为可以在该电极的形成中使用的液体材料，可以使用使金属微粒子分散到有机溶剂中的悬浊液或使含有铟和锡的有机化合物溶到有机溶剂中的溶液。此外，也可以利用借助于无电解电镀形成的镍膜等的薄膜。在形成具有在液晶显示装置等中使用的透明电极的薄膜晶体管的情况下，该透明导电膜可以把含有铟和锡的有机化合物作为液体材料使用。在本实施例中，使用使粒径数十
Figure C0080043700271
的金微粒子分散到有机溶剂中的悬浊液。把该悬浊液涂敷到基板上边形成涂敷膜，其次进行200℃的热处理变成为导电膜。如图5(f)所示进行图形化形成电极511、511’。
(实施例2)
参看图6说明本发明的实施例2。图6沿着其工序示出了本发明的交差(stagger)型薄膜晶体管的制造方法。
在图6(a)中，601是玻璃基板，602和603是将成为源·漏区构成的掺入了杂质的掺杂硅膜。掺杂硅膜的形成中，使用磷改性硅烷化合物溶液。用旋转涂敷法把磷改性硅烷化合物溶液涂敷到基板上形成涂敷膜。其次，用80℃到150℃的热处理除去涂敷膜的溶剂后，再进行350℃30分钟的热处理，使之变成为无定形状态的掺杂硅膜。其次，用能密度300mJ/cm2进行激光退火，使掺杂硅膜多晶化。其次，用光刻法使之图形化形成源·漏区602和603。
其次，如图6(b)所示，形成将成为沟道区的硅膜604。首先，作为硅化合物使用以苯为溶剂的环戊硅烷与环己硅烷的混合物的5％溶液，用旋转次数500rpm涂敷形成涂敷膜。其次使温度从100℃慢慢地上升到350℃进行热处理除去涂敷膜的溶剂，同时使之变成为无定形状态的硅膜。然后，用能密度250mJ/cm2进行激光退火，使该硅膜多晶化。其次，如图6(b)所示，用光刻法形成将成为与源·漏区接触的沟道区的岛状区域604。
虽然上述沟道区是用非掺杂硅膜形成的，但是，为了控制薄膜晶体管的Vth也可以作成为掺杂磷或硼的掺杂硅膜。为此，用环戊硅烷与环己硅烷的混合物的硅化合物与磷改性硅烷化合物或硼改性硅烷化合物的混合物形成涂敷膜。涂敷膜的热处理和激光退火用大体上与上述同样的条件进行。掺杂硅膜的磷或硼浓度的控制，可以借助于上述硅化合物与改性硅烷的混合比率进行调整。
作为上述掺杂硅膜的林或硼的浓度控制的方法，可以使用用上述硅化合物形成的涂敷膜与用磷或硼改性硅烷化合物形成的涂敷膜的叠层膜。在形成了上述叠层膜之后，通过激光退火，使掺杂硅膜中的杂质向非掺杂硅膜中扩散。杂质的浓度控制不仅可以借助于上述改性硅烷中的磷或硼的浓度，还可以借助于上述叠层膜各自的膜厚或激光退火的条件进行控制。
其次，如图6(c)所示，用液体材料形成栅极绝缘膜605。首先，向基板上用旋转次数2000rpm涂敷5％浓度的聚硅氮烷，形成膜厚约1200
Figure C0080043700281
的涂敷膜。其次，对上述涂敷膜进行350℃30分钟的热处理，使之变成为SiO2膜，形成栅极绝缘膜605。
其次，如图6(d)所示，用液体材料形成栅极电极606。对于栅极电极中虽然可以利用用液体材料形成的掺杂硅膜或用金属微粒子的悬浊液形成的金属膜或者用电镀法形成的金属膜，但在本实施例中，使用用液体材料形成的ITO膜。首先，使用将含有铟和锡的有机化合物以二甲苯为溶剂制成的浓度为8％的溶液，用旋转次数1500rpm向基板上边涂敷形成涂敷膜。其次借助于80℃的热处理除去溶剂，其次进行300℃的热处理形成厚度2000
Figure C0080043700282
的ITO膜。其次，用光刻法如图6(d)所示形成栅极电极606。另外在上述热处理中，在300℃进行了30分钟到60分钟左右的热处理之后，接着在含有氢的还原气氛中，使基板一直冷却到200℃，理想的是冷却到150℃之后，再取出到大气中，就可以进一步减小ITO膜的电阻。
其次，如图6(e)所示，用液体材料形成层间绝缘膜607。首先，用旋转次数1000rpm向基板上边涂敷浓度10％的溶液形成涂敷膜。其次，进行80℃的烘烤除去作为溶剂的二甲苯，其次进行350℃的热处理，形成膜厚约5000的SiO2膜。上述350℃的热处理虽然在含有氧的气氛中进行时，但若在含有氧和水蒸气的气氛中进行，则可以进一步提高作为绝缘膜的电学特性或可靠性。
其次，如图6(f)所示，在上述层间绝缘膜607上形成了接触孔的开口后，用液体材料形成电极608、608’。作为可以在该电极的形成中使用的液体材料，可以使用使金属微粒子分散到有机溶剂中的悬浊液或使含有铟和锡的有机化合物溶到有机溶剂中的溶液。此外，也可以利用借助于无电解电镀形成的镍膜等的薄膜。在形成具有在液晶显示装置等中使用的透明电极的薄膜晶体管的情况下，该透明导电膜可以把含有铟和锡的有机化合物作为液体材料使用。
在本实施例中，用ITO膜形成电极。首先，使用以二甲苯作为溶剂将含有铟和锡的有机化合物作成浓度为8％的溶液，用旋转次数1500rpm向基板上边涂敷形成涂敷膜。其次借助于80℃的热处理除去溶剂，其次进行300℃的热处理，形成膜厚约2000
Figure C0080043700291
的ITO膜。其次，通过光刻形成如图6(f)所示的电极608。另外，在上述热处理中，在300℃进行了30分钟到60分钟左右的热处理之后，接着在含有氢的还原气氛中，使基板一直冷却到200℃，理想的是冷却到150℃左右之后，再取出到大气中时，就可以进一步减小ITO膜的电阻。此外，上述电极是透明电极，也可以作为在液晶显示装置中所必须的象素电极使用。
(实施例3)
参看图7说明本发明的实施例3。图7沿着其工序示出了本发明的反交差型薄膜晶体管的制造方法。
首先，如图7(a)所示，在玻璃基板701上边形成栅极电极702。在本实施例中，用无电解电镀法形成栅极电极。电镀液中使用无钠的镍电镀液在基板上边形成膜厚约4000
Figure C0080043700292
的镍膜。镍膜的成膜虽然可以采用把基板浸泡到电镀液中析出镍的办法进行，但作为其前处理工序有表面清洗或活化处理。在这些前工序处理中，通常使用含有钠的溶液，但在本发明中这些前工序处理也用无钠的溶液进行。镍膜的图形化用通常的光刻法进行。镍的刻蚀液用硝酸与冰醋酸的混合酸进行。
其次，如图7(b)所示，用液体材料形成栅极绝缘膜703。首先，用旋转次数2000rpm向基板上涂敷5％浓度的聚硅氮烷，形成膜厚约1200
Figure C0080043700293
的涂敷膜。其次在80℃下进行除去上述涂敷膜中的溶剂的热处理，其次再在350℃进行30分钟的热处理，变成为SiO2膜，作成栅极绝缘膜703。
其次，如图7(c)所示，用液体材料形成将成为沟道层的硅膜704。首先，将作为硅化合物的环戊硅烷与环己硅烷的混合物以苯为溶剂制成5％的溶液，用旋转次数500rpm涂敷形成涂敷膜。在借助于150℃的热处理除去溶剂，其次进行300℃30分钟的热处理变成为金属状的硅膜之后，用能密度250mJ/cm2进行激光退火，形成多晶硅膜。
在上述热处理工序和激光退火之后，在得到无定形硅膜的情况下，或者是使上述热处理温度变成为450℃以上不进行激光退火工序，或者是在激光能量低的条件下进行激光退火。但是，由于无定形硅膜的无定形化的程度或多晶状态的比率，或者硅作为有机化合物残存在硅膜中的比率等，依赖于上述热处理温度及其时间以及上述能密度和上述涂敷膜的膜厚，故为了得到所希望的无定形硅膜就有必要使这些条件最佳化。
其次，如图7(d)所示，用液体材料形成将成为沟道保护膜的绝缘膜705和将成为源·漏区的杂质掺杂的硅膜706和707。沟道保护膜与上述栅极电极一样，例如，可以用聚硅氮烷形成。将成为源·漏区的掺杂硅膜的形成，首先形成磷或硼改性硅烷化合物的涂敷膜。其次用80℃到150℃的热处理除去涂敷膜的溶剂，再进行350℃30分钟的热处理，使之变成为无定形状态的掺杂硅膜。其次用能密度300mJ/cm2进行激光退火，使掺杂硅膜多晶化。在上述激光退火时杂质从掺杂硅膜向下层的非掺杂硅膜中扩散。其次借助于光刻进行图形化形成源·漏区706和707。
其次，如图7(e)所示，用液体材料形成电极708。在本实施例中，用ITO膜形成该电极。首先，用以二甲苯为溶剂使含有铟和锡的有机化合物成为浓度为8％的溶液、用旋转次数1500rpm向基板上涂敷形成涂敷膜。其次，进行80℃的热处理除去溶剂，其次，进行300℃的热处理形成膜厚约2000的ITO膜。其次借助于光刻，形成如图7(e)所示那样的电极708和708’。另外，在上述热处理中，在在300℃进行了30分钟到60分钟左右的热处理之后，接着在含有氢的还原气氛中，使基板一直冷却到200℃，理想的是冷却到150℃左右之后，再取出到大气中，就可以进一步减小ITO膜的电阻。此外，上述电极是透明电极，也可以作为在液晶显示装置等装置中所必须的象素电极进行利用。
本发明中的薄膜晶体管的制造方法，用液体材料形成构成薄膜晶体管的硅膜、绝缘膜、导电膜的各种薄膜的全部或一部分的薄膜。其主要方法是：向基板上涂敷液体材料形成涂敷膜，对该涂敷膜进行热处理以形成所希望的薄膜。因此，可以解决现有的用CVD法或溅射法实施的成膜方法本质上内在的种种的课题，可以用小型且便宜的装置，生产性高、缺陷少、成品率高、台阶部分的被覆性好、且可以用低价格形成薄膜，因此可以用低价格制造薄膜晶体管。
此外，在本发明的薄膜晶体管的制造方法中，用液体材料形成控制杂质量的硅膜。因此，由于不需要在向硅膜中进行的掺杂和该杂质量的控制上使用昂贵的离子注入法，故可以用低价格制造薄膜晶体管。

Claims (19)

1.一种薄膜晶体管的制造方法，其特征是包括：
涂敷含有硅原子的液体材料形成涂敷膜、和对该涂敷膜进行热处理使其变成为非掺杂硅膜的工序，
将含有硅原子和杂质的液体材料涂敷到上述非掺杂硅膜上形成涂敷膜的工序、和使该涂敷膜热处理变成为掺杂硅膜的工序，以及
使所述掺杂硅膜中的所述杂质向所述非掺杂硅膜中扩散，形成源区或漏区的工序。
2.权利要求1所述的薄膜晶体管的制造方法，其特征是：通过激光退火，进行使所述掺杂硅膜中的所述杂质向所述非掺杂硅膜中扩散形成源区或漏区的工序。
3.一种薄膜晶体管的制造方法，其特征是该方法包含：
向基板上涂敷含有硅原子的液体材料或含有硅原子和杂质的液体材料形成涂敷膜，对该涂敷膜进行热处理使其变成为硅膜的工序；
使该硅膜图形化以形成将成为源、漏和沟道的岛状区域的工序；形成栅极绝缘膜的工序；
在上述将成为沟道的岛状区域上形成栅极电极的工序；
除去将成为源或漏区的岛状区域上边的栅极绝缘膜，使将成为源或漏区的硅膜露出来的工序；
向上述源或漏区上边涂敷含有硅原子和杂质的液体材料形成涂敷膜，对该涂敷膜进行热处理形成掺杂硅膜的工序；
对该掺杂硅膜进行热处理使该掺杂硅膜中的杂质向上述硅膜中扩散的工序；和
使上述掺杂硅膜图形化，形成与上述源或漏区上边的一部分进行重叠的图形的工序。
4.权利要求3所述的薄膜晶体管的制造方法，其特征是：第2个热处理工序是使所述硅膜结晶化的工序。
5.权利要求3所述的薄膜晶体管的制造方法，其特征是：所述形成掺杂硅膜的工序包括除去溶剂的干燥工序和在该涂敷膜内进行热分解和/或光分解的工序。
6.权利要求5所述的薄膜晶体管的制造方法，其特征是：上述光分解工序，向上述涂敷膜照射波长在170nm以上380nm以下的光。
7.权利要求3所述的薄膜晶体管的制造方法，其特征是：上述栅极绝缘膜的形成工序，包括涂敷聚硅氮烷的工序、和借助于热处理使所述聚硅氮烷变成为SiO2膜的工序。
8.权利要求1或3所述的薄膜晶体管的制造方法，其特征是：包括涂敷含有金属的液体材料形成涂敷膜的工序、借助于热处理使该涂敷膜变成为导电膜的工序、和使该导电膜图形化的工序。
9.权利要求8所述的薄膜晶体管的制造方法，其特征是：上述导电膜的形成工序，包括用电镀法形成导电膜的工序、和使该导电膜图形化的工序。
10.权利要求8所述的薄膜晶体管的制造方法，其特征是：上述导电膜的形成工序，由向基板上涂敷含有铟和锡的有机化合物形成涂敷膜的工序、和使涂敷膜变成为ITO膜的热处理工序构成。
11.权利要求1或3所述的薄膜晶体管的制造方法，其特征是：上述薄膜晶体管具有透明导电膜，该透明导电膜的形成工序，由涂敷含有铟和锡的有机化合物形成涂敷膜的工序、和使该涂敷膜变成为ITO的热处理工序构成。
12.权利要求1或3所述的薄膜晶体管的制造方法，其特征是：用来形成上述硅膜的液体材料，是含有具有用通式SinXm表示的环系硅化合物的溶液，其中n表示5以上的整数，m表示n或2n-2或2n的整数，X表示氢原子和/或卤素原子。
13.权利要求12所述的薄膜晶体管的制造方法，其特征是：在具有用上述通式SinXm表示的环系的硅化合物中，n在5以上20以下。
14.权利要求1或3所述的薄膜晶体管的制造方法，其特征是：用来形成上述硅膜的液体材料，是含有用通式SiaXbYc表示的硅化合物的溶液，其中X表示氢原子和/或卤素原子，Y表示硼原子或磷原子，a表示3以上的整数，b表示a以上2a+c+2以下的整数，c表示1以上a以下的整数。
15.权利要求14所述的薄膜晶体管的制造方法，其特征是：在用通式SiaXbYc表示的硅化合物中，其中X表示氢原子和/或卤素原子，Y表示硼原子或磷原子，a和c表示3以上的整数，b表示a以上2a+c+2以下的整数，a+c在5以上20以下。
16.权利要求12到15中任一项所述的薄膜晶体管的制造方法，其特征是：上述含硅化合物的溶液，溶质浓度为1～80重量％。
17.权利要求12到15中任一项所述的薄膜晶体管的制造方法，其特征是：上述含硅化合物的溶液的粘度是1～100mPa·s。
18.权利要求12到15中任一项所述的薄膜晶体管的制造方法，其特征是：上述含硅化合物的溶液，含有在室温下的蒸汽压为0.001～100mmHg的溶剂。
19.权利要求18所述的薄膜晶体管的制造方法，其特征是：上述溶剂是烃系溶剂。
CNB008004374A 1999-03-30 2000-03-29 薄膜晶体管的制造方法 Expired - Fee Related CN100385683C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12750299 1999-03-30
JP127502/99 1999-03-30
JP127502/1999 1999-03-30

Publications (2)

Publication Number Publication Date
CN1297582A CN1297582A (zh) 2001-05-30
CN100385683C true CN100385683C (zh) 2008-04-30

Family

ID=14961573

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008004374A Expired - Fee Related CN100385683C (zh) 1999-03-30 2000-03-29 薄膜晶体管的制造方法

Country Status (8)

Country Link
US (1) US6767775B1 (zh)
EP (1) EP1085578B1 (zh)
JP (1) JP4075308B2 (zh)
KR (1) KR100412744B1 (zh)
CN (1) CN100385683C (zh)
DE (1) DE60034406T2 (zh)
TW (1) TW486824B (zh)
WO (1) WO2000059041A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855614A4 (en) * 1996-05-15 2001-12-19 Seiko Epson Corp THIN FILM COMPONENT HAVING A COATING LAYER, LIQUID CRYSTAL PANEL, ELECTRONIC APPARATUS AND METHOD FOR MANUFACTURING THE THIN FILM COMPONENT
TW555690B (en) 2001-08-14 2003-10-01 Jsr Corp Silane composition, silicon film forming method and solar cell production method
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2004134440A (ja) * 2002-10-08 2004-04-30 Okutekku:Kk シリコン膜の形態学的変化法
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
JP4042685B2 (ja) * 2003-03-26 2008-02-06 セイコーエプソン株式会社 トランジスタの製造方法
JP4619050B2 (ja) * 2003-06-30 2011-01-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP4046029B2 (ja) * 2003-07-09 2008-02-13 セイコーエプソン株式会社 トランジスタの製造方法
GB2404082A (en) * 2003-07-12 2005-01-19 Hewlett Packard Development Co Semiconductor device with metallic electrodes and method of forming a device
CN1894803B (zh) * 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
US7294449B1 (en) 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
JP2005223268A (ja) * 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
EP1714309B1 (de) * 2004-02-13 2007-06-13 Shell Solar GmbH Einrichtung zum aufbringen einer flüssigen dotierungsstofflösung auf einem wafer
US7152804B1 (en) 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US7757631B2 (en) * 2004-05-26 2010-07-20 Hewlett-Packard Development Company, L.P. Apparatus for forming a circuit
US7575979B2 (en) 2004-06-22 2009-08-18 Hewlett-Packard Development Company, L.P. Method to form a film
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
CN100440437C (zh) * 2004-07-09 2008-12-03 精工爱普生株式会社 薄膜晶体管的制造方法、电光学装置和电子仪器
US7314513B1 (en) * 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US8211396B1 (en) 2004-09-24 2012-07-03 Kovio, Inc. Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7485691B1 (en) * 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US20060088962A1 (en) * 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP2006310345A (ja) * 2005-04-26 2006-11-09 Jsr Corp 積層膜の形成方法
JP4761199B2 (ja) * 2005-09-29 2011-08-31 セイコーエプソン株式会社 半導体素子用電極の製造方法、トランジスタの製造方法、およびｐｉｎダイオードの製造方法
KR100644968B1 (ko) * 2005-10-28 2006-11-14 한국과학기술연구원 생체적합성 실리콘 나노입자의 제조 방법
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
KR100742383B1 (ko) * 2006-07-05 2007-07-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
EP2069368A4 (en) 2006-10-06 2011-06-22 Kovio Inc SILICON POLYMERS, METHODS FOR POLYMERIZING SILICON COMPOUNDS, AND METHODS FOR FORMING THIN FILMS OF SILICON POLYMERS
KR100906159B1 (ko) 2007-07-06 2009-07-03 정인 대구경 도트 사이트 장치
US7768080B2 (en) * 2007-07-30 2010-08-03 Hewlett-Packard Development Company, L.P. Multilayer dielectric
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8460983B1 (en) * 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
JP5519649B2 (ja) * 2008-05-29 2014-06-11 エヌディーエスユー リサーチ ファウンデーション 官能化されたシランの形成法
JP5899575B2 (ja) * 2008-11-25 2016-04-06 シン フィルム エレクトロニクス エーエスエー デバイスの製造方法、および、印刷アンテナを備えるデバイス
US8624049B2 (en) * 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
EP2528864B1 (en) 2010-01-28 2017-03-29 Ndsu Research Foundation Method of producing cyclohexasilane compounds
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8616821B2 (en) * 2010-08-26 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated apparatus to assure wafer quality and manufacturability
KR101172187B1 (ko) * 2010-09-27 2012-08-07 한밭대학교 산학협력단 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법
JP2012164898A (ja) * 2011-02-08 2012-08-30 Kagawa Univ 半導体微粒子膜、ダイオード、光電変換素子およびそれらの製造方法
JP6028238B2 (ja) * 2011-02-08 2016-11-16 小川　一文 半導体微粒子膜、ダイオード、光電変換素子およびそれらの製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
WO2014145107A1 (en) * 2013-03-15 2014-09-18 Ndsu Research Foundation Silicon materials from the processing of liquid silanes and heteroatom additives
US10763103B2 (en) * 2015-03-31 2020-09-01 Versum Materials Us, Llc Boron-containing compounds, compositions, and methods for the deposition of a boron containing films
CN109920796B (zh) * 2017-12-13 2021-06-15 湘潭宏大真空技术股份有限公司 一种tft基板的镀膜方法
US20240128439A1 (en) * 2021-02-22 2024-04-18 The Coretec Group Inc. Cyclohexasilane for electrodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945922A (ja) * 1995-07-27 1997-02-14 Showa Denko Kk 多結晶シリコン膜の形成方法
CN1194697A (zh) * 1996-05-15 1998-09-30 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏、电子装置以及薄膜器件的制造方法
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227291A (en) * 1978-06-22 1980-10-14 J. C. Schumacher Co. Energy efficient process for continuous production of thin semiconductor films on metallic substrates
US4332879A (en) * 1978-12-01 1982-06-01 Hughes Aircraft Company Process for depositing a film of controlled composition using a metallo-organic photoresist
US4683147A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Method of forming deposition film
US4719125A (en) * 1985-10-11 1988-01-12 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
US4724219A (en) * 1986-07-16 1988-02-09 Sprague Electric Company Radiation melting of semiconductor surface areas through a remote mask
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH0481820A (ja) 1990-07-25 1992-03-16 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示素子
US5294425A (en) * 1991-09-24 1994-03-15 Southwest Research Institute Polysilazane precursors for silicon nitride and resultant products
JPH05144741A (ja) 1991-11-21 1993-06-11 Showa Denko Kk アモルフアスシリコン膜の形成方法
EP0611067B1 (en) * 1993-02-05 1999-03-10 Dow Corning Corporation Coating electronic substrates with silica derived from silazane polymers
US5912047A (en) * 1993-03-25 1999-06-15 Dow Corning Corporation Borosilicate electronic coatings
JP2790163B2 (ja) * 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
WO1997003131A1 (fr) * 1995-07-13 1997-01-30 Tonen Corporation Composition de formation de ceramiques et procede de production de ceramiques
US5747381A (en) * 1996-02-12 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP4030625B2 (ja) * 1997-08-08 2008-01-09 Ａｚエレクトロニックマテリアルズ株式会社 アミン残基含有ポリシラザン及びその製造方法
US6383641B1 (en) * 1997-08-15 2002-05-07 Asahi Glass Company Ltd. Transparent coated molded product and method for producing the same
US5980699A (en) * 1997-10-24 1999-11-09 Southwest Research Institute Method for preparing silicon nitride and silicon nitride composites
US6071796A (en) * 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
TWI281921B (en) * 2000-03-13 2007-06-01 Jsr Corp Novel cyclosilane compound, and solution composition and process for forming a silicon film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945922A (ja) * 1995-07-27 1997-02-14 Showa Denko Kk 多結晶シリコン膜の形成方法
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
CN1194697A (zh) * 1996-05-15 1998-09-30 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏、电子装置以及薄膜器件的制造方法

Also Published As

Publication number Publication date
JP4075308B2 (ja) 2008-04-16
WO2000059041A1 (en) 2000-10-05
EP1085578A4 (en) 2005-07-27
US6767775B1 (en) 2004-07-27
DE60034406T2 (de) 2008-01-31
DE60034406D1 (de) 2007-05-31
EP1085578B1 (en) 2007-04-18
TW486824B (en) 2002-05-11
EP1085578A1 (en) 2001-03-21
KR20010043915A (ko) 2001-05-25
CN1297582A (zh) 2001-05-30
KR100412744B1 (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
CN100385683C (zh) 薄膜晶体管的制造方法
CN100385682C (zh) 薄膜晶体管的制造方法
US6518087B1 (en) Method for manufacturing solar battery
CN100405530C (zh) 薄膜器件的制造方法
JP3864413B2 (ja) トランジスタの製造方法
EP1715509B1 (en) Method of forming silicon films
CN1297576A (zh) 硅膜的形成方法和喷墨用油墨组合物
US20100197102A1 (en) Film deposition method and manufacturing method of semiconductor device
CN102386070B (zh) 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
KR100291234B1 (ko) 다결정실리콘의형성방법및형성장치
JPH1041518A (ja) 半導体装置の製造方法及び液晶表示装置の製造方法
CN105420696B (zh) 一种氧化锡基薄膜材料的制备方法
CN104334767B (zh) 利用氢形成透明导电氧化物的方法和设备
US9837542B2 (en) Polycrystalline silicon thin-film transistor
US20210013243A1 (en) Array substrate, manufacturing method thereof and display device
KR0140639B1 (ko) 구리실리사이드 형성방법
Zhang et al. Reduction of internal stress in InGaZnO (IGZO) thin film transistors by ultra-thin metal oxide layer
Haque et al. Reduction of Hysteresis in Hybrid Perovskite Transistors by Solvent-Controlled Growth. Materials 2021, 14, 2573
JP2001068682A (ja) 半導体装置の作製方法
JP2009147125A (ja) 半導体装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20160329

CF01 Termination of patent right due to non-payment of annual fee