KR20010043915A - 박막 트랜지스터의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20010043915A
KR20010043915A KR1020007013441A KR20007013441A KR20010043915A KR 20010043915 A KR20010043915 A KR 20010043915A KR 1020007013441 A KR1020007013441 A KR 1020007013441A KR 20007013441 A KR20007013441 A KR 20007013441A KR 20010043915 A KR20010043915 A KR 20010043915A
Authority
KR
South Korea
Prior art keywords
film
silicon
forming
coating
impurity concentration
Prior art date
Application number
KR1020007013441A
Other languages
English (en)
Other versions
KR100412744B1 (ko
Inventor
이치오 유다사카
다츠야 시모다
슈니치 세키
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010043915A publication Critical patent/KR20010043915A/ko
Application granted granted Critical
Publication of KR100412744B1 publication Critical patent/KR100412744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

박막 트랜지스터를 구성하는 실리콘막, 절연막, 도전막 등의 박막의 전부 또는 일부를 액체 재료를 사용하여 형성한다. 그 주된 방법은 액체 재료를 기판에 도포하여 도포막을 형성하고, 해당 도포막을 열 처리함으로써 원하는 박막을 형성하기 때문에 저가격 장치에 의해 저 코스트로 박막 트랜지스터를 제조할 수 있다.

Description

박막 트랜지스터의 제조 방법{Method of manufacturing thin-film transistor}
통상, 박막 트랜지스터는 반도체막, 절연막, 도전막 등의 박막으로 구성된다. 액정 표시 장치 등에 이용되는 박막 트랜지스터에서는 이 밖에 투명 도전막이 사용된다. 박막을 기능적으로 분류하면, 절연막에는 게이트 절연막과 층간 절연막 등이 있으며, 도전막에는 게이트 전극, 소스ㆍ드레인 전극, 화소 전극 및 배선으로서 사용되는 것이 있다. 이들 박막 형성에는 종래, 주로 CVD(Chemical Vapor Deposition)법이나 스퍼터법이 사용되어 왔다.
반도체막으로서는 주로 아모르퍼스 실리콘막(또는 비정질 실리콘막)이나 폴리실리콘막(또는 다결정 실리콘막)의 실리콘막이 사용되고 있다. 종래, 실리콘막의 형성 방법으로서는, 모노실란 가스나 디실란 가스를 사용한 열 CVD법이나 플라즈마 CVD, 광 CVD 등이 이용되고 있으며, 일반적으로는 폴리실리콘은 열 CVD (J.Vac.Sci.Technology.,14권 1082항(1977년) 참조)로, 또 아모르퍼스 실리콘은 플라즈마 CVD(Solid State Com.,17권 1193항(1975년) 참조)가 널리 사용되고 있다.
그러나 이들 CVD법에 의한 실리콘막 형성에 있어서는, 프로세스면에서는 이하의 점에서 더한 개량이 기다려졌었다. ①기상 반응을 사용하기 때문에 기상으로 실리콘 입자가 발생하기 때문에, 장치 오염이나 이물 발생에 의한 생산 수율이 낮다. ②원료가 가스 형상이기 때문에, 표면에 요철이 있는 기판 상에는 균일막 두께인 것이 얻어지기 어렵다. ③기판 가열 공정이 필요한 것과, 막 형성 속도가 느리기 때문에 생산성이 낮다. ④플라즈마 CVD법에 있어서는 복잡하고 고가인 고주파 발생 장치나 진공 장치 등이 필요하다.
또, 재료면에서는 독성, 반응성이 높은 가스 형상의 수소화 규소를 사용하기 때문에 취급에 난점이 있을 뿐 아니라, 가스 형상이기 때문에 밀폐 형상의 진공 장치가 필요하며, 배기 가스 처리에는 저해 장치가 필요하다. 일반적으로 이들 장치는 대규모인 것으로 장치 자체가 고가일 뿐 아니라, 진공계나 플라즈마계에 많은 에너지를 소비하기 때문에 제품의 코스트 업을 야기하고 있다.
최근, 이에 대해 진공계를 사용하지 않고 액체 형상의 수소화 규소를 도포하는 방법이 제안되고 있다. 일본국 공개 특허 공보 제(평) 1-29661호에는 가스 형상의 원료를 냉각한 기판 상에 액체화하여 흡착시키며, 화학적으로 활성인 원자 형상의 수소와 반응시켜 실리콘계 박막을 형성하는 방법이 개시되어 있지만, 이하와 같은 문제점이 있다. ①원료의 수소화 규소를 기화와 냉각을 계속하여 행하기 때문에 복잡한 장치가 필요해질뿐 아니라, 막 두께 제어가 곤란하다.
또, 일본국 공개 특허 공보 제(평) 7-267621호에는, 저분자량의 액체 형상의 수소화 규소를 기판에 도포하는 방법이 개시되어 있지만, 이 방법은 시스템이 불안정하기 때문에 취급에 난점이 있음과 동시에, 대면적 기판에 응용할 경우에 균일막 두께를 얻는 것이 곤란하다.
한편, 고체 형상의 수소화 규소 폴리머 예가 영국 특허 GB-2077710A에 보고되어 있지만, 용매에 불용이기 때문 코팅에 의한 막을 형성할 수 없다.
더욱이 상기 실리콘 반도체막은 통상, 주기율표의 제 3족 원소나 제 5족 원소를 도핑하여, 포지티브형 또는 네거티브형 반도체로서 사용된다. 이들 도핑은 통상, 실리콘막을 형성한 후, 열 확산이나 이온 주입법에 의해 행해진다. 열 확산법은 기본적으로 고온 프로세스(800℃ 이상이 필요)로, 사용 가능한 기판 재료가 한정된다. 특히 액정 표시 장치용으로 사용되는 유리 기판에는 적용할 수 없다. 이온 주입법은 불순물량의 정확한 제어를 할 수 있는 실리콘막 속의 깊이 방향으로 불순물 분포 제어를 할 수 있다는 특징이 있지만, 진공 장치인 것, 장치가 대형이며 중량이 크며 가격이 비싼 것 등의 과제가 있다.
통상의 논도프 실리콘막 형성에 사용되는 CVD법에 의해, 불순물이 도프된 도프 실리콘막을 형성하는 방법도 종래부터 사용되었다. 그러나, 이 방법은 CVD법이 갖는 특징 및 과제를 모두 갖고 있다.
박막 트랜지스터에 사용되는 게이트 절연막이나 층간 절연막용 절연막과의 형성에도, 상술한 실리콘막 형성과 동일한 열 CVD법이나 플라즈마 CVD법이 주로 이용되고 있다. SOG로 형성되는 절연막이나 유기 절연막은 평탄화를 목적으로 하여 종종 사용되지만, 단독으로 사용되는 것은 거의 없이 CVD법으로 형성되는 막과 병용하여 사용된다.
박막 트랜지스터에 사용되는 게이트 전극이나 소스, 드레인 등의 전극용 도전막, 배선용 도전막, 화소 전극으로서 사용되는 투명 도전막 형성에는 스퍼터법이 널리 사용되고 있다.
상술한 CVD법에는 다음의 4개 특징이 있으며, 이들 특징은 절연막 형성에 있어서도 실리콘막 형성과 동일하다. ①기상 반응을 사용하기 때문에 기상에서 실리콘 입자가 발생하기 때문에, 장치 오염이나 이물 발생에 의한 생산 수율이 낮다. ②원료가 가스 형상이기 때문에, 표면에 요철이 있는 기판 상에는 균일막 두께인 것이 얻어지기 어렵다. ③기판 가열 공정이 필요한 것과, 막의 형성 속도가 느리기 때문에 생산성이 낮다. ④플라즈마 CVD법에 있어서는 복잡하고 고가인 고주파 발생 장치나 진공 장치 등이 필요하다.
주로 금속막으로 이루어지는 도전막과 투명 도전막 형성에 이용되는 스퍼터법도, 진공 장치가 필요하며, 진공 펌프 외에 타깃재, 스퍼터용 전원, 기판 가열 장치 등도 필요해진다. 스퍼터법은 CVD법에 비해 독성이나 가연성을 갖는 가스를 사용하는 경우는 적지만, 성막 대상이 되는 기판 이외에 기판이 배치되는 챔버 내벽에도 성막되며, 내벽에 부착한 성막 물질이 벗겨져 성막 속에서의 이물 발생이 되어, 제품의 수율 저하 원인이 되는 점은 CVD법과 동일하다. 또, 스퍼터법에서도 기판 표면의 요철부에서의 막 두께의 불균일성, 생산성 저하, 진공 장치가 필요하기 때문에 장치가 대규모이고 고가인 것 등 CVD법과 공통의 과제가 있다.
따라서, 종래의 CVD법이나 스퍼터법으로 박막을 형성하는 방법에는, 생산성이 낮고, 결함이 많아 수율이 나쁘며, 표면의 요철부에서 막 두께가 불균일해지는 배선 패턴으로는 단차부에서 단선하는 등의 공통의 과제가 있었다. 이들 과제는 제조되는 박막 트랜지스터의 코스트 업이라는 과제가 된다. CVD법이나 스퍼터법에 있어서의 이들 과제는 진공 장치를 사용하는 것, 기판 가열을 필요로 하는 것, 플라즈마 등의 전원이 필요한 것, 기판 이외의 장치 내벽 등 불필요한 부분에도 성막되어 그 막이 벗겨져 이물 결함의 원인이 되는 것 등, 이들 성막 방법이 본질적으로 갖는 특징에 기인하는 것이었다. 또, 그들 본질적인 특징은 장치가 대규모인 것이 되기 때문에 장치의 코스트가 높아, 장치의 러닝 자금이 높다는 과제도 갖고 있다.
또, 종래의 실리콘막으로의 불순물 도입 방법에서는, CVD법에 의한 경우는 상기 과제와 완전히 동일한 과제를 갖고 있으며, 이온 주입법에 의한 경우는 장치 가격, 러닝 자금이 비싸다는 과제를 갖고 있다. 이들 과제는 종래 방법에서 제조되는 박막 트랜지스터의 코스트가 높다는 과제가 된다.
본 발명은 액정 표시 장치, 발광형 표시 장치 및 LSI 등에 사용되는 박막 트랜지스터의 제조 방법에 관한 것이며, 보다 상세하게는 박막 트랜지스터를 구성하는 박막을 액체 재료를 사용하여 형성함으로써, 박막 트랜지스터를 제조하는 방법에 관한 것이다.
도 1은 종래의 CVD법에 의한 박막 형성 공정을 도시하는 도면.
도 2는 본 발명에 의한 액체 재료를 사용한 박막 형성 공정을 도시하는 도면.
도 3은 스핀 코팅법에 의해 도포막 형성을 모식적으로 도시하는 도면.
도 4는 잉크 젯법과 스핀 코팅법을 조합시켜 도포막을 형성하는 방법을 모식적으로 도시하는 도면.
도 5는 본 발명의 실시예에 관련되는 코플레이너형 박막 트랜지스터의 제조 공정을 도시하는 단면도.
도 6은 본 발명의 실시예에 관련되는 스태거형 박막 트랜지스터의 제조 공정을 도시하는 단면도.
도 7은 본 발명의 실시예에 관련되는 역스태거형 박막 트랜지스터의 제조 공정을 도시하는 단면도.
발명의 개시
본 발명은 종래의 성막법과 본질적으로 다른 새로운 방법에 의해 박막 트랜지스터를 제조하는 것을 제안하는 것으로, 종래의 성막 방법이 본질적으로 내재하고 있는 상기 과제를 해결하는 것으로, 소형이고 염가 장치에 의해, 생산성이 높고, 결함이 적으며, 수율이 높으며, 단차부에서 단선이 생기지 않으며, 저 코스트로 박막 형성 가능하며, 종래에 비해 압도적으로 저 코스트로 박막 트랜지스터를 제조하는 것을 목적으로 하고 있다.
본 발명은 상기 목적을 달성하기 위해 박막 트랜지스터를 구성하는 실리콘막, 절연막, 도전막 등의 각 박막 모두 또는 대부분의 박막을 액체 재료를 사용하는 방법으로 형성한다. 또, 박막 트랜지스터 제조에 있어서 필요해지는 실리콘막으로의 불순물 도입 및 그 불순물량 제어에 대해서도, 액체 재료에 의한 실리콘막의 박막 형성이라는 수단으로 실현하는 것이다. 액체 재료를 사용하여 박막을 형성하는 주된 방법은 액체 재료를 기판에 도포하여 도포막을 형성하여, 해당 도포막을 열 처리함으로써 원하는 박막을 형성하는 것이다.
본 발명의 제 1은 적어도 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 상기 불순물 농도가 제어된 실리콘막은 논도프 실리콘막과 도프 실리콘막으로 이루어지며, 상기 논도프 실리콘막 형성이 실리콘 원자 함유의 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 해당 도포막을 논도프 실리콘막으로 하는 열 처리 공정으로 이루어지며, 상기 도프 실리콘막이 실리콘 원자와 붕소 또는 인 함유의 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 해당 도포막을 도프 실리콘막으로 하는 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
또, 상기 구성에 있어서, 바람직하게는, 상기 논도프 실리콘막이 채널 영역을 형성하고, 상기 도프 실리콘막이 소스ㆍ드레인 영역을 형성하는 것을 특징으로 한다. 또, 상기 도프 실리콘막은 전극이나 배선을 형성하는 것을 특징으로 한다.
본 발명의 제 2는 적어도 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 원하는 불순물 농도를 포함하는 상기 불순물 농도가 제어된 실리콘막을 얻기 위해, 실리콘 원자를 포함하는 액체 재료와, 실리콘 원자와 불순물을 포함하는 액체 재료의 혼합액을 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 해당 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
또, 상기 구성에 있어서, 상기 원하는 불순물 농도를 포함하는 상기 불순물 농도가 제어된 실리콘막은 채널 영역을 형성하는 것을 특징으로 한다.
본 발명의 제 3은 적어도 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 상기 불순물 농도가 제어된 실리콘막은 논도프 실리콘막과 도프 실리콘막의 적층막으로 형성되며, 상기 논도프 실리콘막 형성이 실리콘 원자 함유의 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 해당 도포막을 논도프 실리콘막으로 하는 열 처리 공정으로 이루어지며, 상기 도프 실리콘막 형성이 실리콘 원자와 불순물을 포함하는 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 해당 도포막을 도프 실리콘막으로 하는 열 처리 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
상기 구성에 있어서, 바람직하게는, 상기 논도프 실리콘막과 도프 실리콘막의 적층막으로 이루어지는 불순물 농도가 제어된 실리콘막은 채널 영역을 형성하는 것을 특징으로 한다.
본 발명의 제 4는 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 절연 기판 또는 절연막 상에, 실리콘 원자를 포함하는 액체 재료 또는 실리콘 원자와 불순물 포함하는 액체 재료를 도포하여 도포막을 형성하는 공정과, 해당 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정과, 해당 실리콘막을 패터닝하여 소스, 드레인 및 채널이 되는 아일랜드 영역을 형성하는 공정과, 게이트 절연막을 형성하는 공정과, 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로 하여 소스, 드레인 영역 상의 게이트 절연막을 제거하여 소스, 드레인 영역이 되는 실리콘막을 노출하는 공정과, 실리콘 원자와 불순물을 포함하는 액체 재료를 노출한 소스ㆍ드레인 영역 상에 도포하여 도포막을 형성하는 공정과, 해당 도포막을 열 처리하여 도프 실리콘막을 형성하는 제 1 열 처리 공정과, 해당 도프 실리콘막 중의 불순물을 하층의 실리콘막으로 확산하는 제 2 열 처리 공정과, 상기 도프 실리콘막을 패터닝하여 상기 소스ㆍ드레인 영역 상의 일부에 중첩하는 패턴를 형성하는 공정과, 층간 절연막을 형성하는 공정과, 층간 절연막에 컨택트 홀을 개구하는 공정과, 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 5는 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 절연 기판 또는 절연막 상에, 실리콘 원자와 불순물을 포함하는 액체 재료를 도포하여 도포막을 형성하는 공정과, 해당 도포막을 열 처리하여 도프 실리콘막으로서 소스, 드레인 영역을 형성하는 공정과, 실리콘 원자를 포함하는 액체 재료 또는 실리콘 원자와 불순물 포함하는 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 해당 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정과, 해당 불순물 농도가 제어된 실리콘막을 패터닝하는 상기 소스, 드레인 영역과 접속하는 채널 영역을 포함하는 아일랜드 영역을 형성하는 공정과, 게이트 절연막을 형성하는 공정과, 게이트 전극을 형성하는 공정과, 층간 절연막을 형성하는 공정과, 층간 절연막에 컨택트 홀을 개구하는 공정과, 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 6 구성은 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 절연 기판 또는 절연막 상에, 게이트 전극을 형성하는 공정과, 게이트 절연막을 형성하는 공정과, 실리콘 원자를 포함하는 액체 재료 또는 실리콘 원자와 불순물 포함하는 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 해당 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정과, 실리콘 원자와 불순물을 포함하는 액체 재료를 도포하여 도포막을 형성하는 공정과, 해당 도포막을 열 처리하여 불순물 도프의 실리콘막으로서 소스, 드레인 영역을 형성하는 공정과, 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 7은 상기 제 1 ~ 제 6 중 어느 한 구성에 있어서, 상기 액체 재료를 기판에 도포하여 도포막을 형성하고, 다음으로 해당 도포막을 열 처리하여 불순물 농도가 제어된 실리콘막을 형성하는 상기 열 처리 공정은 상기 도포막으로부터 용매를 제거하는 제 1 열 처리 공정과, 다음으로 불순물 농도가 제어된 실리콘막을 형성하는 제 2 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 8은 상기 제 1 ~ 제 6 중 어느 한 구성에 있어서, 상기 불순물 농도가 제어된 실리콘막을 형성하는 상기 열 처리 공정은 상기 도포막으로부터 용매를 제거하는 제 1 열 처리 공정과, 다음으로 불순물 농도가 제어된 실리콘막을 형성하는 제 2 열 처리 공정과, 다음으로 해당 불순물 농도가 제어된 실리콘막을 결정화하는 제 3 열 처리 공정으로 이루어지는 것을 특징으로 한다.
상기 구성에 있어서, 바람직하게는, 상기 제 1 열 처리 공정은 용매를 제거하는 건조 공정과 해당 도포막 내에서 열 분해 및/또는 광 분해하는 공정을 포함하는 것을 특징으로 한다. 또, 상기 광 분해하는 공정은 바람직하게는, 파장이 170nm 이상 380nm 이하의 광을 상기 도포막에 조사하는 것을 특징으로 한다. 또, 바람직한 한 양태에 있어서, 상기 제 2 또는 제 3 열 처리 공정은 램프 어닐 또는 레이저 어닐에 의한 열 처리인 것을 특징으로 한다. 또, 바람직한 한 양태에 있어서, 상기 제 1, 제 2, 제 3 열 처리 공정은 해당 열 처리 공정을 거쳐 형성된 불순물 농도가 제어된 실리콘막 중에 포함되는 산소 원자가 100ppm 이하가 되도록, 산소 농도가 제어된 분위기에서 처리되는 것을 특징으로 한다.
본 발명의 제 9는 상술한 구성에 있어서, 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 상기 절연막 형성 공정은 기판에 폴리실라잔을 도포하는 공정과, 다음으로 열 처리에 의해 도포된 폴리실라잔을 SiO2막으로 하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 10은 상술한 구성에 있어서, 도전막 형성 공정은 금속 함유 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 열 처리에 의해 해당 도포막을 도전막으로 하는 공정과, 다음으로 해당 도전막을 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 11은 상술한 구성에 있어서, 상기 도전막 형성 공정은 도금법에 의해 기판에 도전막을 형성하는 공정과, 다음으로 해당 도전막을 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 12는 상술한 구성에 있어서, 상기 도전막 형성 공정 또는 투명 도전막 형성 공정은 기판에 인듐과 주석을 포함하는 유기 화합물을 도포하여 도포막을 형성하는 공정과, 해당 도포막을 ITO막으로 하는 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 13은 상술한 구성에 있어서, 상기 불순물 농도가 제어된 실리콘막 형성을 위한 액체 재료는 일반식 SinXm(여기서, n은 5이상의 정수를 나타내며, m은 n 또는 2n-2 또는 2n의 정수를 나타내며, X는 수소 원자 및/또는 할로겐 원자를 나타낸다)으로 나타나는 고리계를 갖는 규소 화합물을 포함하는 용액인 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다. 또, 바람직하게는 상기 일반식 SinXm에서 나타나는 고리계를 갖는 규소 화합물은 n이 5이상 20이하인 것을 특징으로 한다.
본 발명의 제 14는 상기 불순물 농도가 제어된 실리콘막 형성을 위한 액체 재료는 일반식 SiaXbYc(여기서, X는 수소 원자 및/또는 할로겐 원자를 나타내며, Y는 붕소 원자 또는 인 원자를 나타내며, a는 3이상의 정수를 나타내며, b는 a이상 2a+c+2이하의 정수를 나타내며, c는 1이상 a이하의 정수를 나타낸다)로 나타나는 규소 화합물을 포함하는 용액인 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다. 또, 바람직하게는, 상기 규소 화합물에 있어서, a+c가 5이상 20이하인 것을 특징으로 한다.
상기 제 13 또는 제 14 구성에 있어서, 상기 규소 화합물을 함유하는 용액은 용질 농도가 1 ~ 80중량(%)인 것이 바람직하다. 또, 상기 용액은 점도가 1 ~ 100mPaㆍs인 것이 바람직하다. 또, 상기 용액은 실온에 있어서의 증기압이 0.001 ~ 100mmHg인 용매를 포함하고 있는 것이 바람직하다. 더욱이 또, 상기 용액은 탄화 수소계 용매로 이루어지는 것이 바람직하다.
본 발명의 제 15는 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 상기 각 박막의 모든 박막 또는 대부분의 박막이 액체 재료를 사용하는 방법으로 형성되고, 또한 해당 박막 형성에 있어서 진공 장치를 사용하지 않는 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 16은 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터의 제조 방법에 있어서, 상기 박막 트랜지스터는 투명 도전막을 갖고 있으며, 상기 각 박막의 모든 박막 또는 대부분의 박막이 액체 재료를 사용하는 방법으로 형성되고, 또한 해당 박막 형성에 있어서 진공 장치를 사용하지 않는 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
본 발명의 제 17은 상기 제 15 또는 제 16 구성에 있어서, 상기 액체 재료에 의해 형성되는 각 박막의 형성 방법에 있어서, 해당 액체 재료를 기판에 도포하여 도포막을 형성하는 방법이 롤 코팅법, 커튼 코팅법, 딥 코팅법, 스프레이법, 잉크 젯법 중 어느 한 방법 또는 상기 어느 한 방법과 스핀 코팅법을 조합시킨 방법인 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
박막 트랜지스터를 구성하는 박막에는 실리콘막, 절연막, 도전막이 있으며, 액정 표시 장치 등에 사용되는 박막 트랜지스터에는 더욱이 투명 도전막이 박막으로서 사용된다. 종래, 이들 박막은 주로 CVD 장치나 스퍼터 장치에 의해 형성되어 있었다. 종래의 CVD법이나 스퍼터법으로 박막을 형성하는 방법은 생산성이 낮고, 결함이 많아 수율이 나쁘며, 표면의 요철부에서 막 두께가 불균일해지는 배선 패턴에서는 단차부에서 단선한다는 과제가 있었다. 이들 과제는 상기 방법으로 제조되는 박막 트랜지스터의 코스트 업이라는 과제가 된다. CVD법이나 스퍼터법에 있어서의 이들 과제는 진공 장치를 사용하는 것, 기판 가열을 필요로 하는 것, 플라즈마 등을 발생시키기 위한 전원이 필요한 것, 기판 이외의 장치 내벽 등 불필요한 부분에도 성막되어 그 막이 벗겨져 이물 결함의 원인이 되는 것 등, 이들 성막 방법이 본질적으로 갖는 특징에 기인하는 것이었다. 또, 그들 본질적인 특징은 장치가 대규모인 것이 되기 때문에 장치의 코스트 업, 장치의 러닝 코스트가 높다는 과제도 갖고 있다.
도 1에 종래의 일반적인 CVD법에 의한 성막(film deposition)의 표준 공정을 도시한다. CVD 장치에 배치된 기판은 로드 록실로 이동된 후 진공이 빠지며, 다음으로 가열 챔버로 이동된 후 가열되며, 다음으로 프로세스 챔버로 이동되어 성막된다. 프로세스 챔버에는 기판 온도 유지를 위한 가열 기구가 있으며, 성막에 필요한 프로세스 가스 도입이 행해지며, 압력이 안정된 후에 고주파가 인가되어 도입한 가스가 플라즈마화되어 성막된다. 성막 후는 잔류 프로세스 가스가 퍼지되며, 기판이 로드 록실로 이동되어 벤트되어 대기 중으로 추출된다. CVD법에서 사용되는 프로세스 가스에는 독성이나 가연성을 갖는 가스가 많기 때문에, CVD 장치에는 안전 관리 상 그들 가스의 누설 검지기나 배기 가스를 무해화하기 위한 저해 장치도 필요해진다. 또, 상기 퍼지 공정에 있어서는, 독성이나 가연성을 갖는 가스를 충분히 퍼지할 필요가 있어, 성막 공정을 완료하는 데 시간이 걸린다.
스퍼터법에 있어서도 도 1에 도시하는 CVD법과 거의 동일한 처리 공정을 거쳐 성막된다. CVD법과 다른 점은 사용하는 가스가 주로 Ar 등의 불활성 가스로 독성이나 가연성을 갖는 가스를 사용하는 것이 적은 것과, 스퍼터링용 플라즈마 전원에 고주파가 아니라 DC 전원이 사용되는 것이 많은 것이다. 이들 상위는 박막을 형성하는 공정 전체나 장치 구성의 전체적 비교로 보면 약간의 상위로, 장치가 대규모이며, 생산성이 낮은 것 등 스퍼터법도 CVD법과 동일한 과제를 갖고 있다.
이에 대해, 본 발명에서는 상기 박막을 액체 재료에 의해 형성한다. 그 주된 방법은 액체 재료의 기판 상으로의 도포막 형성과, 해당 도포막을 원하는 기능막으로 하기 위한 열 처리 공정으로 이루어진다. 도포막 형성에는 스핀 코팅법, 롤 코팅법, 커튼 코팅법, 딥 코팅법, 스프레이법, 잉크 젯법 등이 있으며, 이들 방법에 사용되는 도포 장치의 기본 구성은 기판을 보존하는 스테이지 또는 홀더와 해당 기판 상에 액체를 도포하기 위한 기구이기 때문에, 해당 도포 장치 구성은 매우 간단하다. 도포막을 기능막으로 변성하기 위한 열 처리 공정 및/또는 광 조사 공정에서 사용되는 장치에는 오븐, 가열 화로, 어닐 화로 등의 열 처리 장치나 할로겐 램프나 UV 램프 등을 광원으로 하는 광 조사 장치가 있지만, 이들 장치도 진공계를 갖지 않기 때문에 구조는 간단하다.
도 2는 본 발명에 있어서 사용하는 박막을 형성하는 기본적인 방법인 액체 재료로 박막을 형성하는 방법을 도시하는 도면이다. 해당 방법은 도 2에 도시하는 바와 같이 도포막 형성과 박막 형성 2개의 공정으로 이루어진다. 도포막 형성 공정과 박막 형성 공정은 사용하는 액체 재료에 따라서는 분위기 제어가 필요해지지만, 기본적으로는 대기압 하에서 행해진다. 도 1에 도시하는 종래의 CVD법이나 스퍼터법에 의한 성막 공정과 비교하면, 본 발명에 의한 박막 형성 방법이 얼마나 공정이 짧은지 이해할 수 있을 것이다. 또, 예를 들면 스핀 코팅법에 의한 도포막 형성 장치는 도 3에 도시하는 바와 같이, 회전 가능한 스테이지(301)와 그 위에 배치된 기판(302) 상에 액체 재료(303)를 적하하는 기구가 있으면 된다. 스핀 코팅법 이외의 롤 코팅법, 커튼 코팅법, 딥 코팅법, 스프레이법, 잉크 젯법 등의 도포막 형성 장치도 장치의 기본 구성은 스핀 코팅법과 동일하며, CVD 장치나 스퍼터 장치에 비하면 대단히 간단하다. 또, 도 2의 열 처리 장치도 기본 구성은 기판이 배치되는 스테이지나 홀더와 가열 기구로 구성되어, 진공 장치는 불필요하다. 따라서, 본 발명에서 사용되는 장치가 종래의 CVD 장치나 스퍼터 장치에 비해, 소형이고 염가인 장치이며, 또한 큰 생산 능력이 있는 것을 알 것이다.
또, 박막 트랜지스터의 활성층을 구성하는 실리콘막에는 도전형을 정하는 불순물이 도입되며, 해당 불순물 농도는 박막 트랜지스터의 전기적 특성에 따라서 엄밀하게 제어되어야만 한다. 종래, 불순물 도입에는 이온 주입법이 사용되어 왔지만, 본 발명의 액체 재료를 사용하여 불순물 농도가 제어된 실리콘막을 형성하는 방법에 의하면, 고가이고 대형인 이온 주입 장치가 불필요해진다.
본 발명의 박막 트랜지스터의 제조 방법에서는, 액체 재료를 기판에 도포하는 공정이 채용된다. 도 3에 도시하는 스핀 코팅법은 기판 상에 적하된 액체 재료 대부분이 기판의 회전으로 비산하며, 실제의 도포막 형성에 이용되는 것은 극히 조금이다. 이 문제를 해결하기 위해 본 발명에서는 잉크 젯법과 스핀 코팅법의 조합, 또는 잉크 젯법으로 도포막을 형성한다.
도 4는 잉크 젯법과 스핀 코팅법을 조합시켜 도포막을 형성하는 방법을 도시하는 도면이다. 도 4a에 있어서, 회전 가능한 스테이지(401) 상에 기판(402)이 배치되어, 잉크 젯 헤드(403)로부터 토출된 액체 재료(404)가 기판 상에 미소한 액체 방울(405)로서 형성된다. 다음으로, 도 4b에 도시하는 바와 같이 스테이지(401)가 회전 축(406)에 의해 회전하면 도포막(407)이 형성된다. 스핀 코팅법에서는 재료의 이용 효율이 기껏해야 수% 정도이지만, 도 4에 도시하는 방법에 의해 재료의 이용 효율을 수 10%로 높일 수 있다. 더구나, 잉크 젯법을 단독으로 사용하여, 필요한 영역에만 도포막을 형성하는 방법에서는, 재료의 이용 효율을 90% 이상으로 높이는 것도 가능하다.
본 발명은 종래의 성막 방법이 본질적으로 내재하고 있는 상기 과제를 해결하는 것으로, 소형이고 염가인 장치에 의해 생산성 높고, 결함 적고, 수율 높고, 단차부 피복성이 좋으며, 저 코스트로 박막 형성 가능하며, 따라서 저 코스트로 박막 트랜지스터를 제조하는 방법을 제공하는 것이다.
본 발명에 있어서의 박막 트랜지스터의 제조 방법은 박막 트랜지스터를 구성하는 불순물 농도가 제어된 실리콘막, 절연막 및 도전막의 각 박막의 전부 또는 일부의 박막을 액체 재료를 사용하여 형성한다. 상기 각 박막의 기본적인 형성 공정은 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 열 처리에 의해 해당 도포막을 박막으로 하는 공정으로 이루어지지만, 액체 재료 중에 기판을 침적함으로써, 기판 표면에 원하는 박막을 형성하는 공정으로 이루어지는 방법도 포함된다.
본 발명에 있어서의 불순물 농도가 제어된 실리콘막 형성에는, 규소 화합물을 포함하는 용액이 사용된다. 상기 규소 화합물은 일반식 SinXm(여기서, n은 5이상의 정수를 나타내며, m은 n 또는 2n-2 또는 2n의 정수를 나타내며, X는 수소 원자 및/또는 할로겐 원자를 나타낸다)으로 나타나는 고리계를 갖는 규소 화합물이다. 특히, 상기 일반식 SinXm의 규소 화합물로서, n이 5이상 20이하인 것이 바람직하며, n이 5 또는 6인 것이 보다 바람직하다. n이 5보다 작을 경우, 규소 화합물 자체가 고리 구조에 의한 왜곡에 의해 불안정해지기 때문에 취급이 어려워지고, 또 n이 20보다 클 경우, 규소 화합물의 응집력에 기인하여 용액 속에서의 용해성이 저하하여, 실제로 사용 가능한 용매 선택성이 좁아진다.
상기 일반식의 규소 화합물의 구체예로서는, 1개의 고리계를 갖는 것으로서 사이클로 펜타실란, 시릴사이클로 펜타실란, 사이클로 헥사실란, 시릴사이클로 헥사실란, 사이클로 헵타실란이 구체적으로는 2개의 고리계를 갖는 것으로서 1, 1'-비스사이클로 부타실란, 1, 1'-비스사이클로 펜타실란, 1, 1'-비스사이클로 헥사실란, 1, 1'-비스사이클로 헵타실란, 1, 1'-사이클로 부타시릴 사이클로 펜타실란, 1, 1'-사이클로 부타시릴 사이클로 헥사실란, 1, 1'-사이클로 부타시릴 사이클로 헵타실란, 1, 1'-사이클로 펜타시릴 사이클로 헵타실란, 1, 1'-사이클로 펜타시릴 사이클로 헵타실란, 1, 1'-사이클로 헥사시릴 사이클로 헵타실란, 스피로 [2, 2] 펜타실란, 스피로 [3, 3] 헵타실란, 스피로 [4, 4] 노나실란, 스피로 [4, 5] 데카실란, 스피로 [4, 6] 운데카실란, 스피로 [5, 5] 운데카실란, 스피로 [5, 6] 도데카실란, 스피로 [6, 6] 트리데카실란을 들 수 있다.
또, 다고리계인 것으로서 하기 식의 화합물 1 ~ 화합물 5의 수소화 규소 화합물을 들 수 있다.
또, 이들 수소화 규소 화합물 외에 이들 골격의 수소 원자를 부분적으로 SiH3기나 할로겐 원자로 치환한 규소 화합물을 들 수 있다. 이들은 2종 이상을 혼합하여 사용할 수도 있다. 이들 중, 용매로의 용해성 점에서 1, 1'-비스사이클로 펜타실란, 1, 1'-비스사이클로 헥사실란, 스피로 [4, 4] 노나실란, 스피로 [4, 5] 데카실란, 스피로 [5, 5] 운데카실란, 스피로 [5, 6] 도데카실란 및 이들 골격에 SiH3기를 갖는 규소 화합물이 특히 바람직하다.
또, 본 발명에 있어서의 실리콘막 형성에 있어서 사용되는 규소 화합물은 상기 일반식 SinXm에서 나타나는 고리계를 갖는 규소 화합물을 필수 성분으로 하는 용액을 사용하지만, 해당 용액에 n-펜타실란, n-헥사실란, n-헵타실란 등의 규소 화합물이 포함되어 있어도 된다.
또, 본 발명에 있어서의 불순물 농도가 제어된 실리콘막을 형성하기 위해 사용하는 액체 재료에 포함되는 규소 화합물은 일반식 SiaXbYc(여기서, X는 수소 원자 및/또는 할로겐 원자를 나타내며, Y는 붕소 원자 또는 인 원자를 나타내며, a는 3이상의 정수를 나타내며, b는 a이상 2a+c+2이하의 정수를 나타내며, c는 1이상 a이하의 정수를 나타낸다)로 나타나는 변성 실란 화합물이 함유된다. 식 중의 X는 수소 원자 또는 불소 원자, 염소 원자, 취소 원자, 옥소 원자 등의 할로겐 원자이며, 식 중의 Y는 붕소 원자 또는 인 원자를 나타낸다. 변성 실란 화합물을 불활성 가스 분위기 속 혹은 환원성 가스 분위기 속에서 열 분해, 광 분해 혹은 더욱이 레이저 조사했을 때에 붕소 원자 또는 인 원자로 변성된 실리콘으로 변환되는 것이다. 또, 식 중의 a, b 및 c는 다음 관계가 성립하는 것으로, a는 3이상의 정수를 나타내며, b는 a이상 2a+c+2이하의 정수를 나타내며, c는 1이상 a이하의 정수를 나타낸다. a가 3보다 작을 경우에는 변성 실란 화합물이 가스 형상 혹은 액체 형상이기 때문에 도포법에 의해 양호한 변성 실란막을 형성하기 어렵다.
특히, 상기 일반식 SiaXbYc의 규소 화합물로서, a+C가 5이상 20이하인 것이 바람직하고, a+c가 5 또는 6인 것이 보다 바람직하다. n이 5보다 작을 경우, 규소 화합물 자체가 고리 구조에 의한 왜곡에 의해 불안정해지기 때문에 취급이 어려워지고, 또 a+c가 20보다 클 경우, 규소 화합물의 응집력에 기인하여 용액 속에서의 용해성이 저하하여, 실제로 사용 가능한 용매 선택성이 좁아진다.
상기 일반식 SiaXbYc의 구체예로서는, 하기 식의 화합물 6 ~ 화합물 27의 변성 실란 화합물을 들 수 있다.
여기서, 화합물 8, 9, 10, 18, 19 및 20 중의 n은 0이상의 정수를 나타내며, 화합물 26 및 27 중의 m은 2이상의 정수를 나타낸다. 또한, 이들 식에서는 붕소에의한 변성 실란 화합물만을 들었지만, 인에 의한 변성 실란 화합물로서도 붕소에 의한 변성 실란 화합물과 동일한 골격을 갖는 변성 실란 화합물을 들 수 있다.
본 발명에서는, 상술한 변성 실란 화합물을 용액 중의 규소 화합물로서 단독으로 사용해도 되고, 변성되어 있지 않은 상기 실란 화합물과 혼합하여 사용할 수도 있다. 변성 실란 화합물과 변성되지 않은 실란 화합물과의 혼합 비율은 변성 실란 화합물의 붕소 혹은 인의 변성 원소 함유율에 따라 다르지만, 규소 원자에 대해 변성 원소가 1ppb ~ 25% 정도이다.
본 발명에 있어서의 불순물 농도가 제어된 실리콘막을 형성하기 위해 사용하는 액체 재료로서, 상기 일반식 SinXm의 규소 화합물 및/또는 상기 일반식 SiaXbYc의 변성 규소 화합물을 용매에 용해한 용액을 사용한다. 본 발명에서, 상기 용액에 사용하는 용매는 통상, 실온에서의 증기압이 0.001 ~ 200mmHg인 것을 사용한다. 증기압이 200mmHg보다 높을 경우에는, 코팅으로 도막을 형성하는 경우에 용매가 먼저 증발해버려 양호한 도막을 형성하는 것이 곤란해지는 경우가 있다. 한편, 증기압이 0.001mmHg보다 낮은 용매의 경우, 건조가 느려져 규소 화합물의 코팅막 중에 용매가 잔류하기 쉬워져, 후 공정의 열 및/또는 광 처리 후에도 양질의 실리콘 및 변성 실리콘막이 얻어지기 어려운 경우가 있다.
본 발명에서 사용하는 용매로서는, 규소 화합물을 용해하여 용매와 반응하지 않는 것이면 특별히 한정되지 않지만, 구체예로서, n-헥산, n-헵탄, n-옥탄, n-데칸, 디사이클로 펜탄, 벤젠, 톨루엔, 키실렌, 듀렌, 인덴, 테트라하이드로 나프탈렌, 데카하이드로 나프탈렌, 스크와란 등의 탄화 수소계 용매 외에, 디프로필 에테르, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 에틸렌 글리콜 메칠 에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에칠렌 글리콜 메틸 에틸 에테르, 테트라하이드로 푸란, 테트라 하이드로 피란, 1, 2-디메톡시에탄, 비스(2-메톡시 에틸) 에테르, p-디옥산 등의 에테르계용, 더욱이 프로필렌 카보네이트, γ-부틸로 락톤, N-메틸-2-피롤리돈, 디메틸 포름아미드, 아세토니트릴, 디메틸 설폭시드, 클로로포름 등의 극성 용매를 들 수 있다. 이들 중, 규소 화합물 및 변성 규소 화합물과의 용해성과 해당 용액의 안정성 점에서 탄화 수소계 용매, 에트르계 용매가 바람직하고, 더욱 바람직한 용매로서는 탄화 수소계 용매를 들 수 있다. 이들 용매는 단독으로도 혹은 2종 이상의 혼합물로서도 사용할 수 있다. 특히 탄화 수소계 용매는 규소 화합물의 용해성을 향상시켜, 후술하는 열 처리나 광 처리 시의 규소 화합물 잔류를 억제하는 관점에서 적합하다.
본 발명에 있어서의 불순물 농도가 제어된 실리콘막 형성에 있어서, 일반적으로 행해지고 있는 CVD법과 같이 가스를 공급하는 것이 아니라, 상술한 바와 같은 규소 화합물을 용해한 용액을 기판에 도포한 후, 용매를 건조시켜 규소 화합물 막을 형성하여, 해당 규소 화합물 막을 열 분해 및/또는 광 분해하여 금속 실리콘막으로 변환하는, 혹은 열 분해 및/또는 광 분해 후, 더욱이 레이저 처리에 의해 다결정 실리콘막으로 변환하는 것이다. 또, 특히 변성 규소 화합물을 사용한 경우에는, 붕소 원자 또는 인 원자에 의해 변성된 실리콘막을 진공계에서 이온 주입하지 않고, p형 혹은 n형 실리콘막을 형성할 수 있다.
규소 화합물을 함유하는 용액의 도포 방법으로서는 스핀 코팅법, 롤 코팅법, 커튼 코팅법, 딥 코팅법, 스프레이법, 잉크 젯법 등의 방법을 사용할 수 있다. 도포는 일반적으로는 실온 이상의 온도에서 행해진다. 실온 이하의 온도에서는 규소 화합물의 용해성이 저하하여 일부 석출할 경우가 있다. 또, 도포할 경우의 분위기는 산소가 배제된 질소, 헬륨, 아르곤 등의 불활성 가스 속에서 행하는 것이 바람직하다. 더욱이 필요에 따라서 수소 등의 환원성 가스를 혼입한 것이 바람직하다. 스핀 코팅법을 사용할 경우의 스피너 회전수는 형성하는 박막의 두께, 도포 용액 조성에 의해 결정되지만 일반적으로는 100 ~ 5000rpm, 바람직하게는 300 ~ 3000rpm이 사용된다. 도포한 후는 용매를 제거하기 위해 가열 처리를 행한다. 가열하는 온도는 사용하는 용매의 종류, 비점(증기압)에 따라 다르지만 통상 100℃ ~ 200℃이다. 분위기는 상기 도포 공정과 동일하게 산소가 배제된 질소, 헬륨, 아르곤 등의 불활성 가스 속에서 행하는 것이 바람직하다.
본 발명에서는, 상기 규소 화합물을 포함하는 도포막을 열 및/또는 광 처리에 의해 실리콘막으로 변환한다. 본 발명에 있어서 얻어지는 실리콘막은 아모르퍼스 형상 혹은 다결정 형상이지만, 열 처리의 경우에는 일반적으로 도달 온도가 약 550℃ 이하의 온도에서는 아모르퍼스 형상, 그 이상의 온도에서는 다결정 형상의 실리콘막이 얻어진다. 아모르퍼스 형상의 실리콘막을 얻고 싶은 경우는, 바람직하게는 300℃ ~ 550℃, 보다 바람직하게는 350℃ ~ 500℃에서 열 처리가 이루어진다. 도달 온도가 300℃ 미만의 경우는, 규소 화합물의 열 분해가 충분히 진행하지 않아, 충분한 두께의 실리콘막을 형성할 수 없는 경우가 있다. 상기 열 처리를 행할 경우의 분위기는 산소가 배제된 질소, 헬륨, 아르곤 등의 불활성 가스 혹은 수소 등의 환원성 가스를 혼입한 것이 바람직하다. 다결정 형상의 실리콘막을 얻고 싶을 경우는 상기에서 얻어진 아모르퍼스 형상 실리콘막에 레이저를 조사하여 다결정 실리콘막으로 변환할 수 있다. 상기 레이저를 조사할 경우의 분위기는 질소, 헬륨, 아르곤 등의 불활성 가스 혹은 이들 불활성 가스에 수소 등의 환원성 가스를 혼입한 것 등 산소를 포함하지 않은 분위기에로 하는 것이 바람직하다.
한편, 광 처리에 대해서는, 규소 화합물 용액 도막에 대해, 그 용매 제거하기 전 및/또는 용매 제거 후에, 산소가 배제된 불활성 가스 분위기 속에서 행할 수 있다. 용매에 가용인 규소 화합물은 해당 광 처리에 의한 반응에 의해 용매 불용성 강인한 도막으로 변화할 뿐 아니라, 광 처리 후, 또는 그와 동시에 열 처리를 행함으로써 광학적 전기 특성에 뛰어난 실리콘막으로 변환된다.
본 발명에 있어서, 규소 화합물을 실리콘막에 변환할 때의 광 처리에 사용하는 광원으로서는, 저압 혹은 고압의 수은 램프, 중수소 램프, 아크 램프 혹은 아르곤, 크립톤, 크세논 등의 희귀 가스의 방전 광 외에, YAG 레이저 , 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 10 ~ 5000W의 출력인 것이 사용되지만, 통상 100 ~ 1000W로 충분하다. 이들 광원의 파장은 규소 화합물이 다소라도 흡수하는 것이면 특별히 한정되지 않지만 통상 170nm ~ 600nm로, 특히 흡수 효율 점에서 파장 170nm ~ 380nm의 범위에 충분한 강도를 갖는 광원이 특히 바람직하다. 또, 다결정 실리콘막으로의 변환 효율 점에서 레이저 광 사용이 특히 바람직하다. 이들 광 처리 시의 온도는 통상 실온 ~ 500℃로, 얻어지는 실리콘막의 반도체특 성에 따라서 적당히 선택할 수 있다.
본 발명의 상기 규소 화합물 용액의 농도는 1 ~ 80 중량(%) 정도로, 원하는 실리콘막 두께에 따라서 조제할 수 있다. 80%를 넘으면 석출하기 쉬워 균일한 도포막이 얻어지지 않는다.
이들 용액은 목적 기능을 손상하지 않는 범위에서 필요에 따라 불소계, 실리콘계, 노니온계 등의 표면 장력 조절재를 미량 첨가할 수 있다. 이 노니온계 표면 장력 조절재는 용액의 도포 대상물로의 습성을 양호화하여, 도포한 막의 레벨링성을 개량하여, 도막의 돌기 발생, 울퉁불퉁함 발생 등의 방지에 도움이 되는 것이다.
이러한 비 이온성 계면 활성제로서는, 불화 알킬기 혹은 퍼플루오로 알킬기를 갖는 불소계 계면 활성제, 또는 옥시 알킬기를 갖는 폴리에테르 알킬계 계면 활성제를 들 수 있다. 상기 불소계 계면 활성제로서는, C9F19CONHC12H25, C8F17SO2NH-(C2H4O)6H, C9F17O(플루로닉 L-35)C9F17, C9F170(플루로닉 P-84)C9F17, C9F70(테트로닉 704)(C9F17)2등을 들 수 있다. (여기서, 플루로닉 L-35:아사히 덴카 코우교(주) 제품, 폴리옥시 프로필렌 폴리옥시 에틸렌 블록 공중합체, 평균 분자량 1,900; 플루로닉 P-84:아사히 덴카 코우교(주) 제품, 폴리옥시 프로필렌 폴리옥시 에틸렌 블록 공중합체, 평균 분자량 4,200;테틀로닉 704:아사히 덴카 코우교(주) 제품, N, N, N'-테트라키스(폴리옥시 프로필렌 폴리옥시 에틸렌 블록 공중합체), 평균 분자량 5,000) 등을 들 수 있다.
이들 불소계 계면 활성제의 구체예로서는, 에프톱 EF301, 동일 EF303, 동일 EF352(신아키다 카세이(주) 제품), 메가팍 F171, 동일 F173(대일본 잉크(주) 제품), 아사히 가드 AG710(아사히 유리(주) 제품), 플로라드 FC-170C, 동일 FC430, 동일 FC431(스미또모 쓰리엠(주) 제품), 사프론 S-382, 동일 SC101, 동일 SC102, 동일 SC103, 동일 SC104, 동일 SC105, 동일 SC106(아사히 유리(주) 제품), BM-1000, 동일 1100(B.M-Chemie사 제품), Schsego-Fluor(Schwegmann사 제품) 등을 들 수 있다.
또, 폴리에테르 알킬계 계면 활성제로서는, 폴리옥시 에틸렌 알킬 에테르, 폴리옥시 에틸렌 아릴 에테르, 폴리옥시 에틸렌 알킬 페놀 에테르, 폴리옥시에틸렌 지방산 에스테르, 소르비탄 지방산 에스테르, 폴리옥시 에틸렌 소르비탄 지방산 에스테르, 옥시 에틸렌 옥시 프로플렌 블록 폴리머 등을 들 수 있다.
이들 폴리 에틸 알킬계 계면 활성제의 구체예로서는, 에멀겐 105, 동일 430, 동일 810, 동일 920, 레오들 SP-40S, 동일 TW-L120, 에마놀 3199, 동일 4110, 엑셀 P-40S, 브릿지 30, 동일 52, 동일 72, 동일 92, 아락셀 20, 에마졸 320, 트윈 20, 동일 60, 머지 45(어느 것도 (주)카오우 제품), 노니폴 55(산요 카세이(주) 제품) 등을 들 수 있다. 상기 이외의 비 이온성 계면 활성제로서는, 예를 들면 폴리옥시 에틸렌 지방산 에스테르, 폴리옥시 에틸렌 소르비탄 지방산 에스테르, 폴리 알킬렌 옥사이드 블록 공중합체 등이 있으며, 구체적으로는 케미스탓트 2500(산요 카세이 코우교(주) 제품), SN-EX9228(산노푸코(주) 제품), 노날 530(토호우 카세이(주) 제품) 등을 들 수 있다. 이 비 이온성 계면 활성제의 사용량은 (a)+(b) 성분 100중량부에 대해, 바람직하게는 0.01 ~ 10중량부, 특히 바람직하게는 0.1 ~ 5중량부이다. 0.01중량부 미만에서는 비 이온성 계면 활성제 효과를 발휘할 수 없으며, 한편, 10중량부를 넘으면 얻어지는 조성물이 발포하기 쉬워짐과 동시에, 열 변색을 일으키는 경우가 있어 바람직하지 못하다.
이렇게 하여 조제한 규소 화합물 용액의 점도는 통상 1 ~ 100mPaㆍs의 범위인 것으로 도포 장치나 목적하는 도포막 두께에 따라서 적당히 선택할 수 있다. 100mPaㆍs를 넘으면 균일한 도포막을 얻는 것이 곤란해진다.
본 발명에서는 절연막 형성을 극력 액체 재료를 사용하는 방법으로 행한다. 절연막 형성에 사용되는 액체 재료로서는, 폴리실라잔이나 SOG 및 각종 유기 재료가 있다. 유기 재료에는 폴리이미드나 아크릴계 재료 등 각종 재료가 있으며, 박막 트랜지스터의 전기적 특성을 좌우하는 게이트 절연막으로서는 맞지 않지만, 층간 절연막이나 패시베이션용 절연막으로서 이용할 수 있다. 폴리실라잔은 Si-N-Si 결합을 가지고, SOG는 Si-0-Si 결합을 가지며, 양자 모두 상온에서 액체이며, 스핀 코팅법, 롤 코팅법, 커튼 코팅법, 딥 코팅법, 스프레이법, 잉크 젯법 등 방법으로 기판 상에 도포막을 형성할 수 있다. 도포막 형성 방법은 절연막의 두께나 막 두께의 균일성, 기판 사이즈나 형상 등에 의해 선택할 수 있다. 또, 도포막을 형성한 후의 열 처리 온도는 일반적으로는 높을수록 막질의 절연막이 얻어지지만, 사용하는 기판의 내열성이나 반도체 장치의 프로세스 조건을 고려하여 적당한 온도에서 행해진다. 열 처리 온도가 300 내지 500℃ 정도의 비교적 저온에 한정될 경우는, 폴리실라잔을 사용한 쪽이 SOG보다 막질이 좋은 절연막을 형성할 수 있다. 또, 액체 재료 중에 기판을 침적함으로써 기판 표면에 절연막을 형성하는 방법도 있다. 예를 들면, 일본국 공개 특허 공보 제(평) 5-259154에 개시되어 있는 바와 같이 불화 수소산의 수용액 중에 기판을 침적하고, 해당 수용액에 붕산을 첨가함으로써, 기판 상에 SiO2막을 형성할 수도 있다. 더구나, 게이트 절연막은 그 막질이나 형성 방법이 박막 트랜지스터의 전기 특성을 크게 좌우하기 때문에, 특히 고성능 박막 트랜지스터를 얻을 필요가 있을 경우에는, 종래의 진공 장치를 사용한 성막 방법이나 열 산화 혹은 플라즈마 산화에 의해 형성할 수도 있다.
본 발명에서는 도전막 형성을 극력 액체 재료를 사용하는 방법으로 행한다. 액체 재료를 사용한 도전막 형성에는, 액체 재료를 스핀 코팅법 등에 의해 기판 상에 도포막을 형성하는 공정과 해당 도포막을 열 처리하여 도전막으로 하는 공정으로 이루어지는 방법과, 액체 재료 중에 기판을 침적하여 기판 표면에 도전막을 형성하는 방법이 있다. 상기 도포막을 사용하는 방법에서 사용되는 액체 재료에는, 금속 미립자를 유기 용액 중에 분산한 현탁액이나 금속을 포함하는 유기 화합물을 용제에 녹인 용액을 이용할 수 있다. 현탁액으로는 귀금속의 미립자를 사용한 것이 알려져 있으며, Au나 Ag 등의 금속막을 형성할 수 있다. 금속을 포함하는 유기 화합물 용액에는 Al, Cu 등을 포함하는 것이 있으며, In과 Sn을 포함하는 유기 화합물로부터는 투명 도전막인 ITO막을 형성할 수 있다. 또, 침적법에 의한 도전막 형성에서는 소위 도금법을 이용할 수 있으며, Ni, Cu, Au 등의 금속막을 형성할 수 있다. 도전막 형성에 있어서, 하층의 배선이나 전극 혹은 박막 트랜지스터의 소스ㆍ드레인 영역과의 접촉 저항을 확보하기 위해, 종래의 형성 방법인 스퍼터법을 사용하거나, 스퍼터법과 상기 액체 재료를 사용하는 방법과 조합시켜 도전막을 형성할 수도 있다.
이하 본 발명의 실시예에 대해서 설명한다.
(실시예 1)
본 발명의 제 1 실시예를 도 5를 참조하여 설명한다. 도 5는 본 발명에 의한 코플레이너형 박막 트랜지스터의 제조 방법을 그 공정을 따라 도시한다.
도 5a에 있어서 유리 기판(501) 상에 규소 화합물로서 사이클로 펜타실란과 사이클로 헥사실란의 혼합물을 벤젠을 용매로 하는 5% 용액을 사용하여, 회전수 500rpm에서 도포막을 형성했다. 다음으로 100℃ 20분의 열 처리를 행하여 도포막의 용제를 제거한 후, 더욱이 400℃ 30분의 열 처리를 행하여, 상기 도포막을 금속 상의 실리콘막으로 했다. 다음으로 에너지 밀도 250mJ/cm2로 레이저 어닐을 행하여, 다결정 실리콘막을 형성했다. 다음으로 포토 에칭에 의해 소스, 드레인 및 채널 영역이 되는 아일랜드 영역(502)을 형성했다.
상기 소스, 드레인 및 채널 영역이 되는 아일랜드 영역은 논도프 실리콘막으로 형성했지만, 박막 트랜지스터의 Vth 제어를 위해 인 또는 붕소를 도프한 도프 실리콘막으로 해도 된다. 이를 위해서는 사이클로 펜타실란과 사이클로 헥사실란의 혼합물인 규소 화합물과, 인 변성 실란 화합물 또는 붕소 변성 실란 화합물의 혼합물을 도포막으로 한다. 도포막의 열 처리 및 레이저 어닐은 상술한 것과 거의 동일 조건에서 행한다. 도프 실리콘막의 인 또는 붕소 농도 제어는 상기 규소 화합물과 변성 실란의 혼합 비율에 의해 조정할 수 있다.
상기 도프 실리콘막의 인 또는 붕소의 농도 제어 방법으로서, 상기 규소 화합물에 의한 도포막과 인 또는 붕소에 의한 변성 실란 화합물에 의한 도포막의 적층막을 사용할 수 있다. 상기 적층막을 형성한 후 레이저 어닐함으로써, 도프 실리콘막 중의 불순물이 논도프 실리콘막으로 확산한다. 불순물의 농도 제어는 상기 도포막의 막 두께와 레이저 어닐 조건에 의해 제어할 수 있다.
다음으로, 도 5b에 도시하는 바와 같이 게이트 절연막(503)을 액체 재료를 사용하여 형성했다. 우선 키실렌을 용제로 하는 5% 농도의 폴리실라잔을 회전수 2000rpm에서 기판에 도포하여, 막 두께 약 1200Å의 도포막을 형성했다. 다음으로 상기 도포막을 80℃ 30분의 가열을 행하여 용제를 제거하고, 다음으로 350℃에서 60분의 열 처리를 행하여 SiO2막으로 변성하여 게이트 절연막(503)을 형성했다. 상기 350℃의 열 처리는 산소 함유 분위기에서 행했지만, 산소와 수증기를 포함하는 분위기 속에서 행하면, 게이트 절연막의 전기 특성이나 MOS 계면 특성이 향상하여 박막 트랜지스터로서의 신뢰성도 향상한다.
다음으로, 액체 재료에 의해 게이트 전극(504)을 형성한다. 게이트 전극에는 액체 재료를 사용하여 형성되는 도프 실리콘막이나 금속 미립자의 현탁액을 사용하여 형성되는 금속막, 혹은 도금법으로 형성되는 금속막 등을 이용할 수 있지만, 본 실시예에서는 액체 재료에 의해 형성되는 ITO막을 사용했다. 우선, 인듐과 주석을 함유하는 유기 화합물을 키실렌을 용매로 한 농도 8%의 용액을 사용하여, 회전수 1500rpm에서 기판 상에 도포막을 형성한다. 다음으로 80℃의 열 처리에 의해 용매를 제거하고, 다음으로 300℃의 열 처리를 행하여 막 두께 2000Å의 ITO막을 형성했다. 다음으로 포토 에칭에 의해 도 5b에 도시하는 바와 같이 게이트 전극(504)을 형성했다. 더구나, 상기 열 처리에 있어서, 300℃에서 30분 내지 60분 정도의 열 처리를 행한 후, 계속 수소 함유의 환원 분위기에서 기판을 200℃, 바람직하게는 150℃ 정도까지 냉각한 후 대기 중으로 추출하면 ITO막의 저항을 보다 저감할 수 있다.
다음으로 도 5c에 도시하는 바와 같이 게이트 전극을 마스크로 게이트 절연막을 제거하여, 소스ㆍ드레인 영역이 되는 실리콘막(505 및 506)을 노출시킨다.
다음으로 도 5d에 도시하는 바와 같이 실리콘 원자와 붕소 또는 인 함유의 액체 재료를 사용하여 도프 실리콘막(507)을 형성한다. 해당 도프 실리콘막은 상기 노출된 소스ㆍ드레인 영역(505 및 506)을 덮도록 형성된다. 본 실시예에서는 실리콘 원자와 붕소 또는 인 함유의 액체 재료로서 인 변성 규소 화합물을 톨루엔을 용매로 한 용액을 사용했다. 상기 용액을 기판에 스핀 코팅하여 도포막을 형성하고, 150℃의 열 처리에 의해 용매를 제거하고, 다음으로 350℃의 열 처리에 의해 도프 아모르퍼스 실리콘막으로 하며, 다음으로 XeCl에 의한 레이저 어닐을 행했다. 상기 레이저 어닐에 의해 실리콘막은 다결정화함과 동시에, 도프 실리콘막(507)으로부터 인이 하층의 실리콘막으로 확산하여 소스ㆍ드레인 영역(505 및 506)이 n형의 다결정 실리콘으로서 형성된다.
다음으로 도 5e에 도시하는 바와 같이, n형 다결정 실리콘을 포토 에칭하여 소스ㆍ드레인 영역의 일부(508, 509)로서 형성한다. 따라서, 소스ㆍ드레인 영역은 부분적으로 2층 구조가 되지만, 해당 2층 구조 부분은 적어도 소스ㆍ드레인 영역의 전극 추출을 위한 컨택트 홀이 개구되는 위치에 형성되도록 한다. 다음으로, 폴리실라잔을 사용하여 층간 절연막(510)을 형성했다. 우선 농도 10%의 용액을 회전수 1000rpm에서 기판 상에 도포하여 도포막을 형성한다. 다음으로 80℃의 가열을 행하여 용제인 키실렌을 제거하고, 다음으로 350℃의 열 처리를 행하여 막 두께 약 5000Å의 SiO2막을 형성했다. 상기 350℃의 열 처리는 산소 함유 분위기에서 행했지만, 산소와 수증기를 포함하는 분위기 속에서 행하면, 절연막으로서의 전기 특성이나 신뢰성을 보다 향상시킬 수 있다.
다음으로 상기 층간 절연막에 컨택트 홀을 개구한 후, 도 5f에 도시하는 바와 같이 액체 재료를 사용하여 소스ㆍ드레인용 전극(511)을 형성했다. 해당 전극 형성에 사용되는 액체 재료로서는, 금속 미립자를 유기 용제에 분산시킨 현탁액이나 인듐과 주석을 함유하는 유기 화합물을 유기 용매에 녹인 용액을 사용할 수 있다. 또, 무전해 도금에 의해 형성되는 니켈막 등의 박막을 이용할 수도 있다. 액정 표시 장치 등에 사용되는 투명 전극을 갖는 박막 트랜지스터를 형성할 경우에는, 해당 투명 도전막을 인듐과 주석을 함유하는 유기 화합물을 액체 재료로서 사용할 수 있다. 본 실시예에서는 입경 수십 Å에 금 미립자를 유기 용제에 분산시킨 현탁액을 사용했다. 해당 현탁액을 기판 상에 도포하여 도포막을 형성하고, 다음으로 200℃의 열 처리를 행하여 도전막으로 하여, 도 5f에 도시하는 바와 같이 패터닝하여 전극(511, 511')을 형성했다.
(실시예 2)
본 발명의 제 2 실시예를 도 6을 참조하여 설명한다. 도 6은 본 발명에 의한 스태거형 박막 트랜지스터의 제조 방법을 그 공정을 따라 도시한다.
도 6a에 있어서, 601은 유리 기판, 602 및 603은 소스ㆍ드레인 영역이 되는 불순물을 도프한 도프 실리콘막이다. 도프 실리콘막 형성에는 인 변성 실란 화합물 용액을 사용했다. 인 변성 실란 화합물 용액을 스핀 코팅법에 의해 기판에 도포하여 도포막을 형성한다. 다음으로 80℃ 내지 150℃의 열 처리에서 도포막의 용제를 제거하고 더욱 350℃ 30분의 열 처리를 행하여 아모르퍼스 상태의 도프 실리콘막으로 한다. 다음으로 에너지 밀도 약 300mJ/cm2로 레이저 어닐을 행하여 도프 실리콘막을 다결정화한다. 다음으로 포토 에칭에 의해 패터닝하여 소스ㆍ드레인 영역(602 및 603)을 형성한다.
다음으로 도 6b에 도시하는 바와 같이 채널 영역이 되는 실리콘막(604)을 형성한다. 우선, 규소 화합물로서 사이클로 펜타실란과 사이클로 헥사실란의 혼합물을 벤젠을 용매로 하는 5% 용액을 사용하여, 회전수 500rpm에서 도포막을 형성한다. 다음으로, 100℃에서 350℃까지 온도를 서서히 올리는 열 처리를 행하여 도포막의 용제를 제거함과 동시에 아모르퍼스 상태의 실리콘막으로 한 후, 에너지 밀도 250mJ/cm2로 레이저 어닐을 행하여 해당 실리콘막을 다결정화했다. 다음으로 도 6b에 도시하는 바와 같이 포토 에칭에 의해 소스ㆍ드레인과 접속하도록 채널 영역이 되는 아일랜드 영역(604)을 형성했다.
상기 채널 영역은 논도프 실리콘막으로 형성했지만, 박막 트랜지스터의 Vth 제어를 위해 인 또는 붕소를 도프한 도프 실리콘막으로 해도 된다. 이를 위해서는 사이클로 펜타실란과 사이클로 헥사실란의 혼합물인 규소 화합물과, 인 변성 실란 화합물 또는 붕소 변성 실란 화합물의 혼합물을 사용하여 도포막을 형성한다. 도포막의 열 처리 및 레이저 어닐은 상술한 것과 거의 동일 조건에서 행한다. 도프 실리콘막의 인 또는 붕소 농도 제어는 상기 규소 화합물과 변성 실란의 혼합 비율에 의해 조정할 수 있다.
상기 도프 실리콘막의 인 또는 붕소의 농도 제어 방법으로서, 상기 규소 화합물에 의한 도포막과 인 또는 붕소에 의한 변성 실란 화합물에 의한 도포막의 적층막을 사용할 수 있다. 상기 적층막을 형성한 후 레이저 어닐함으로써, 도프 실리콘막 중의 불순물이 논도프 실리콘막으로 확산한다. 불순물의 농도 제어는 상기 변성 실란 중의 인 또는 붕소의 농도 뿐만 아니라, 상기 적층막 각각의 막 두께나 레이저 어닐 조건에 의해 제어할 수 있다.
다음으로 도 6c에 도시하는 바와 같이 액체 재료에 의해 게이트 절연막(605)을 형성한다. 우선, 5% 농도의 폴리실라잔을 회전수 2000rpm에서 기판에 도포하여, 막 두께 약 1200Å의 도포막을 형성한다. 다음으로 상기 도포막을 350℃에서 30분의 열 처리를 행하여 SiO2막으로 변성하여 게이트 절연막(605)을 형성했다.
다음으로 도 6d에 도시하는 바와 같이 액체 재료에 의해 게이트 전극(606)을 형성한다. 게이트 전극에는 액체 재료를 사용하여 형성되는 도프 실리콘막이나 금속 미립자의 현탁액을 사용하여 형성되는 금속막, 혹은 도금법으로 형성되는 금속막 등을 이용할 수 있지만, 본 실시예에서는 액체 재료에 의해 형성되는 ITO막을 사용했다. 우선, 인듐과 주석을 함유하는 유기 화합물을 키실렌을 용매로 한 농도 8%의 용액을 사용하여, 회전수 1500rpm에서 기판 상에 도포막을 형성한다. 다음으로 80℃의 열 처리에 의해 용매를 제거하고, 다음으로 300℃의 열 처리를 행하여 막 두께 2000Å의 ITO막을 형성했다. 다음으로 포토 에칭에 의해 도 6d에 도시하는 바와 같이 게이트 전극(606)을 형성했다. 더구나, 상기 열 처리에 있어서, 300℃에서 30분 ~ 60분 정도의 열 처리를 행한 후, 계속 수소 함유의 환원 분위기에서 기판을 200℃, 바람직하게는 150℃ 정도까지 냉각한 후 대기 중에 추출하면 ITO막의 저항을 보다 저감할 수 있다.
다음으로 도 6e에 도시하는 바와 같이 액체 재료를 사용하여 층간 절연막(607)을 형성한다. 우선 농도 10%의 용액을 회전수 1000rpm에서 기판 상에 도포하여 도포막을 형성한다. 다음으로 80℃의 가열을 행하여 용제인 키실렌을 제거하고, 다음으로 350℃의 열 처리를 행하여 막 두께 약 5000Å의 SiO2막을 형성했다. 상기 350℃의 열 처리는 산소 함유 분위기에서 행했지만, 산소와 수증기를 포함하는 분위기 속에서 행하면, 절연막으로서의 전기 특성이나 신뢰성을 보다 향상시킬 수 있다.
다음으로 도 6f에 도시하는 바와 같이 상기 층간 절연막(607)에 컨택트 홀을 개구한 후, 액체 재료를 사용하여 전극(608, 608')을 형성했다. 전극 형성에 사용되는 액체 재료로서는, 금속 미립자를 유기 용제에 분산시킨 현탁액이나 인듐과 주석을 함유하는 유기 화합물을 유기 용매에 녹인 용액을 사용할 수 있다. 또, 무전해 도금에 의해 형성되는 니켈막 등의 박막을 사용할 수도 있다. 액정 표시 장치 등에 사용되는 투명 전극을 갖는 박막 트랜지스터를 형성할 경우에는, 해당 투명 도전막을 인듐과 주석을 함유하는 유기 화합물을 액체 재료로서 사용할 수 있다.
본 실시예에서는 ITO막에 의해 전극을 형성했다. 우선, 인듐과 주석을 함유하는 유기 화합물을 키실렌을 용매로 한 농도 8%의 용액을 사용하여, 회전수 1500rpm에서 기판 상에 도포막을 형성한다. 다음으로 80℃의 열 처리에 의해 용매를 제거하고, 다음으로 300℃의 열 처리를 행하여 막 두께 약 2000Å의 ITO막을 형성했다. 다음으로 포토 에칭에 의해 도 6f에 도시하는 바와 같이 전극(608)을 형성했다. 더구나, 상기 열 처리에 있어서, 300℃에서 30분 ~ 60분 정도의 열 처리를 행한 후, 계속해서 수소 함유의 환원 분위기에서 기판을 200℃, 바람직하게는 150℃ 정도까지 냉각한 후 대기 중에 추출하면 ITO막의 저항을 보다 저감할 수 있다. 또, 상기 전극은 투명 전극으로 액정 표시 장치 등에서 필요시되는 화소 전극으로서도 이용할 수 있다.
(실시예 3)
본 발명의 제 3 실시예를 도 7을 참조하여 설명한다. 도 7은 본 발명에 의한 역스태거형 박막 트랜지스터의 제조 방법을 그 공정을 따라 도시한다.
우선, 도 7a에 도시하는 바와 같이 유리 기판(701) 상에 게이트 전극(702)을 형성한다. 본 실시예에서는 무전해 도금법에 의해 게이트 전극을 형성했다. 도금액에는 나트륨 프리의 니켈 도금액을 사용하여, 막 두께 약 4000Å의 니켈막을 기판 상에 형성했다. 니켈막 성장은 도금액에 기판을 침적하여 니켈을 석출시킴으로써 행해지지만, 그 선처리 공정으로서 기판의 표면 세정이나 엑티베이터 처리가 있다. 이들 선공정 처리에서는 통상 나트륨이 함유된 용액을 사용하지만, 본 발명에서는 이들 선공정 처리에서도 나트륨 프리 용액을 사용하여 행했다. 니켈막의 패터닝은 통상의 포토 에칭법에 의해 행했다. 니켈의 에칭액은 초산과 빙초산의 혼산으로 행했다.
다음으로 도 7b에 도시하는 바와 같이 액체 재료를 사용하여 게이트 절연막(703)을 형성했다. 우선, 5% 농도의 폴리실라잔을 회전수 2000rpm에서 기판에 도포하여, 막 두께 약 1200Å의 도포막을 형성한다. 다음으로 상기 도포막 중의 용제를 제거하는 열 처리를 80℃에서 행하고, 다음으로 350℃에서 30분의 열 처리를 행하여 SiO2막으로 변성하여 게이트 절연막(703)으로 했다.
다음으로 도 7c에 도시하는 바와 같이 액체 재료를 사용하여 채널층이 되는 실리콘막(704)을 형성한다. 우선, 규소 화합물로서 사이클로 펜타실란과 사이클로 헥사실란의 혼합물을 벤젠을 용매로 하는 5% 용액을 사용하여, 회전수 500rpm에서 도포막을 형성한다. 150℃의 열 처리에 의해 용매를 제거하고, 다음으로 300℃ 30분의 열 처리를 행하여 금속 형상의 실리콘막으로 한 후, 에너지 밀도 250mJ/cm2로 레이저 어닐을 행하여 다결정 실리콘막을 형성했다.
상기 열 처리 공정 및 레이저 어닐 후에 아모르퍼스 실리콘막을 얻을 경우는, 상기 열 처리 온도를 450℃ 이상으로 하여 레이저 어닐 공정을 행하지만, 레이저 에너지가 낮은 조건에서 레이저 어닐을 행한다. 단, 아모르퍼스 실리콘막의 아모르퍼스화의 정도나 다결정 상태의 비율, 혹은 실리콘이 유기 화합물로서 막 중에 잔존하는 비율 등은 상기 열 처리 온도와 그 시간 및 상기 에너지 밀도와 상기 도포막의 막 두께에 의존하기 때문에, 원하는 아모르퍼스 실리콘막을 얻기 위해서는 그들 조건을 최적화할 필요가 있다.
다음으로 도 7d에 도시하는 바와 같이, 액체 재료를 사용하여 채널 보호막이 되는 절연막(705)과 소스ㆍ드레인 영역이 되는 불순물 도프의 실리콘막(706 및 707)을 형성한다. 채널 보호막은 예를 들면 상기 게이트 전극과 마찬가지로 폴리 실라잔을 사용하여 형성할 수 있다. 소스ㆍ드레인 영역이 되는 도프 실리콘막 형성은 우선 인 또는 붕소 변성 실란 화합물의 도포막을 형성한다. 다음으로 80℃ 내지 150℃의 열 처리에서 도포막의 용제를 제거하고 더욱이 350℃ 30분의 열 처리를 행하여 아모르퍼스 상태의 도프 실리콘막으로 한다. 다음으로 에너지 밀도 약 300mJ/cm2으로 레이저 어닐을 행하여 도프 실리콘막을 다결정화한다. 상기 레이저 어닐 시에 도프 실리콘막보다 하층의 논도프 실리콘막에 불순물이 확산한다. 다음으로 포토 에칭에 의해 패터닝하여 소스ㆍ드레인 영역(706 및 707)을 형성한다.
다음으로 도 7e에 도시하는 바와 같이 액체 재료에 의해 전극(708)을 형성한다. 본 실시예에서는 해당 전극을 ITO막으로 형성했다. 우선, 인듐과 주석을 함유하는 유기 화합물을 키실렌을 용매로 한 농도 8%의 용액을 사용하여, 회전수 1500rpm에서 기판 상에 도포막을 형성한다. 다음으로 80℃의 열 처리에 의해 용매를 제거하고, 다음으로 300℃의 열 처리를 행하여 막 두께 약 2000Å의 ITO막을 형성했다. 다음으로 포토 에칭에 의해 도 7e에 도시하는 바와 같이 전극(708 및 708')을 형성했다. 더구나, 상기 열 처리에 있어서, 300℃에서 30분 내지 60분 정도의 열 처리를 행한 후, 계속해서 수소 함유의 환원 분위기에서 기판을 200℃, 바람직하게는 150℃ 정도까지 냉각한 후 대기 중에 추출하면 ITO막의 저항을 보다 저감할 수 있다. 또, 상기 전극은 투명 전극으로 액정 표시 장치 등에서 필요해지는 화소 전극으로서도 이용할 수 있다.
본 발명에 있어서의 박막 트랜지스터의 제조 방법은 박막 트랜지스터를 구성하는 실리콘막, 절연막, 도전막의 각 박막의 전부 또는 일부 박막을 액체 재료를 사용하여 형성한다. 그 주된 방법은 액체 재료를 기판에 도포하여 도포막을 형성하고, 해당 도포막을 열 처리함으로써 원하는 박막을 형성하는 것이다. 따라서, 종래의 CVD법이나 스퍼터법에 의한 성막 방법이 본질적으로 내재하고 있는 각종 과제를 해결하는 것으로, 소형이고 염가인 장치에 의해, 생산성이 높고, 결함이 적으며, 수율이 높고, 단차부의 피복성이 좋으며, 저 코스트로 박막 형성을 할 수 있으며, 따라서 저 코스트로 박막 트랜지스터를 제조할 수 있다.
또, 본 발명의 박막 트랜지스터의 제조 방법에서는, 불순물량이 제어된 실리콘막을 액체 재료를 사용하여 형성한다. 따라서, 실리콘막으로의 불순물 도프 및 해당 불순물량 제어에 고가의 장치를 사용하는 이온 주입법을 사용할 필요가 없기 때문에, 저 코스트로 박막 트랜지스터를 제조할 수 있다.

Claims (33)

  1. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    상기 불순물 농도가 제어된 실리콘막은 논도프 실리콘막과 도프 실리콘막으로 이루어지며, 상기 논도프 실리콘막 형성이 실리콘 원자 함유 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 그 도포막을 논도프 실리콘막으로 하는 열 처리 공정으로 이루어지며, 상기 도프 실리콘막 형성이 실리콘 원자와 불순물 함유 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 그 도포막을 도프 실리콘막으로 하는 열 처리 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 논도프 실리콘막과 도프 실리콘막으로 이루어진 불순물 농도가 제어된 실리콘막에서, 상기 논도프 실리콘막이 채널 영역을 형성하며, 상기 도프 실리콘막이 소스ㆍ드레인 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 도프 실리콘막은 게이트 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  4. 제 1 항 ~ 제 3 항 중 어느 한 항에 있어서,
    상기 도프 실리콘막은 전극 및 배선을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  5. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    원하는 불순물 농도를 포함하는 상기 불순물 농도가 제어된 실리콘막을 얻기 위해, 실리콘 원자를 포함하는 액체 재료와, 실리콘 원자와 불순물을 포함하는 액체 재료의 혼합액을 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 그 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  6. 제 5 항에 있어서,
    상기 원하는 불순물 농도를 포함하는 상기 불순물 농도가 제어된 실리콘막은 채널 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  7. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    상기 불순물 농도가 제어된 실리콘막은 논도프 실리콘막과 도프 실리콘막의 적층막으로 형성되며, 상기 논도프 실리콘막 형성이 실리콘 원자 함유 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 그 도포막을 논도프 실리콘막으로 하는 열 처리 공정으로 이루어지며, 상기 도프 실리콘막 형성이 실리콘 원자와 불순물을 포함하는 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 그 도포막을 도프 실리콘막으로 하는 열 처리 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  8. 제 7 항에 있어서,
    상기 논도프 실리콘막과 도프 실리콘막의 적층막으로 이루어지는 불순물 농도가 제어된 실리콘막은 채널 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  9. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    절연 기판 또는 절연막 상에, 실리콘 원자를 포함하는 액체 재료 또는 실리콘 원자와 불순물을 포함하는 액체 재료를 도포하여 도포막을 형성하는 공정과, 그 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정과, 그 실리콘막을 패터닝하여 소스, 드레인 및 채널이 되는 아일랜드 영역을 형성하는 공정과, 게이트 절연막을 형성하는 공정과, 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로 하여 소스, 드레인 영역 상의 게이트 절연막을 제거하여 소스, 드레인 영역이 되는 실리콘막을 노출하는 공정과, 실리콘 원자와 불순물을 포함하는 액체 재료를 노출한 소스ㆍ드레인 영역 상에 도포하여 도포막을 형성하는 공정과, 그 도포막을 열 처리하여 도프 실리콘막을 형성하는 제 1 열 처리 공정과, 그 도프 실리콘막 중의 불순물을 하층 실리콘막으로 확산하는 제 2 열 처리 공정과, 상기 도프 실리콘막을 패터닝하여 상기 소스ㆍ드레인 영역 상의 일부에 중첩하는 패턴을 형성하는 공정과, 층간 절연막을 형성하는 공정과, 층간 절연막에 컨택트 홀을 개구하는 공정과, 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  10. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    절연 기판 또는 절연막 상에, 실리콘 원자와 불순물을 포함하는 액체 재료를 도포하여 도포막을 형성하는 공정과, 그 도포막을 열 처리하여 도프 실리콘막으로서 소스, 드레인 영역을 형성하는 공정과, 실리콘 원자를 포함하는 액체 재료 또는 실리콘 원자와 불순물을 포함하는 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 그 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정과, 그 불순물 농도가 제어된 실리콘막을 패터닝하여 상기 소스, 드레인 영역과 접속하는 채널 영역을 포함하는 아일랜드 영역을 형성하는 공정과, 게이트 절연막을 형성하는 공정과, 게이트 전극을 형성하는 공정과, 층간 절연막을 형성하는 공정과, 층간 절연막에 컨택트 홀을 개구하는 공정과, 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  11. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    절연 기판 또는 절연막 상에, 게이트 전극을 형성하는 공정과, 게이트 절연막을 형성하는 공정과, 실리콘 원자를 포함하는 액체 재료 또는 실리콘 원자와 불순물을 포함하는 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 그 도포막을 불순물 농도가 제어된 실리콘막으로 하는 열 처리 공정과, 실리콘 원자와 불순물을 포함하는 액체 재료를 도포하여 도포막을 형성하는 공정과, 그 도포막을 열 처리하여 불순물 도프 실리콘막으로서 소스, 드레인 영역을 형성하는 공정과, 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  12. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    상기 액체 재료를 기판에 도포하여 도포막을 형성하고, 다음으로 그 도포막을 열 처리하여 불순물 농도가 제어된 실리콘막을 형성하는 상기 열 처리 공정은 상기 도포막으로부터 용매를 제거하는 제 1 열 처리 공정과, 다음으로 불순물 농도가 제어된 실리콘막을 형성하는 제 2 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  13. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    상기 액체 재료를 기판에 도포하여 도포막을 형성하고, 다음으로 그 도포막을 열 처리하여 불순물 농도가 제어된 실리콘막을 형성하는 상기 열 처리 공정은 상기 도포막으로부터 용매를 제거하는 제 1 열 처리 공정과, 다음으로 불순물 농도가 제어된 실리콘막을 형성하는 제 2 열 처리 공정과, 다음으로 해당 불순물 농도가 제어된 실리콘막을 결정화하는 제 3 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 열 처리 공정은 용매를 제거하는 건조 공정과 그 도포막 내에서 열 분해 및/또는 광 분해하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  15. 제 14 항에 있어서,
    상기 광 분해하는 공정은 파장이 170nm 이상 380nm 이하의 광을 상기 도포막에 조사하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 제 2 또는 제 3 열 처리 공정은 램프 어닐 또는 레이저 어닐에 의한 열 처리인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  17. 제 12 항 ~ 제 16 항 중 어느 한 항에 있어서,
    상기 제 1, 제 2, 제 3 열 처리 공정은 그 열 처리 공정을 거쳐 형성된 불순물 농도가 제어된 실리콘막 중에 포함되는 산소 원자가 100ppm 이하가 되도록, 산소 농도가 제어된 분위기에서 처리되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  18. 제 1 항, 제 5 항 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서, 상기 절연막 형성 공정은 기판에 폴리실라잔(polysilazane)을 도포하는 공정과, 다음으로 열 처리에 의해 도포된 폴리실라잔을 SiO2막으로 하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  19. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서, 도전막 형성 공정은 금속 함유 액체 재료를 기판에 도포하여 도포막을 형성하는 공정과, 다음으로 열 처리에 의해 그 도포막을 도전막으로 하는 공정과, 다음으로 그 도전막을 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  20. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    상기 도전막 형성 공정은 도금법에 의해 기판에 도전막을 형성하는 공정과, 다음으로 그 도전막을 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  21. 제 1 항 ~ 제 5 항, 제 8 항, 제 9 항 중 어느 한 항에 있어서,
    상기 도전막 형성 공정은 기판에 인듐과 주석을 포함하는 유기 화합물을 도포하여 도포막을 형성하는 공정과, 그 도포막을 ITO막으로 하는 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  22. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서, 상기 박막 트랜지스터는 투명 도전막을 가지며, 그 투명 도전막을 형성하는 공정은 기판에 인듐과 주석을 포함하는 유기 화합물을 도포하여 도포막을 형성하는 공정과, 그 도포막을 ITO로 하는 열 처리 공정으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  23. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항 중 어느 한 항에 있어서,
    상기 불순물 농도가 제어된 실리콘막 형성을 위한 액체 재료는 일반식 SinXm(여기서, n은 5이상의 정수를 나타내며, m은 n 또는 2n-2 또는 2n의 정수를 나타내며, X는 수소 원자 및/또는 할로겐 원자를 나타냄)으로 표현되는 환계(環系)를 갖는 규소 화합물을 포함하는 용액인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  24. 제 23 항에 있어서,
    상기 일반식 SinXm에서 나타나는 환계를 갖는 규소 화합물은 n이 5이상 20이하인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  25. 제 1 항, 제 5 항, 제 7 항, 제 9 항, 제 10 항, 제 11 항, 제 22 항 중 어느 한 항에 있어서,
    상기 불순물 농도가 제어된 실리콘막 형성을 위한 액체 재료는 일반식 SiaXbYc(여기서, X는 수소 원자 및/또는 할로겐 원자를 나타내며, Y는 붕소 원자 또는 인 원자를 나타내며, a는 3이상의 정수를 나타내며, b는 a이상 2a+c+2이하의 정수를 나타내며, c는 1이상 a이하의 정수를 나타냄)로 표현되는 규소 화합물을 포함하는 용액인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  26. 제 25 항에 있어서,
    상기 일반식 SiaXbYc(여기서, X는 수소 원자 및/또는 할로겐 원자를 나타내며, Y는 붕소 원자 또는 인 원자를 나타내며, a 및 c는 3이상의 정수를 나타내며, b는 a이상 2a+c+2이하의 정수를 나타냄)로 표현되는 규소 화합물에 있어서, a+c가 5이상 20이하인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  27. 제 23 항 ~ 제 26 항 중 어느 한 항에 있어서,
    상기 규소 화합물을 함유하는 용액은 용질 농도가 1 ~ 80중량%인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  28. 제 23 항 ~ 제 26 항 중 어느 한 항에 있어서,
    상기 규소 화합물을 함유하는 용액은 점도가 1 ~ 100mPaㆍs인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  29. 제 23 항 ~ 제 26 항 중 어느 한 항에 있어서,
    상기 규소 화합물을 함유하는 용액은 실온에 있어서의 증기압이 0.001 ~ 100 mmHg인 용매를 포함하고 있는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  30. 제 29 항에 있어서,
    상기 용매가 탄화 수소계 용매인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  31. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    상기 각 박막의 모든 박막 또는 대부분의 박막이 액체 재료를 사용하는 방법으로 형성되고, 또한 그 박막 형성에 있어서 진공 장치를 사용하지 않는 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  32. 불순물 농도가 제어된 실리콘막과 절연막 및 도전막의 각 박막을 갖는 박막 트랜지스터 제조 방법에 있어서,
    상기 박막 트랜지스터는 투명 도전막을 갖고 있으며, 상기 각 박막의 모든 박막 또는 대부분의 박막이 액체 재료를 사용하는 방법으로 형성되고, 또한 그 박막 형성에 있어서 진공 장치를 사용하지 않는 방법으로 형성되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  33. 제 31 항 또는 제 32 항에 있어서,
    상기 액체 재료에 의해 형성되는 각 박막의 형성 방법에서, 그 액체 재료를 기판에 도포하여 도포막을 형성하는 방법이 롤 코팅법, 커튼 코팅법, 딥 코팅법, 스프레이법, 잉크 젯법 중 어느 한 방법 또는 상기 어느 한 방법과 스핀 코팅법을 조합시킨 방법인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
KR10-2000-7013441A 1999-03-30 2000-03-29 박막 트랜지스터의 제조 방법 KR100412744B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12750299 1999-03-30
JP99-127502 1999-03-30

Publications (2)

Publication Number Publication Date
KR20010043915A true KR20010043915A (ko) 2001-05-25
KR100412744B1 KR100412744B1 (ko) 2003-12-31

Family

ID=14961573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013441A KR100412744B1 (ko) 1999-03-30 2000-03-29 박막 트랜지스터의 제조 방법

Country Status (8)

Country Link
US (1) US6767775B1 (ko)
EP (1) EP1085578B1 (ko)
JP (1) JP4075308B2 (ko)
KR (1) KR100412744B1 (ko)
CN (1) CN100385683C (ko)
DE (1) DE60034406T2 (ko)
TW (1) TW486824B (ko)
WO (1) WO2000059041A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742383B1 (ko) * 2006-07-05 2007-07-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
WO2012043912A1 (ko) * 2010-09-27 2012-04-05 한밭대학교산학협력단 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855614A4 (en) * 1996-05-15 2001-12-19 Seiko Epson Corp THIN FILM COMPONENT HAVING A COATING LAYER, LIQUID CRYSTAL PANEL, ELECTRONIC APPARATUS AND METHOD FOR MANUFACTURING THE THIN FILM COMPONENT
TW555690B (en) 2001-08-14 2003-10-01 Jsr Corp Silane composition, silicon film forming method and solar cell production method
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2004134440A (ja) * 2002-10-08 2004-04-30 Okutekku:Kk シリコン膜の形態学的変化法
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
JP4042685B2 (ja) * 2003-03-26 2008-02-06 セイコーエプソン株式会社 トランジスタの製造方法
JP4619050B2 (ja) * 2003-06-30 2011-01-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP4046029B2 (ja) * 2003-07-09 2008-02-13 セイコーエプソン株式会社 トランジスタの製造方法
GB2404082A (en) * 2003-07-12 2005-01-19 Hewlett Packard Development Co Semiconductor device with metallic electrodes and method of forming a device
CN1894803B (zh) * 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
US7294449B1 (en) 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
JP2005223268A (ja) * 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
EP1714309B1 (de) * 2004-02-13 2007-06-13 Shell Solar GmbH Einrichtung zum aufbringen einer flüssigen dotierungsstofflösung auf einem wafer
US7152804B1 (en) 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US7757631B2 (en) * 2004-05-26 2010-07-20 Hewlett-Packard Development Company, L.P. Apparatus for forming a circuit
US7575979B2 (en) 2004-06-22 2009-08-18 Hewlett-Packard Development Company, L.P. Method to form a film
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
CN100440437C (zh) * 2004-07-09 2008-12-03 精工爱普生株式会社 薄膜晶体管的制造方法、电光学装置和电子仪器
US7314513B1 (en) * 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US8211396B1 (en) 2004-09-24 2012-07-03 Kovio, Inc. Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7485691B1 (en) * 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US20060088962A1 (en) * 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP2006310345A (ja) * 2005-04-26 2006-11-09 Jsr Corp 積層膜の形成方法
JP4761199B2 (ja) * 2005-09-29 2011-08-31 セイコーエプソン株式会社 半導体素子用電極の製造方法、トランジスタの製造方法、およびｐｉｎダイオードの製造方法
KR100644968B1 (ko) * 2005-10-28 2006-11-14 한국과학기술연구원 생체적합성 실리콘 나노입자의 제조 방법
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
EP2069368A4 (en) 2006-10-06 2011-06-22 Kovio Inc SILICON POLYMERS, METHODS FOR POLYMERIZING SILICON COMPOUNDS, AND METHODS FOR FORMING THIN FILMS OF SILICON POLYMERS
KR100906159B1 (ko) 2007-07-06 2009-07-03 정인 대구경 도트 사이트 장치
US7768080B2 (en) * 2007-07-30 2010-08-03 Hewlett-Packard Development Company, L.P. Multilayer dielectric
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8460983B1 (en) * 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
JP5519649B2 (ja) * 2008-05-29 2014-06-11 エヌディーエスユー リサーチ ファウンデーション 官能化されたシランの形成法
JP5899575B2 (ja) * 2008-11-25 2016-04-06 シン フィルム エレクトロニクス エーエスエー デバイスの製造方法、および、印刷アンテナを備えるデバイス
US8624049B2 (en) * 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
EP2528864B1 (en) 2010-01-28 2017-03-29 Ndsu Research Foundation Method of producing cyclohexasilane compounds
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8616821B2 (en) * 2010-08-26 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated apparatus to assure wafer quality and manufacturability
JP2012164898A (ja) * 2011-02-08 2012-08-30 Kagawa Univ 半導体微粒子膜、ダイオード、光電変換素子およびそれらの製造方法
JP6028238B2 (ja) * 2011-02-08 2016-11-16 小川　一文 半導体微粒子膜、ダイオード、光電変換素子およびそれらの製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
WO2014145107A1 (en) * 2013-03-15 2014-09-18 Ndsu Research Foundation Silicon materials from the processing of liquid silanes and heteroatom additives
US10763103B2 (en) * 2015-03-31 2020-09-01 Versum Materials Us, Llc Boron-containing compounds, compositions, and methods for the deposition of a boron containing films
CN109920796B (zh) * 2017-12-13 2021-06-15 湘潭宏大真空技术股份有限公司 一种tft基板的镀膜方法
US20240128439A1 (en) * 2021-02-22 2024-04-18 The Coretec Group Inc. Cyclohexasilane for electrodes

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227291A (en) * 1978-06-22 1980-10-14 J. C. Schumacher Co. Energy efficient process for continuous production of thin semiconductor films on metallic substrates
US4332879A (en) * 1978-12-01 1982-06-01 Hughes Aircraft Company Process for depositing a film of controlled composition using a metallo-organic photoresist
US4683147A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Method of forming deposition film
US4719125A (en) * 1985-10-11 1988-01-12 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
US4724219A (en) * 1986-07-16 1988-02-09 Sprague Electric Company Radiation melting of semiconductor surface areas through a remote mask
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH0481820A (ja) 1990-07-25 1992-03-16 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示素子
US5294425A (en) * 1991-09-24 1994-03-15 Southwest Research Institute Polysilazane precursors for silicon nitride and resultant products
JPH05144741A (ja) 1991-11-21 1993-06-11 Showa Denko Kk アモルフアスシリコン膜の形成方法
EP0611067B1 (en) * 1993-02-05 1999-03-10 Dow Corning Corporation Coating electronic substrates with silica derived from silazane polymers
US5912047A (en) * 1993-03-25 1999-06-15 Dow Corning Corporation Borosilicate electronic coatings
JP2790163B2 (ja) * 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
WO1997003131A1 (fr) * 1995-07-13 1997-01-30 Tonen Corporation Composition de formation de ceramiques et procede de production de ceramiques
JPH0945922A (ja) 1995-07-27 1997-02-14 Showa Denko Kk 多結晶シリコン膜の形成方法
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
US5747381A (en) * 1996-02-12 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
EP0855614A4 (en) 1996-05-15 2001-12-19 Seiko Epson Corp THIN FILM COMPONENT HAVING A COATING LAYER, LIQUID CRYSTAL PANEL, ELECTRONIC APPARATUS AND METHOD FOR MANUFACTURING THE THIN FILM COMPONENT
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP4030625B2 (ja) * 1997-08-08 2008-01-09 Ａｚエレクトロニックマテリアルズ株式会社 アミン残基含有ポリシラザン及びその製造方法
US6383641B1 (en) * 1997-08-15 2002-05-07 Asahi Glass Company Ltd. Transparent coated molded product and method for producing the same
US5980699A (en) * 1997-10-24 1999-11-09 Southwest Research Institute Method for preparing silicon nitride and silicon nitride composites
US6071796A (en) * 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
TWI281921B (en) * 2000-03-13 2007-06-01 Jsr Corp Novel cyclosilane compound, and solution composition and process for forming a silicon film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742383B1 (ko) * 2006-07-05 2007-07-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
WO2012043912A1 (ko) * 2010-09-27 2012-04-05 한밭대학교산학협력단 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법

Also Published As

Publication number Publication date
JP4075308B2 (ja) 2008-04-16
WO2000059041A1 (en) 2000-10-05
EP1085578A4 (en) 2005-07-27
US6767775B1 (en) 2004-07-27
DE60034406T2 (de) 2008-01-31
DE60034406D1 (de) 2007-05-31
CN100385683C (zh) 2008-04-30
EP1085578B1 (en) 2007-04-18
TW486824B (en) 2002-05-11
EP1085578A1 (en) 2001-03-21
CN1297582A (zh) 2001-05-30
KR100412744B1 (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
KR100412744B1 (ko) 박막 트랜지스터의 제조 방법
JP4042327B2 (ja) 薄膜トランジスタの製造方法
JP3864413B2 (ja) トランジスタの製造方法
US7052980B2 (en) Transistor manufacturing method, electrooptical apparatus and electronic apparatus
EP1085560B1 (en) Method for forming a silicon film
KR100420441B1 (ko) 실리콘막 형성 방법 및 잉크 젯용 잉크 조성물
JP3981528B2 (ja) 太陽電池の製造方法
US8394728B2 (en) Film deposition method and manufacturing method of semiconductor device
US7824957B2 (en) Method for producing semiconductor device
KR960023273A (ko) 결정실리콘 반도체 및 박막트랜지스터의 제조방법
KR101064799B1 (ko) 규소-코발트 막 형성용 조성물, 규소-코발트 막 및 상기막의 형성 방법
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
JP2002339076A (ja) 金属銅薄膜の形成方法および銅薄膜形成用組成物

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee