JP2005223268A - 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ - Google Patents

薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ Download PDF

Info

Publication number
JP2005223268A
JP2005223268A JP2004032262A JP2004032262A JP2005223268A JP 2005223268 A JP2005223268 A JP 2005223268A JP 2004032262 A JP2004032262 A JP 2004032262A JP 2004032262 A JP2004032262 A JP 2004032262A JP 2005223268 A JP2005223268 A JP 2005223268A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
manufacturing
display
silicon material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004032262A
Other languages
English (en)
Inventor
Takashi Aoki
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004032262A priority Critical patent/JP2005223268A/ja
Priority to US11/043,323 priority patent/US20050176183A1/en
Publication of JP2005223268A publication Critical patent/JP2005223268A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing

Abstract

【課題】 本発明の目的は、基板の大きさに拘わらず均質で且つ微細な成膜ができ、低コスト化と高性能化を両立した薄膜トランジスタの製造方法、並びにコスト面で有利で画面の大きさに拘わらず高性能なディスプレイの製造方法を提供することにある。
【解決手段】 本発明は、基板上の、薄膜トランジスタを形成する所定の領域に液体シリコン材料を塗布する工程と、塗布された前記液体シリコン材料を、所望の形状にパターニングする工程と、を含む、薄膜トランジスタの製造方法を提供する。また、本発明は、前記薄膜トランジスタの製造方法を使用することを特徴とするディスプレイの製造方法を提供する。
【選択図】 図5

Description

本発明は、液晶ディスプレイや有機ELディスプレイ等のディスプレイ全般に用いられている薄膜トランジスタの形成方法に関し、詳細には、液体シリコン材料を用いた薄膜トランジスタ基板の作製プロセス及びそのプロセスを利用したディスプレイの作製方法に関するするものである。
ディスプレイなどの画素のスイッチングに用いられている薄膜トランジスタ(TFT)に用いられるシリコン膜のパターン形成は、CVD(Chemical Vapor Deposition)法等の真空プロセスにより全面にシリコン膜を形成した後、フォトリソグラフィーにより不要部分を除去するといったプロセスで行われるのが一般的である。しかしながら、この様な方法では、(1)大掛かりな装置が必要である、(2)原料の使用効率が悪い、(3)原料が気体であるため扱いにくい、(4)大量の廃棄物が発生する等といった問題がある。
また、近年ディスプレイが大画面化するに伴って、基板も1m四方をゆうに越える大きさになってきており、コスト面もさることながら、そのような巨大基板に均一にシリコン成膜を行う事が困難であるという技術的な課題も浮上するようになってきた。
この方法に対して、近年、液体状のシラン化合物や高次シランまたはその溶液等の液体シリコン材料を基板に塗布し、加熱又は紫外線(UV)の照射によってシリコン膜を作成するといった方法が提案されている(例えば、特開2003−115532号公報:特許文献1、特開2003−124486号公報:特許文献2、特開2003−133306号公報:特許文献3、特開2003−171556号公報:特許文献4、特開2003−313299号公報:特許文献5等)。この方法では、原料が液体であるため扱いやすく、大型の装置を必要としないため、少ないコストでシリコン膜を作成することが出来る。
また、特開2001−179167号公報には、材料溶液をインクジェット法により直接パターニングしてシリコン膜を作成する方法が開示されている(特許文献6)。そして、該公報には、この方法によって、フォトリソグラフィーによる工数、材料の無駄を省くことができる旨記載されている。しかしながら、近年はデバイスの微細化が進んできた為、せいぜい数十ミクロンのパターニング精度であるインクジェット法による直接パターニングのみでは、必要な精度の薄膜トランジスタデバイスを形成する事が難しい。
特開2003−115532号公報 特開2003−124486号公報 特開2003−133306号公報 特開2003−171556号公報 特開2003−313299号公報 特開2001−179167号公報
このように現状の技術ではインクジェット法、デイスペンス法を使用したパターニングの精度は、バンクや親液/撥液パターンを補助的に用いたとしても10ミクロン程度が限界である。しかしながら、ディスプレイの高解像度化、高輝度化の流れに伴って、薄膜トランジスタサイズは減少の一途をたどっており、ミクロンオーダーのサイズでのデバイス作成が求められている。
従って、本発明の目的は、基板の大きさに拘わらず均質で且つ微細な成膜ができ、低コスト化と高性能化を両立した薄膜トランジスタの製造方法を提供することにある。
また、本発明の他の目的は、コスト面で有利で、画面の大きさに拘わらず高性能なディスプレイの製造方法を提供することにある。
本発明は、1.基板上の、薄膜トランジスタを形成する所定の領域に液体シリコン材料を塗布する工程と、塗布された前記液体シリコン材料を、所望の形状にパターニングする工程と、を含む、薄膜トランジスタの製造方法を提供することにより、前記目的を達成したものである。
また、本発明は、下記2.〜7.の発明をそれぞれ提供するものである。
2.前記液体シリコン材料が、シラン化合物及び/又は高次シランを含む液体である、1記載の薄膜トランジスタの製造方法。
3.前記液体シリコン材料が、シラン化合物及び/又は高次シラン、並びに周期表第3B族元素又は周期表の第5B族元素を含む化合物を含む液体である、1記載の薄膜トランジスタの製造方法。
4.前記液体シリコン材料を塗布する方法が、インクジェット法又はディスペンス法である、1〜3の何れかに記載の薄膜トランジスタの製造方法。
5.塗布された前記液体シリコン材料を、所望の形状にパターニングする工程は、レジストをマスクとしたパターニングする工程であって、該レジストはインクジェット法により塗布する、1〜4の何れかに記載の薄膜トランジスタの製造方法。
6.前記所定の領域が、形成しようとする前記薄膜トランジスタのチャネル領域含む周辺部分である、1〜5の何れかに記載の薄膜トランジスタの製造方法。
7.前記所定の領域が、形成しようとする前記薄膜トランジスタのソース、ドレイン領域含む周辺部分である、1〜6の何れかに記載の薄膜トランジスタの製造方法。
また、本発明は、下記8.及び9.の発明を提供することにより、前記他の目的を達成したものである。
8.1〜7の何れかに記載の薄膜トランジスタの製造方法を使用することを特徴とするディスプレイの製造方法。
9.8記載のディスプレイの製造方法を用いて製造されたディスプレイ。
本発明に係る薄膜トランジスタの製造方法によれば、基板の大きさに拘わらず均質で且つ微細な成膜ができ、低コスト化と高性能化を両立させることができる。
また、本発明に係るディスプレイの製造方法によれば、基板の大きさに関わらずに薄膜トランジスタを低コストで作成する事ができ、また薄膜トランジスタの特性バラツキを抑えることができるので、高精細なディスプレイを作成する事ができる。
以下、本発明に係る薄膜トランジスタの製造方法について、好ましい実施形態に基づき説明する。
本発明に係る薄膜トランジスタの製造方法は、既述の通り、基板上の、薄膜トランジスタを形成する所定の領域に液体シリコン材料を塗布する工程と、塗布された前記液体シリコン材料を、所望の形状にパターニングする工程と、を含む。
本発明は、かかる構成からなるため、一般的に使われているCVD法で成膜したシリコン膜のように基板面積や場所に依存する事がなく、基板の大きさに拘わらず均質で且つ微細な成膜ができ、コスト面、性能面両方で優れた薄膜トランジスタを作製することができる。
本発明の製造方法の好適な実施形態では、図1に示すように、基板上の薄膜トランジスタ(TFT)を形成する予定の領域に液体シリコン材料を塗布してシリコン成膜を行い、次いで所望の形状にパターニングする工程としての微細パターニングはフォトリソグラフィーを用いて行う。この製造方法によれば、図2に示すような、基板全面に成膜した後にフォトリソグラフィーを行う従来の方法に比して、成膜を行う領域ははるかに少ない為に、材料の使用量も格段に少なく、またフォトエッチング後の廃棄物の量も格段に減り、コストの面で有利である。
本発明に係る薄膜トランジスタの製造方法が適用される工程の一例を図5に示す。尚、図5の(1)から(7)の各工程図では、説明を容易にするために、表面下部(内部)に位置するものが判るように表した平面図(上段の図)と、該平面図に相当する断面図(下段の図)によって示してある。
図5の(1)から(7)の工程は、次の通りに行われる。
図5(1)に示すように、基板上に、複数のゲート電極1を予め形成し、さらに図5(2)に示すように、その各ゲート電極1の上に該ゲート電極1が覆われるようにゲート絶縁膜2をやや広範に設ける。そして、図5(3)に示すように、ゲート電極1及びゲート絶縁膜2が設けられた基板に対して、該ゲート電極1の直上を含む周辺部分を覆うように、インクジェット法又はディスペンス法で液体シリコン材料からなる液滴3を塗布する。
図5(3)に示すように、液体シリコン材料を塗布する工程によって、液体シリコン材料からなる液滴3が設けられた基板を得る。その後、この液滴3が設けられた基板について、適切な温度、圧力、時間の条件下に焼成を行うことで成膜を行い、更に必要に応じてその膜の光/熱処理を行い、シリコン膜4を形成する。かかるシリコン膜4は、得ようとする薄膜トランジスタのチャネル層となる部分である。
図5(4)に示すように、シリコン膜4上にレジスト液5をインクジェット法やスピンコート法など任意の方法等によって塗布し、プリベークを行った後に、露光を行い、その後、ポストベークと現像を行うことにより、フォトリソグラフィーを行う。次いで、図5(5)に示すように、エッチング工程を行う事によって、シリコン膜4をパターニングする。
図5(6)に示すように、ゲート電極1の直上を含む周辺部分に、後述のドーパントを含む液体シリコン材料からなる液滴6をインクジェット法又はディスペンス法で塗布した後、適切な条件下に焼成を行うことで成膜を行い、ドープシリコン膜7を形成する。
図5(7)に示すように、図5(4)及び(5)の工程と同様に、レジスト液の塗布、プリベーク、露光、及び現像を行うフォトリソグラフィーを行い、更にドープシリコン膜7のエッチングを行うことで、ドープシリコン膜7のパターニングを行う。
次いで、シリコン膜4及びドープシリコン膜7のアニールを行った後、図6に示すように、ドープシリコン膜7上に、ソース配線8や、透明電極11等を形成して、薄膜トランジスタを形成する。
本発明に係る液体シリコン材料を塗布する工程では、基板上の、薄膜トランジスタを形成する所定の領域(予め、作成予定として設定された領域等)に、液体シリコン材料からなる液滴の塗布を行う。薄膜トランジスタを形成する所定の領域としては、得ようとする薄膜トランジスタのチャネル領域を完全に覆う事が好ましい。例えば、図5(3)及び図5(6)に例示されるように塗布を行うことができる。
本発明に使用される液体シリコン材料としては、シラン化合物及び/又は高次シランを含む液体を好ましく使用できる。例えば、この液体の使用は、図5(3)の工程で例示される。
また、液体シリコン材料として、シラン化合物及び/又は高次シラン或いはその溶液にドーパントを添加したものも好ましく使用できる。この液体の使用は、図5(6)の工程で例示される。
ここで、「ドーパント」とは、液体シリコン材料中に含まれ、光処理による活性化によってn型またはp型のドープシリコン膜を形成し得るリン、ホウ素又は砒素等の周期表第3B族元素又は周期表の第5B族元素を含む化合物、具体的にはホウ素、黄燐、デカボランや特開2000−31066号公報に挙げられているような物質が例示される。
上記シラン化合物としては、例えば、一般式Sinm(ここで、nは3以上の、またmは4以上のそれぞれ独立な整数を示し、Xは水素原子及び/又はハロゲン原子等の置換基を示す。)で表されるシラン化合物等が挙げられる。
また、この液体シリコン材料としては、特開2003−313299号公報に記載の高次シラン組成物、即ち、上記シラン化合物に紫外線を照射することにより光重合してなる高次シランを含有する組成物であるか、又は上記シラン化合物の溶液に、紫外線を照射することにより光重合してなる高次シランを含有する組成物を用いる事もできる。
かかる高次シランは、光重合性を有するシラン化合物又はその溶液にUVが照射されて該シラン化合物が光重合することにより形成されたもので、その分子量が従来のシリコン膜作製方法で用いられているシラン化合物(例えば、Si614であれば分子量は182)に比しても比較にならない程大きなもの(1800程度までの分子量のものが確認されている)である。このような巨大な分子量を持つ高次シランはその沸点が分解点よりも高く、蒸発してなくなる前に膜を形成することができるため、従来のシリコン膜作製法よりも効果的にシリコン膜の形成を行うことができる。なお、実際にこのような高次シランを加熱すると、沸点に達する以前に分解してしまうため、分解点より高い沸点は実験的に決めることはできない。しかし、ここでは蒸気圧の温度依存性や、理論計算によって求めた理論値としての常圧での沸点を意味している。
また、このような高次シランを含有した液体シリコン材料を用いれば、この高次シランの沸点が分解点より高いという性質から、従来のように蒸発してしまう前に急いで高温で加熱するといった必要がない。つまり、昇温速度を穏やかにしたり、減圧しながら比較的低温で加熱するといったプロセスが可能となる。このことは、シリコン層を形成する場合のシリコン同士の結合スピードを制御できるだけでなく、シリコン膜を形成するほど高温ではないが溶媒の沸点よりは高い温度を維持するといった方法によって、シリコン膜中からシリコンの特性劣化の原因となる溶媒を従来の方法よりも効率良く減らすことが可能となることを意味する。
光重合して形成する高次シランとしては、前述したようにその沸点がその分解点よりも高いことが好ましい。このような沸点が分解点よりも高い高次シランは、前駆体であるシラン化合物として後述の好ましいシラン化合物を選定したり、照射するUVとして後述の好ましい波長のUV、および照射時間、照射方法、照射エネルギー、および用いる溶媒およびUV照射後の精製方法を選定すること等により、容易に得ることができる。
また、この高次シランについては、その分子量分布を、UVの照射時間や照射量、照射方法によってコントロールすることができる。さらに、この高次シランは、シラン化合物又はその溶液へのUV照射後に、一般的な重合体の精製法であるGPCなどを用いて分離精製することで、任意の分子量の高次シラン化合物を取り出すことができる。また、分子量の異なる高次シラン化合物の間での溶解度の差を利用して精製を行うこともできる。また、分子量の異なる高次シラン化合物の間での、常圧または減圧下での沸点の差を利用して分留による精製を行うこともできる。このようにして、液状体材料中の高次シランの分子量のコントロールを行うことで、より特性バラツキが抑えられた良質のシリコン膜を得ることができるようになる。
高次シランは、その分子量が大きくなればなるほど沸点が高くなり、また溶媒に対する溶解度も減少していく。このため、UVの照射条件によっては光重合後の高次シランが溶媒に溶解しきれずに析出することがあるので、その場合にはマイクロフィルターなどを用いたろ過などによって不溶成分を除去し、高次シランを精製することができる。
UVの照射時間は、所望の分子量分布の高次シランが得られる点で、0.1秒〜120分、特に1〜30分であるのが好ましい。
また、このような高次シランの前駆体であるシラン化合物を含有する前記液状体材料については、その粘度および表面張力を、形成する高次シランの分子量分布に関する前記調整方法とともに溶媒を調整することにより、容易にコントロールすることができる。これは、液状体からシリコン膜を形成する場合、その最大のメリットとしてインクジェット法を用いたパターニング法が採用できる点が挙げられるが、この液滴吐出法によるパターニングにおいて、前述したように粘度および表面張力が溶媒によって容易にコントロール可能であることが、非常に有利な点として作用する。
前記高次シランの前駆体となるシラン化合物としては、UVの照射により重合し得るという光重合性を有する限り特に制限されず、例えば、前述した一般式Sinm(ここで、nは3以上の、またmは4以上のそれぞれ独立な整数を示し、Xは水素原子及び/又はハロゲン原子等の置換基を示す。)で表されるシラン化合物等が挙げられる。
このようなシラン化合物としては、一般式Sin2n(式中、nは3以上の整数を示し、Xは水素原子及び/又はハロゲン原子を示す。)で表される環状のシラン化合物や、一般式Sin2n-2(式中、nは4以上の整数を示し、Xは水素原子及び/又はハロゲン原子を示す。)で表される環状構造を2個以上有するシラン化合物の他、分子内に少なくとも一つの環状構造を有する水素化珪素及びそのハロゲン置換体等、紫外線照射による光重合プロセスを適用し得る、光重合性を有するシラン化合物の全てが挙げられる。
具体的には、1個の環状構造を有するものとして、シクロトリシラン、シクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン等が挙げられ、2個の環状構造を有するものとして、1、1’−ビシクロブタシラン、1、1’−ビシクロペンタシラン、1、1’−ビシクロヘキサシラン、1、1’−ビシクロヘプタシラン、1、1’−シクロブタシリルシクロペンタシラン、1、1’−シクロブタシリルシクロヘキサシラン、1、1’−シクロブタシリルシクロヘプタシラン、 1、1’−シクロペンタシリルシクロヘキサシラン、1、1’−シクロペンタシリルシクロヘプタシラン、1、1’−シクロヘキサシリルシクロヘプタシラン、スピロ[2.2]ペンタシラン、スピロ[3.3]ヘプタタシラン、スピロ[4.4]ノナシラン、スピロ[4.5]デカシラン、スピロ[4.6]ウンデカシラン、スピロ[5.5]ウンデカシラン、スピロ[5.6]ウンデカシラン、スピロ[6.6]トリデカシラン等が挙げられ、その他にこれらの骨格の水素原子を部分的にSiH3基やハロゲン原子に置換したケイ素化合物を挙げることができる。これらは2種以上を混合して使用することもできる。
これら化合物のうち、分子内の最低一箇所に環状構造を有するシラン化合物は光に対する反応性が極度に高く、光重合が効率よく行えるという点から、これを原料として用いるのが好ましい。その中でも、シクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン等のSin2n(式中、nは3以上の整数を示し、Xは水素原子及び/又はフッ素原子、塩素原子、臭素原子、沃素原子等のハロゲン原子を示す。)で表されるシラン化合物は、以上の理由に加えて合成、精製が容易である利点を有するため特に好ましい。
本発明における液体材料に用いられる溶媒としては、前記シラン化合物、又は該シラン化合物が光重合されたことにより形成された高次シランを溶解し、かつ該シラン化合物又は該高次シランと反応しないものであれば特に限定されない。この溶媒は、通常、室温での蒸気圧が0.001〜200mmHgのものが用いられる。
蒸気圧が200mmHgより高いものでは、コーティングで塗膜を形成する場合に溶媒が先に蒸発してしまい、良好な塗膜を形成することが困難になるからである。一方、蒸気圧が0.001mmHgより低いものでは、同様にコーティングで塗膜を形成する場合に乾燥が遅くなり、シラン化合物又は高次シランのコーティング膜中に溶媒が残留し易くなって、後工程の熱処理及び/又は光照射処理後にも良質のシリコン層が得られ難くなるからである。
また、前記溶媒としては、その常圧での沸点が室温以上であり、シラン化合物のうち分子量の大きいもの又は高次シランの分解点である250℃〜300℃よりも低いものを用いることが好ましい。高次シランの分解点よりも低い溶媒を用いることにより、塗布後、加熱によって高次シランを分解することなく溶媒のみを選択的に除去することができるため、シリコン層に溶媒が残留するのを防止することができ、より良質の膜を得ることができるからである。
液体材料に使用される溶媒、すなわちシラン化合物溶液中の溶媒、又は高次シランを形成する場合のUV照射前では前駆体としてのシラン化合物溶液中の溶媒、若しくはUV照射後は高次シラン溶液中の溶媒となるものの具体例としては、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒の他、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系溶媒、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシドなどの極性溶媒が挙げられる。
本発明の製造方法に用いられる液体シリコン材料は、前述の通り特定の手法により得られるシラン化合物または高次シランを溶質として含有した溶液であり、溶媒としては前記例示のものからなる。溶質濃度としては、通常1〜80重量%程度であり、所望のシリコン膜厚に応じて調製することができる。80重量%を超えると、シラン化合物のうち分子量の大きいもの又は高次シランが析出しやすくなり、均一な塗布膜を得るのが困難になる。
また、このシリコン膜を形成する為の液体材料は、その粘度が通常1〜100mPa・sの範囲に調製可能となるが、塗布装置や目的の塗布膜厚に応じて、その粘度を適宜選択することができる。粘度が1mPa・sより小さくなるとコーティングが困難になり、100mPa・sを超えると均一な塗布膜を得ることが困難になる。
なお、前記液体シリコン材料には、目的の機能を損なわない範囲で必要に応じてフッ素系、シリコーン系、ノニオン系などの表面張力調節材を微量添加することができる。このノニオン系表面張力調節材は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものである。
この液体シリコン材料は基板への塗布後、必要に応じて熱処理および/または光処理によってシラン化合物または高次シラン組成物が熱分解を起し、アモルファスシリコン膜またはポリシリコン膜を形成することができる。
本発明に使用される基板としては、その種類等に制限されず、種々の材料を選択することができる。例えば、シリコン、ガラス等の非可撓性の基板のほか、フィルム状のポリエチレンテレフタレート(PET)、ポリブチレンテレフタレート(PBT)等の可撓性の基板(フィルム)を用いることもできる。
液体シリコン材料を基板に塗布する方法としては、インクジェット装置、ディスペンサー、マイクロディスペンサー等の一般的な液滴塗布装置を用いること、即ちインクジェット法又はディスペンス法が好ましい。例えば、図5(3)及び図5(6)に例示される塗布法を行うことができる。液体シリコン材料としてシラン化合物、高次シランを用いる場合には、水、酸素と反応して変性してしまうので、一連の工程は水や酸素が存在しない状態であることが好ましい。よって、一連の工程中の雰囲気は、窒素、ヘリウム、アルゴンなどの不活性ガス中で行なうことが好ましい。さらに必要に応じて水素などの還元性ガスを混入したものが好ましい。また、溶媒や添加物も水や酸素を取り除いたものを用いることが望ましい。
本発明に係るフォトリソグラフィーを行う工程では、薄膜トランジスタの製造方法において一般に用いられるフォトリソグラフィーを特に制限なく行うことができる。例えば、特開平6−102531号公報に記載の島状にパターニングする方法等が挙げられる。
特に、本発明においては、レジスト液のインクジェット法による塗布、プリベーク、露光及び現像の工程を含むフォトグラフィーが好適に使用できる。例えば、図5(4)及び図5(7)に例示されるフォトグラフィー工程を行うことができる。
本発明に係る薄膜トランジスタの製造方法において、前述した液体シリコン材料の液滴塗布工程及びフォトリソグラフィーを行う工程以外の工程については、通常の薄膜トランジスタ製造工程で行われる工程を特に制限なく行うことができる。
前述した薄膜トランジスタの製造プロセスを用いることによって、次の効果を達成できる。即ち、液滴の塗布は基板の場所に対する依存性が存在しないためにどのような大きな基板であっても液滴塗布法によって均質なシリコン成膜を行うことができる。また、フォトエッチングを行う事によってそのシリコン膜の微細化も行う事ができる。これにより、低コスト化と高性能化の両方の目的を達成する事ができる。
また、本発明によれば、前述した薄膜トランジスタの製造方法を使用したディスプレイの製造方法を提供することができる。この方法によれば、コスト面で有利で、画面の大きさに拘わらず高性能な、液晶ディスプレイ又は有機ELディスプレイ等のアクティブマトリックス型ディスプレイを得ることができる。
以下に、本発明の実施例を挙げて、本発明をより具体的に説明するが、本発明は、斯かる実施例により何等制限されるものではない。
実施例1に係る薄膜トランジスタ基板の製造工程を図3に示す。尚、図3の(1)から(8)の各工程図では、説明を容易にするために、表面下部(内部)に位置するものが判るように表した平面図である。
ガラス基板(図示せず)上の全面に、タンタル:Ta(金属)をスパッタし、フォトエッチングによって各ゲート電極1が接続されたゲート電極配線1aを形成した(図3(1))。この上に、TEOS−CVD法により、ケイ素酸化物(SiO2)からなるゲート絶縁膜2を形成した(図3(2))。
次に、ヘキサシランをテトラデカンに3重量%溶解させた溶液(溶液A)を調製し、各ゲート電極1付近に向かってインクジェット法により溶液Aの液滴塗布を行った。これにより、溶液Aからなる液滴3が設けられた基板を作成した(図3(3))。この基板について、100℃に加熱しながら10-3Torrに減圧を行った。その後、さらに400℃で30分焼成を行い、チャネル層となるシリコン膜4の成膜を行った(図3(3))。
次に、シリコン膜4上にレジスト液5をインクジェット法にて塗布し、130℃で10分間プリベークを行った後に、アライナーを用いて露光を行った(図3(4))。その後、ポストベークと現像を行い、次いでエッチング工程を行う事によって、シリコン膜4のパターニングを行った(図3(5))。
次に、前記において調製した溶液Aにデカボランを0.1重量%加えた液Bを調製した。この液Bを、前記溶液Aの塗布と同様に、ゲート電極1の直上部分付近にインクジェット法にて塗布した。これにより、液Bからなる液滴6が設けられた基板を作成した(図3(6))。次いで、400℃で30分焼成を行い、ドープシリコン膜7の成膜を行った(図3(6))。
更に、前記工程と同様に、レジスト液のインクジェット法による塗布、プリベーク、露光、現像、ドープシリコン膜のエッチングを行うことで、ドープシリコン膜7のパターニングを行った(図3(7))。この基板上のシリコン膜(シリコン膜4及びドープシリコン膜7)に対して、波長308nmのエキシマレーザーアニールを行った。これによって、チャネル部分とソース−ドレイン領域の結晶性を向上させた。
その後、インクジェット法によって、金属微粒子インクによるソース配線8、及びドレイン配線9と、ITOインクを用いた透明電極11をそれぞれ形成することで、液晶ディスプレイ用の薄膜トランジスタ基板10を作製することができた(図3(8))。
本実施例1に係る製造方法により作製した薄膜トランジスタ基板10におけるゲート電極1付近の断面図(図3(8)における一部のA−A方向断面図)を図4に示す。図4に示すように、薄膜トランジスタ基板10は、Taからなるゲート電極1と、該ゲート電極1上に設けられたSiO2からなるゲート絶縁膜2と、該ゲート絶縁膜2上におけるゲート電極1直上の位置に設けられたシリコン膜4(チャネル)と、7・・・ドープシリコン膜7と、ソース配線8と、ドレイン配線9と、透明電極11と、を備えた構成を有している。
尚、本実施例1では、ゲート電極が上にある構造の例を示したが、ゲート電極が下にある構造(ボトムゲート型)の薄膜トランジスタについても(WO97/13177号公報、特開2001−53283号公報等参照)、本発明の製造方法を同様に適用することができる。
本発明は、基板の大きさに拘わらず均質で且つ微細な成膜ができ、低コスト化と高性能化を両立した薄膜トランジスタの製造方法、並びにコスト面で有利で、画面の大きさに拘わらず高性能なディスプレイの製造方法として、産業上の利用可能性を有する。
図1は、本発明に係る薄膜トランジスタの製造方法の一工程を示す概略説明図である。 図2は、薄膜トランジスタを形成する従来の製造方法の一工程を示す概略説明図である。 図3は、実施例1に係る薄膜トランジスタ基板の製造工程を示す概略説明図である。 図4は、図3(8)における一部のA−A方向断面図である。 図5は、本発明に係る薄膜トランジスタの製造方法が適用される工程の一例示す概略説明図(平面図及び断面図)である。 図6は、本発明に係る薄膜トランジスタの製造方法の一実施形態により得られる薄膜トランジスタを示す概略平面図である。
符号の説明
10・・・薄膜トランジスタ基板、1・・・ゲート電極、1a・・・ゲート電極配線、2・・・ゲート絶縁膜、3・・・液滴、4・・・シリコン膜(チャネル層)、5・・・レジスト液、6・・・液滴、7・・・ドープシリコン膜、8・・・ソース配線、9・・・ドレイン配線、11・・・透明電極

Claims (9)

  1. 基板上の、薄膜トランジスタを形成する所定の領域に液体シリコン材料を塗布する工程と、
    塗布された前記液体シリコン材料を、所望の形状にパターニングする工程と、
    を含む、薄膜トランジスタの製造方法。
  2. 前記液体シリコン材料が、シラン化合物及び/又は高次シランを含む液体である、請求項1記載の薄膜トランジスタの製造方法。
  3. 前記液体シリコン材料が、シラン化合物及び/又は高次シラン、並びに周期表第3B族元素又は周期表の第5B族元素を含む化合物を含む液体である、請求項1記載の薄膜トランジスタの製造方法。
  4. 前記液体シリコン材料を塗布する方法が、インクジェット法又はディスペンス法である、請求項1〜3の何れかに記載の薄膜トランジスタの製造方法。
  5. 塗布された前記液体シリコン材料を、所望の形状にパターニングする工程は、レジストをマスクとしたパターニングする工程であって、該レジストはインクジェット法により塗布する、請求項1〜4の何れかに記載の薄膜トランジスタの製造方法。
  6. 前記所定の領域が、形成しようとする前記薄膜トランジスタのチャネル領域を含む周辺部分である、請求項1〜5の何れかに記載の薄膜トランジスタの製造方法。
  7. 前記所定の領域が、形成しようとする前記薄膜トランジスタのソース領域およびドレイン領域を含む周辺部分である、請求項1〜6の何れかに記載の薄膜トランジスタの製造方法。
  8. 請求項1〜7の何れかに記載の薄膜トランジスタの製造方法を使用することを特徴とするディスプレイの製造方法。
  9. 請求項8記載のディスプレイの製造方法を用いて製造されたディスプレイ。

JP2004032262A 2004-02-09 2004-02-09 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ Pending JP2005223268A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004032262A JP2005223268A (ja) 2004-02-09 2004-02-09 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
US11/043,323 US20050176183A1 (en) 2004-02-09 2005-01-27 Method of manufacturing thin film transistor, method of manufacturing display and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004032262A JP2005223268A (ja) 2004-02-09 2004-02-09 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ

Publications (1)

Publication Number Publication Date
JP2005223268A true JP2005223268A (ja) 2005-08-18

Family

ID=34824202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004032262A Pending JP2005223268A (ja) 2004-02-09 2004-02-09 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ

Country Status (2)

Country Link
US (1) US20050176183A1 (ja)
JP (1) JP2005223268A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US7294449B1 (en) 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US8211396B1 (en) 2004-09-24 2012-07-03 Kovio, Inc. Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
WO2008045327A2 (en) 2006-10-06 2008-04-17 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
US8530589B2 (en) * 2007-05-04 2013-09-10 Kovio, Inc. Print processing for patterned conductor, semiconductor and dielectric materials
CA2701412C (en) * 2007-10-01 2017-06-20 Kovio, Inc. Profile engineered thin film devices and structures
US8624049B2 (en) * 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
DE102010040231A1 (de) * 2010-09-03 2012-03-08 Evonik Degussa Gmbh p-Dotierte Siliciumschichten
KR102271768B1 (ko) 2017-04-07 2021-06-30 어플라이드 머티어리얼스, 인코포레이티드 반응성 어닐링을 사용하는 갭충전

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767775B1 (en) * 1999-03-30 2004-07-27 Seiko Epson Corporation Method of manufacturing thin-film transistor
WO2000059040A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
US7034332B2 (en) * 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making

Also Published As

Publication number Publication date
US20050176183A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US20050176183A1 (en) Method of manufacturing thin film transistor, method of manufacturing display and display
JP4042685B2 (ja) トランジスタの製造方法
JP3864413B2 (ja) トランジスタの製造方法
JP3872294B2 (ja) シリコン膜形成方法およびインクジェット用インク組成物
KR100553857B1 (ko) 고차 실란 조성물 및 그 조성물을 사용한 실리콘 막의형성 방법
CN101681800B (zh) 图案化的导体、半导体和电介质材料的印刷方法
DE60036449T2 (de) Verfahren zur hestellung eines dünnschichtfeldeffekttransistors
JP4042098B2 (ja) デバイスの製造方法
US20100022078A1 (en) Aluminum Inks and Methods of Making the Same, Methods for Depositing Aluminum Inks, and Films Formed by Printing and/or Depositing an Aluminum Ink
US20060185712A1 (en) Silane composition, silicon film forming method and solar cell production method
US8263448B2 (en) Thin film transistor with contact holes having different widths and method of manufacturing the same
US7960295B2 (en) Film transistor and method for fabricating the same
JP2014530477A (ja) 半導体デバイスの製造プロセス
JP3865106B2 (ja) シリコン膜パターンの形成方法
JP2010010411A (ja) 薄膜デバイス装置の製造方法
KR20160025501A (ko) 기판 위에 실리콘을 형성하는 방법
JP2005089239A (ja) シリコン曲面体の製造方法、シリコン曲面体、デバイス及びデバイスの製造方法
JP2005228792A (ja) ドープシリコン膜の形成方法及びデバイスの製造方法
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
JP2003318119A (ja) シリコン膜およびその形成方法、ならびに、液晶表示装置、有機el表示装置、電子機器および機器
JP2007165524A (ja) 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
JP2005251982A (ja) シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法
JP2009290016A (ja) 半導体装置の製造方法、シリコンの前駆体液および電子機器の製造方法
JP2005219981A (ja) 高次シラン溶液の製造方法、シリコン膜の形成方法、シリコン膜、tft及び電気光学装置
JP2005228793A (ja) ドープシリコン膜からなるゲート電極の形成方法及びデバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070426