KR20160025501A - 기판 위에 실리콘을 형성하는 방법 - Google Patents

기판 위에 실리콘을 형성하는 방법 Download PDF

Info

Publication number
KR20160025501A
KR20160025501A KR1020157033414A KR20157033414A KR20160025501A KR 20160025501 A KR20160025501 A KR 20160025501A KR 1020157033414 A KR1020157033414 A KR 1020157033414A KR 20157033414 A KR20157033414 A KR 20157033414A KR 20160025501 A KR20160025501 A KR 20160025501A
Authority
KR
South Korea
Prior art keywords
substrate
coating
silicon
layers
laser
Prior art date
Application number
KR1020157033414A
Other languages
English (en)
Inventor
료이치 이시하라
미키 트리푸노빅
미첼 반 데르 쟌
Original Assignee
테크니쉐 유니버시테이트 델프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테크니쉐 유니버시테이트 델프트 filed Critical 테크니쉐 유니버시테이트 델프트
Publication of KR20160025501A publication Critical patent/KR20160025501A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/14—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions the crystallising materials being formed by chemical reactions in the solution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

액체 실란 화합물을 이용하여 실리콘 층을 형성하는 방법이 기술되어 있으며, 여기에서 상기 방법은 기판, 바람직하게는 플렉서블 기판 상에 제1 층을 형성하는 것-상기 제1 층은 (폴리)실란을 포함함-; 실리콘, 바람직하게는 무정형 실리콘 또는 폴리실리콘 내의 상기 폴리실란을 변형하기 위해 200 내지 400 nm 범위 내의 하나 이상의 파장을 포함하는 제1 광을 조사하는 것을 포함한다.

Description

기판 위에 실리콘을 형성하는 방법{METHOD OF FORMING SILICON ON A SUBSTRATE}
본 발명은 기판 위에 실리콘을 형성하는 것에 관한 것이고, 그리고 특히, 제한되지 않지만, 액체 실란 화합물을 이용하여 기판 위에 실리콘을 형성하는 저온 방법에 관한 것이다.
다이오드 및 트랜지스터와 같은 반도체 장치들은 전자 장치들의 필수 부품들이다. 이것들을 생산하기 위한, 새롭고, 대안적이며, 적은 비용 및/또는 개선된 제조 공정에 대한 지속적인 요구가 존재한다. 현재, 예를 들어, RFID 태그, 플렉서블 LED 및 LCD 디스플레이 및 광전지에 사용하기 위한 플렉서블 전자 부품의 생산 공정에 특별한 관심이 존재한다. 플렉서블 전자 제품에 대한 매우 전망있는 기술은 소위 롤-투-롤(roll-to-roll, R2R) 제조 기술(또한 웹 가공 또는 릴-투-릴(reel-to-reel) 가공으로 알려짐)이고, 여기에서 박막은 플렉서블(플라스틱) 기판 위에 퇴적되고(deposit) 연속적인 방식으로 전자 부품으로 가공된다.
R2R 공정에서, 디스플레이용 TFT 회로소자 및 광전지를 포함하는 반도체 장치의 고 처리량(high throughput), 저비용 제조를 달성하기 위하여, 인쇄 기술들(예를 들어, 임프린팅, 잉크젯 또는 스크린 인쇄)과 코팅 기술들(예를 들어, 롤, 슬릿 코팅 또는 스프레이 코팅)이 사용된다. 이러한 기술들은 잉크, 즉 액체 반도체, 금속 및 유전체 전구체의 사용을 포함하고, 이것은 단순한 코팅 또는 인쇄 기술을 이용하여 기판에 퇴적될 수 있다. 이러한 방식으로, 플렉서블 전자 제품은 종래 반도체 제조 방법의 비용의 일부로 제조될 수 있다.
UHF RFIDs 및 플렉서블 디스플레이와 같은 고-성능 응용 제품을 위한 플렉서블 전자 제품을 실현하기 위하여, 플렉서블 기판 위에 고-이동성 박막 반도체 층을 저-비용 및 고 처리량으로 형성하는 것이 요구된다. 또한, 제조 공정은 작은 피처 크기 및 높은 정렬 정확도를 갖는 구조체의 형성을 뒷받침하여야 한다. 플렉서블 플라스틱 기판 재료의 상업적으로 관심있는 후보들은 폴리에틸렌 나프탈레이트(PEN)과 폴리에틸렌 테레프탈레이트(PET)를 포함한다. 이 재료들은 높은 광학 투명도를 갖고 대부분의 반도체 공정에서 화학적으로 호환되는 저비용 재료들이다. 그러나 이 재료들의 최대 가공 온도는 상대적으로 낮다(대략 PEN은 200℃ 및 PET는 120℃).
기판에 반도체 코팅을 형성하는 몇몇 액체 기반 기술들이 공지되었다. 유기 반도체 재료들은 LCD 응용 제품용 "플라스틱" TFT 회로소자 또는 "플라스틱" 광전지를 실현하기 위해 저온 퇴적 기술에 사용될 수 있다. 그러나, 이 유기 반도체들의 전자 이동도 및 신뢰도는 그들의 무정형 실리콘 대응물 보다 매우 열등해서(대략, 1 cm2/Vs), 주변장치 드라이버 및 조절 회로소자의 집적을 달성하기 어렵다. 대안으로, In-Ga-Zn-O(a-IGZO)와 같은 무정형 금속산화물 반도체들은 저온 용액 기반 공정을 사용하여 플라스틱 기판에 형성될 수 있다. a-IGZO 층의 전자 이동성이 a-Si보다 높음에도 불구하고, 여전히 20 cm2/Vs로 제한된다. 또한, 정공 이동성이 매우 낮아서, p 형 금속산화물 반도체 TFT를 제조할 수 없다. CMOS 구조로 회로소자를 실현할 수 없다는 것은 이 재료를 상업적 응용제품에 사용하는 데 심각한 제한이다. 따라서, 요약하면, 플라스틱 및 a-IGZO 반도체 재료들은 전자 응용 제품에 대한 고 안정성 전기 특성과 충분한 고 이동성(> 100 cm2/Vs)을 제공하는 다결정 실리콘보다 여전히 실질적으로 열악하다.
실리콘의 액체 기반 형성 기술이 공지되었다. 예를 들어, 미국특허 제6,541,354 및 미국공개특허 제2003/0229190호는 사이클로펜타실란(CPS)와 같은 고리형 실란 화합물과 용매를 함유하는 용액을 사용하여 실리콘 필름을 형성하는 공정을 기술한다. 전형적으로, 용액은 기판 상에 스핀 코팅되고 용매를 제거하기 위해 건조 단계를 거친다. 그 후에, 약 300℃의 온도에서의 코팅된 기판의 조합된 UV 처리 및 어닐링 단계를 사용하여 30분 안에 코팅 층을 무정형 실리콘 층으로 변형시킨다. 800℃에서 추가 어닐링 단계 또는 무정형 실리콘 층의 레이저 광에의 노출에 의해, 무정형 층을 다결정 층으로 변환시킬 수 있다.
이 공정의 추가 개발이 다양한 문헌에서 보고되었다. 예를 들어, 장(Zhang) 등은 그들의 저서에서 "닥터 블레이드 코팅된 사이클로펜타실란으로부터 플렉서블 폴리이미드 기판 상에 단일-그레인 Si TFT"를 보고하였고, 코팅을 무정형 실리콘으로 변형하기 위해, 질소 분위기에서 1시간 동안 작은 정공("그레인 필터")를 포함하는 CPS 코팅된 기판을 350℃의 온도에 노출시켜 폴리이미드 기판 상에 TFT를 제조하였다. 무정형 실리콘을 결정 실리콘 층으로 변형시키기 위해 멀티-샷 레이저 노출을 사용하였고, 여기에서 층의 탈수소화반응은 에너지 밀도를 50 내지 350 mJ/cm2으로 점진적으로 증가시키지만, 각 에너지 밀도에 대한 샷들(shots)의 수를 100에서 1로 감소시켜 얻어진다.
따라서, 종래 기술은 액체 실란 화합물 기반 공정에 기초하여 기판 상에 폴리-실리콘 필름을 형성하는 것을 설명하고, 이 공정은 액체 실란 화합물로 기판을 코팅하는 단계와, 코팅된 기판을 상대적으로 긴 시간 동안(예를 들어, 10 내지 30분) 300℃ 내지 350℃ 주변의 온도에서 어닐링하는 단계에 노출시켜 코팅을 무정형 실리콘으로 변형하는 단계를 포함한다. 일부 경우, 예를 들어 CPS와 같은 고리형 실란 화합물을 폴리실란으로 변형하기 위해 어닐링 하기 전에 코팅을 UV 방사선에 노출시킬 수 있다. 뒤이어 레이저 조사 단계 또는 고온 열분해 단계가 무정형 실리콘을 다결정 실리콘으로 변형하는데 사용된다. 고 품질 다결정 필름을 얻더라도, PET와 PEN과 같은 플라스틱 기판 재료들에 대해 충분할 정도로 가공 온도가 낮지 않다. 또한, 탈수소화 단계는 다수의 샷들을 요구하여, 생산에 있어서 낮은 처리량을 일으켰다.
따라서, 액체 실리콘 전구체를 사용하여 실리콘을 빠르고 효율적으로 저온 형성하는 기술이 요구된다. 특히, 액체 기반 공정을 사용하여 플라스틱 기판 상에 무정형, 미세결정(microcrystalline) 및 다결정 층을 효율적으로 저온 형성하는 기술이 필요하다.
본 발명의 목적은 종래 기술에서 공지된 적어도 하나의 단점을 감소하거나 제거하는 것이다.
일 측면에서, 본 발명은 기판 상에 실리콘, 바람직하게는 실리콘 층을 형성하는 것과 관련될 수 있고, 다음을 포함한다: 하나 이상의 액체 실란 화합물을 사용하여 기판 상에 하나 이상의 층들을 형성하는 단계; 100 nm 내지 800 nm, 바람직하게는 200 nm 내지 400 nm 범위 내의 하나 이상의 파장을 포함하는 광, 바람직하게는 레이저 광, 보다 바람직하게는 하나 이상의 레이저 광 펄스에 상기 하나 이상의 층들의 적어도 일부를 노출시켜, 하나 이상의 층들의 적어도 일부를 실리콘-바람직하게는 상기 실리콘은 무정형, 미세결정, 다결정 및/또는 단결정 실리콘을 포함함-으로 직접 변형하는 단계.
실란 화합물의 하나 이상의 층들(예를 들어, 하나 이상의 실란 화합물들의 코팅)은 기판을 (변형 전 또는 변형 동안) 열적으로 어닐링하지 않고 (레이저) 광에 의해 실리콘으로 직접 변형시킬 수 있다. 따라서, 폴리아미드, PEN 또는 PET와 같은 플라스틱 기판의 최대 조작 온도보다 더 높은 어닐링 온도에서 기판을 취급할 필요가 없다.
UV 범위에서 레이저 광을 사용하는 경우, 층들은 단지 하나 이상의 매우 짧은 펄스에 의해 고체상태 실리콘으로 효율적으로 변형될 수 있다. 이러한 레이저 펄스는 10 내지 500 ns 내의 펄스 폭을 가질 것이고, 이런 이유로 (폴리)실란 화합물의 변형은 매우 짧은 시간에 발생하고, 따라서 (폴리)실란 코팅에 기초하여 실리콘을 형성하는 매우 빠른 공정을 제공한다.
일 실시형태에서, 상기 하나 이상의 층들은 기판을 250℃, 바람직하게는 200℃, 보다 바람직하게는 150℃, 보다 더 바람직하게는 100℃보다 높은 어닐링 온도에 노출시키지 않고, 실리콘으로 직접 변형되었다. 또 다른 실시형태에서, 상기 하나 이상의 층들은 상기 기판을 어닐링 온도에 노출시키지 않고 실리콘으로 직접 변형되었다.
또 다른 측면에서, 본 발명은 기판 상에 실리콘, 바람직하게는 실리콘 층을 형성하는 것과 관련될 수 있고, 다음을 포함한다: 액체 실란 화합물을 이용하여 기판, 바람직하게는 플렉서블 기판 상에 하나 이상의 층들을 형성하는 단계; 및 실리콘 내의 상기 액체 (폴리)실란의 적어도 일부를 변형하기 위해, 100 내지 800 nm, 바람직하게는 200 내지 400 nm 범위 내의 하나 이상의 파장을 포함하는 광으로 하나 이상의 층들의 적어도 일부를 조사하는 단계. 일 실시형태에서, 상기 층의 적어도 일부는 무정형, 미세결정, 다결정 실리콘 및/또는 단결정 실리콘으로 변형되었다.
방법은 조사, 바람직하게는 펄스된 레이저의 UV 조사에 실란 화합물을 포함하는 코팅을 단순히 노출시켜, 기판 상에 상이한 형태의 실리콘, 예를 들어 무정형, 미세결정, 다결정 및/또는 단결정 실리콘을 형성하는 저온 공정을 제공한다.
본 명세서 내에서, "저온 공정"은, 기판이 약 250℃, 즉 폴리아마이드, PEN 또는 PET와 같은 플라스틱 기판의 최대 조작(handling) 온도보다 높은 어닐링 온도에 노출되지 않는, 공정을 나타낸다.
이러한 이유로, 무정형 실리콘 층이 상대적으로 고온(300℃ 이상)에서 (폴리)실란 코팅의 상대적으로 긴(최소 10분 이상) 열적 어닐링에 기초하여 형성되는 종래 공지된 공정 대신에, 실란 코팅을 다른 형태의 실리콘, 즉 무정형, 미세결정, 다결정 및/또는 단결정 실리콘으로 직접 변형시키기 위해, 실란 코팅을 특정 노출 레시피(recipe)에 기초하여 레이저 조사에 노출시킬 수 있다. 또한, 기판의 열적 어닐링이 필요하지 않기 때문에, 공정은 플렉서블 (플라스틱) 기판 상에 TFT와 태양 전지를 제조하는 것에 의하여 형성될 수 있는 저온 레이저 결정화 공정을 제공한다.
일 실시형태에서, 상기 하나 이상의 층들을 270℃ 미만, 바람직하게는 200℃, 보다 바람직하게는 150℃의 저온에서 열적 어닐링한 후, 상기 하나 이상의 층들을 상기 광에 노출시키고; 그리고/또는 상기 하나 이상의 층들을 열적 어닐링하지 않고 제1 층을 광에 노출시킨다.
일 실시형태에서, 상기 하나 이상의 층들을 형성하는 단계는 다음을 포함한다: 기판의 적어도 일부를 적어도 하나의 액체 고리형 실란 화합물들로 코팅하는 단계; 하나 이상의 폴리실란 화합물들 내의 상기 고리형 실란 화합물의 적어도 일부를 변형시키도록 상기 코팅의 적어도 일부를 UV 조사에 노출시키는 단계.
일 실시형태에서, 상기 하나 이상의 층들의 적어도 일부를 실리콘으로 변형하는데 사용되는 광은 고- 또는 저-압력 수은 램프, 희토류 가스 방전 램프 또는 (펄스된) 레이저, 바람직하게는 (펄스된) YAG 레이저, 아르곤 레이저 또는 엑시머 레이저에 의해 발생된다. 일 실시형태에서, 상기 하나 이상의 층들의 적어도 일부를 실리콘으로 변형하는데 사용되는 광은 하나 이상의 블루 및/또는 UV LED에 의해 발생되었다. 예를 들어 (딥) 블루 영역에서 포톤을 전달하는 복수의 블루 LED(각각은 약 수 mW의 전력)을 사용하여 실란 화합물을 노출시키는 것은 실란 화합물을 무정형 실리콘으로 변형시킬 것이다.
일 실시형태에서, 상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계는 상기 하나 이상의 층들의 적어도 일부를 (레이저) 광; 바람직하게는 하나 이상의 레이저 광의 펄스들에 노출시키는 것을 포함하고, 여기에서 상기 광은 상기 하나 이상의 층들의 적어도 일부가 실리콘으로 변형되도록 에너지 밀도가 75 mJ/cm2 이상인 에너지를 갖는다.
일 실시형태에서, 상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계는 상기 하나 이상의 층들의 적어도 일부를 하나 이상의 레이저 펄스에 노출시키는 것을 포함할 것이고, 여기에서 상기 펄스의 에너지 밀도는 10 내지 800 mJ/cm2, 바람직하게는 20 내지 500 mJ/cm2, 보다 바람직하게는 25 내지 300 mJ/cm2에서 선택된다.
일 실시형태에서, 상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계는 상기 하나 이상의 층들의 적어도 일부를 20 내지 100 mJ/cm2, 보다 바람직하게는 25 내지 70 mJ/cm2에서 선택된 에너지 밀도의 하나 이상의 제1 레이저 펄스에 노출시키는 것; 그리고, 120 내지 350 mJ/cm2, 보다 바람직하게는 140 내지 300 mJ/cm2에서 선택된 에너지 밀도를 갖는 하나 이상의 제2 레이저 펄스에 노출시키는 것을 포함할 것이다.
일 실시형태에서, 상기 실란의 적어도 일부가 실리콘, 바람직하게는 무정형, 미세결정 또는 다결정 실리콘, 보다 바람직하게는 5 내지 500 nm, 바람직하게는 20 nm 내지 300 nm의 평균 그레인 크기를 갖는 다결정 실리콘으로 변형되도록 상기 하나 이상의 층들의 적어도 일부는 하나 이상의 레이저 펄스에 노출될 것이다.
일 실시형태에서, 상기 기판 상에 상기 하나 이상의 층들을 형성하는 단계는 상기 기판을 액체 실란 화합물 또는 도핑된 액체 실란 화합물, 바람직하게는 일반식 SinXm으로 규정되는 상기 액체 실란 화합물로 코팅하는 것을 포함하고, 여기에서 x는 수소이고; n은 5 이상의 정수, 보다 바람직하게는 5 내지 20의 정수이고; 및 m은 n, 2n-2, 2n 또는 2n+1과 동일한 정수이고; 보다 바람직하게는 상기 액체 실란 화합물은 사이클로펜타실란(CPS: Si5H10), 사이클로헥사실란(Si6H12) 및/또는 네오펜타실란(Si5H12)을 포함하고; 그리고, 바람직하게는 상기 도핑된 액체 실리콘 전구체는 일반식 SiiXjYp으로 규정되고, 여기에서 X는 수소 원자 및/또는 할로겐 원자이고, Y는 붕소 원자 또는 인 원자이고; 여기에서 i는 3 이상의 정수이고; j는 i 및 2i+p+2로 규정되는 범위에서 선택된 정수이고; 및, p는 1 및 i로 규정되는 범위에서 선택된 정수이다.
일 실시형태에서, 상기 액체 실린 화합물 또는 상기 도핑된 액체 실란 화합물은 실질적으로 순수한 형태(하나 이상의 용매가 첨가되지 않음)에서 상기 기판 상에 형성될 수 있다.
일 실시형태에서, 상기 기판은 플라스틱, 바람직하게는 폴리아미드, PEN 또는 PET 또는 이들의 유도체들을 포함하는 플라스틱 기판일 수 있다.
일 실시형태에서, 기판 상에 상기 제1 층을 형성하는 단계는 닥터 블레이드 기술의 잉크젯 기술을 이용하여 상기 기판 상에 액체 실란 화합물을 퇴적하는 것을 포함한다.
일 실시형태에서, 상기 기판 상에 상기 제1 층을 형성하는 단계는 바람직하게는 임프린트 기술을 사용하여 상기 기판 내에 리세스(recess) 및/또는 나노정공을 형성하는 것; 액체 실란 조성물로 상기 리세스의 적어도 일부를 채우는 것을 포함한다.
일 실시형태에서, 상기 방법은 다음을 추가로 포함한다: 상기 제1 층의 적어도 일부에 걸쳐서(over) 제2 층을 형성하는 단계-상기 제2 층은 액체 (폴리)실란을 포함함-; 및, 실리콘, 바람직하게는 무정형 실리콘, 다결정 실리콘 및/또는 단결정 실리콘 내의 상기 (폴리)실란 화합물을 변형하기 위해 100 내지 800 nm 범위 내의 하나 이상의 파장을 포함하는 광으로 상기 제2 층을 조사하는 단계.
추가 양상에서, 본 발명은 3D 프린팅 기술에서 상기 기술된 바와 같은 방법을 사용하는 것과 추가로 관련될 수 있다.
본 발명은 본 발명에 따른 실시형태들을 개략적으로 보여주는, 첨부된 도면을 참조하여 추가로 설명될 것이다. 본 발명은 이들 특정 실시형태들에 의해 임의의 방식으로 제한되지 않는 것으로 이해될 것이다.
도 1a 내지 1d는 어닐링된 코팅 유리 기판의 사진과 연관된 라만 스펙트라를 도시한다.
도 2는 펄스된 레이저 결정화에 사용하기 위한 노출 맵(exposure map)을 도시한다.
도 3은 상이한 레이저 방사 노출 레시피로 노출된 폴리실란 코팅 유리 기판을 도시한다.
도 4a 내지 4d는 본 발명의 실시형태에 따른 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 5a 내지 5d는 본 발명의 실시형태에 따른 다결정 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 6은 본 발명의 실시형태에 따른 다결정 실리콘 층을 형성하는 것과 관련된 AFM 그림과 라만 스펙트럼을 도시한다.
도 7은 본 발명의 또 다른 실시형태에 따른 다결정 실리콘 층을 형성하는 것과 관련된 AFM 그림과 라만 스펙트럼을 도시한다.
도 8은 본 발명의 또 다른 실시형태에 따른 다결정 실리콘 층을 형성하는 것과 관련된 AFM 그림과 라만 스펙트럼을 도시한다.
도 9는 본 발명의 추가 실시형태에 따른 다결정 실리콘 층을 형성하는 것과 관련된 AFM 그림과 라만 스펙트럼을 도시한다.
도 10은 본 발명의 추가 실시형태에 따른 다결정 실리콘 층을 형성하는 것과 관련된 AFM 그림과 라만 스펙트럼을 도시한다.
도 11은 본 발명의 실시형태에 따른 다결정 실리콘 층을 형성하는 것과 관련된 AFM 그림과 라만 스펙트럼을 도시한다.
도 12a 내지 12d는 본 발명의 실시형태에 따른 다결정 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 13a 내지 13d는 본 발명의 실시형태에 따른 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 14a 내지 14d는 본 발명의 실시형태에 따른 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 15a 내지 15d는 본 발명의 실시형태에 따른 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 16a 내지 16d는 본 발명의 실시형태에 따른 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 17a 내지 17d는 본 발명의 실시형태에 따른 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다.
도 18a 내지 18d는 본 발명의 실시형태에 따른 단결정 그레인의 형성을 도시한다.
도 19a 및 19b는 본 발명의 실시형태에 따른 플렉서블 기판 상에 박막을 형성하는 방법을 도시한다.
도 20a 및 20b는 본 발명의 실시형태에 따른 기판 상에 박막 다층을 형성하는 방법을 도시한다.
도 21a 내지 21c는 무정형 또는 다결정 실리콘에서 3D 물체를 프린팅하는 방법을 도시한다.
도 22는 본 발명에 따른 저온 실리콘 형성 방법을 사용하여 종이 플렉서블 시트 상에 형성된 박막 실리콘 층을 포함하는 종이 플렉서블 시트를 포함하는 사진을 도시한다.
도 1a 내지 1d는 CPS 코팅의 조합된 UV와 열적 처리의 실험 결과를 도시한다. 특히, 도 1a 내지 1d는 상이한 온도에서 어닐링된 UV-조사된 CPS 코팅 기판의 사진과 라만 산란 결과를 나타낸다. 석영 웨이퍼들은 저-산소 환경(0.1 ppm 미만)에서 닥터-블레이드 코팅 기술을 사용하여 순수한 CPS로 코팅되었다. 일 실시형태에서, CPS 코팅 기판은 미리 정해진 시간 동안 UV 방사선으로 조사될 것이다. CPS 고리를 깨트리고, (저급) 폴리실란 내 CPS의 적어도 일부를 변형하기 위해 UV 방사선을 사용할 수 있고, 이것은 CPS에서 가용성이다. 이런 이유로, CPS 코팅을 UV 조사함으로써, 코팅은 폴리실란 또는 폴리실란과 CPS(고리형 실란)의 혼합물을 포함하도록 형성될 수 있다. 본 발명의 목적을 위해, 폴리실란 코팅 또는 혼합된 폴리실란-고리형 실란 코팅이 폴리실란 코팅으로서 언급될 것이다.
일 실시형태에서, 코팅은 1 내지 100 mW, 바람직하게는 2 내지 50 mW, 보다 바람직하게는 5 내지 20 mW에 선택된 강도를 갖는 UV 광으로 조사될 것이다. 선택된 강도 및 원하는 중합 정도에 따라, 코팅은 1 내지 100분, 바람직하게는 2 내지 50분, 보다 바람직하게는 5 내지 40분의 시간 동안 UV 광에 노출될 것이다. 중합 공정은 CPS를 폴리실란 코팅 또는 혼합된 폴리실란-CPS 코팅으로 변형시키고, 이것은 보다 점성이 있고, 이 후의 공정 단계를 조작하는데 보다 안정하다. 또한, 폴리실란의 형성은 코팅의 끓는점을 증가시켜서, 코팅이 CPS의 끓는점(약 194℃)보다 더 높은 온도에서 어닐링될 것이다. 폴리실란 박막 층들의 두께는 50 내지 5000 nm, 바람직하게는 50 내지 4000 nm, 보다 바람직하게는 50 내지 2000 nm 또는 50 내지 1000 nm에서 선택될 것이다.
일 실시형태에서, 폴리실란 코팅은 미리 정해진 온도로 코팅된 기판을 처리하여 어닐링될 수 있다. 도 1a 내지 1d는 150℃ 내지 350℃ 범위의 다양한 어닐링 온도에서 폴리실란 코팅된 유리 기판들의 결과를 도시한다. 어닐링된 코팅은 라만 산란을 사용하여 분석되었다. 도 1a의 결과는 약 200℃ 이하의 온도에서 어닐링된 샘플들에 대해 무정형 실리콘의 무정형 실리콘의 클리어 사인이 발견되지 않았다(약 320 cm-1에서 넓은 피크). 어닐링 온도가 증가되는 경우, 무정형 실리콘의 형성이 250℃의 어닐링 온도 근처에서 나타나기 시작했다. 라만 측정은 최대 약 300℃(도 1c) 또는 그 이상(예를 들어 도 1d의 350℃)의 온도로 증가시키는 경우, 무정형 실리콘의 품질이 증가되는 것을 나타낸다.
어닐링 온도가 증가되는 경우, 코팅의 색이 변하고 그럼으로써 어닐링 동안 코팅이 변형되었다는 지시를 제공한다. 어닐링 온도가 증가되는 경우, 폴리실란의 분자 구조가 변하고: 폴리실란 분자들은 이웃 분자들과 가교 연결을 형성하거나 부서질 수 있고 그럼으로써 무정형 실리콘 네트워크를 형성할 수 있다. 어닐링 공정 동안, 코팅은 고급(high-order) 폴리실란의 형성을 나타내는 약 200℃에서 무색(투명한) 코팅에서 백색 코팅으로 변할 수 있다. 또한, 200℃ 내지 300℃로 어닐링 온도를 증가시키는 것은 코팅의 색을 노란색으로 변하게 하고, 이어서 330℃보다 높은 어닐링 온도에서 밤색으로 변한다. 이 색 변화는 코팅의 상당한 부분이 약 300℃의 어닐링 온도에서 무정형 실리콘으로 변형되는 것을 나타내었다. 온도가 최대 400℃ 이상 증가하는 경우, 코팅은 은색이 된다.
이런 이유로, 상기로부터 무정형 실리콘 층의 형성(이것은 이후 레이저 결정화 단계를 사용하여 폴리실리콘 층을 형성하기 위해 보통 필요함)은 CPS의 끓는점보다 높은 온도 및/또는 폴리아미드, PEN 또는 PET와 같은 플라스틱 기판의 최대 조작 온도보다 높은 온도까지 실란계 코팅을 갖는 기판을 처리함으로써, 어닐링 단계가 요구되는 결과가 따른다.
이 문제를 다루기 위해, 폴리실란 코팅들은 저온에서 제조되었다. 폴리실란 코팅을 갖는 기판은 온도 어닐링 단계로 처리될 수 없고 또는 저온 어닐링 단계, 즉 300℃ 미만의 어닐링 단계로 처리될 수 없다. 일 실시형태에서, 폴리실란 코팅은 약 200℃ 미만, 바람직하게는 150℃ 미만의 온도에서 어닐링될 수 있다. 또 다른 실시형태에서, 실란계 코팅, 바람직하게는 폴리실란 코팅은 온도 어닐링 단계로 처리되지 않는다. 따라서, 이어서 준비된 폴리실란 코팅은 레이저 어닐링 단계로 처리되었고, 여기에서 코팅은 100 내지 600 nm, 바람직하게는 200 내지 400 nm, 보다 바람직하게는 250 내지 350 nm의 파장을 포함하는 방사선으로 조사되었다.
이하에서 보다 자세히 설명되는 바와 같이, 실란계 코팅, 바람직하게는 폴리실란을 포함하는 코팅을 미리 정해진 파장 범위의 레이저 광으로 조사하는 경우, 폴리실란 층은 고체상태 실리콘 층, 예를 들어 무정형, 미세결정, 폴리-실리콘 층에서 직접 변형되었다.
아래의 실시예들은 사이클로펜타실란과 관련하여 기술되었지만, 본 발명이 이 물질에 제한되지 않는다. 특히, 본 발명은 하나 이상의 실란 화합물들을 포함하는 액체 반도체 전구체를 사용될 수 있다. 일 실시형태에서, 실란 화합물은 일반식 SinXm으로 나타낼 수 있고, 여기에서 x는 수소이고; n은 바람직하게는 5 이상의 정수, 보다 바람직하게는 5 내지 20의 정수이고; 및 m은 n, 2n-2, 2n 또는 2n+1인 정수이고; 여기에서 수소의 일부는 할로겐으로 치환될 수 있다.
이러한 실란 화합물의 예시들은 본 출원에 참조로서 포함된, 유럽특허 제1087428호에 자세히 기술되어 있다. m=2n+2인 화합물의 예시는 실란 하이드라이드, 예를 들어 트리실란, 테트라실란, 펜타실란, 헥사실란, 및 헵타실란, 및 수소 원자가 할로겐 원자에 의해 부분적으로 또는 완전히 치환된 그것들의 치환 화합물을 포함한다. m=2n의 예시는 모노사이클릭 실리콘 하이드라이드 화합물, 예를 들어, 사이클로트리실란, 사이클로테트라실란, 사이클로펜타실란, 실릴사이클로펜타실란, 사이클로헥사실란, 실릴사이클로헥사실란 및 사이클로헵타실란; 및 수소 원자가 부분적으로 또는 완전히 할로겐 원자들로 치환된 그것들의 할로겐화된 사이클릭 실리콘 화합물들, 예를 들어 헥사클로로사이클로트리실란, 트리클로로사이클로트리실란, 콕타클로로사이클로테트라실란, 테트라클로로사이클로테트라실란, 데카클로로사이클로펜타실란, 펜타클로로사이클로펜타실란, 도데카클로로사이클로헥사실란, 헥사클로로사이클로헥사실란, 테트라데카클로로사이클로헵타실란, 헵타클로로사이클로헵타실란, 헥사브로모사이클로트리실란, 트리브로모사이클로트리실란, 펜타브로모사이클로트리실란, 테트라브로모사이클로트리실란, 옥타브로모사이클로테트라실란, 테트라브로모사이클로테트라실란, 데카브로모사이클로펜타실란, 펜타브로모사이클로펜타실란, 도데카브로모사이클로헥사실란, 헥사브로모사이클로헥사실란, 테트라데카브로모사이클로헵타실란, 및 헵타브로모사이클로헵타실란을 포함한다. m=2n-2인 화합물의 예시는 디사이클릭 실리콘 하이드라이드 화합물들, 예를 들어, 1,1'-비스사이클로부타실란, 1,1'-비스사이클로펜타실란, 1,1'-비스사이클로헥사실란, 1,1'-비스사이클로헵타실란, 1,1'-사이클로부타실릴사이클로펜타실란, 1,1'-사이클로부타실릴사이클로헥사실란, 1,1'-사이클로부타실릴사이클로헵타실란, 1,1'-사이클로펜타실릴사이클로헥사실란, 1,1'-사이클로펜타실릴사이클로헵타실란, 1,1'-사이클로헥사실릴사이클로헵타실란, 스피로[2,2]펜타실란, 스피로[3,3]헵타실란, 스피로[4,4]노나실란, 스피로[4,5]데카실란, 스피로[4,6]운데카실란, 스피로[5,5]운데카실란, 스피로[5,6]도데카실란, 및 스피로[6,6]트리데카실란; 수소 원자가 SiH3기 또는 할로겐 원자에 의해 부분적으로 또는 완전히 치환된 치환 실리콘 화합물들을 포함한다. 또한, m=n인 화합물의 예시는 폴리사이클릭 실리콘 하이드라이드 화합물들, 예를 들어 다음의 구조식으로 나타내는 화합물 1 내지 5, 수소 원자가 SiH3기 또는 할로겐 원자에 의해 부분적으로 또는 완전히 치환된 그것들의 새롭지 않은(arid) 치환 실리콘 화합물들을 포함한다. 이들 화합물은 2개 이상의 유형의 혼합물로서 사용될 수 있다.
일 실시형태에서, 사이클로펜타실란(CPS) Si5H10 및/또는 사이클로헥사실란(CHS) Si6H12는 실란 화합물로서 사용될 수 있다. 또 다른 실시형태에서, 네오펜타실란이 실란 화합물로서 사용될 수 있다.
일 실시형태에서, 실란 화합물은 사이클로실란 화합물 분자의 적어도 일부가 폴리실란으로 변형되도록 미리 정해진 시간 동안 UV 방사선에 먼저 노출될 수 있다. UV 노출된 실란 화합물은 점성이 증가하고, UV에 노출되지 않은 실란 화합물보다 더 높은 끓는점을 갖는다. 또 다른 실시형태에서, 실질적으로 순수한 실란 화합물(예를 들어, CPS 또는 CHS)이 사용될 수 있다.
일 실시형태에서, 실질적으로 순수한 액체 실란 화합물 또는 적어도 2개의 실질적으로 순수한 액체 실란 화합물의 혼합물이 기판 상에 폴리실란 코팅을 형성하는데 사용될 수 있다. 일 실시형태에서, "실질적으로 순수한(substantially pure)"은 액체 반도체 전구체의 순도가 94%, 96%, 98% 또는 99%보다 높은 것을 의미한다.
일 실시형태에서, 액체 반도체 전구체의 점도는 잉크젯 프린터에 사용하기 위해 최적화될 수 있다. 일 실시형태에서, 액체 반도체 재료의 점성은 1 내지 50 mPa.s에서 선택될 수 있다. 일 실시형태에서, 표면 장력은 10 내지 80 dyn/cm, 바람직하게는 15 내지 70 dyn/cm에서 선택될 수 있다. 점도는 CPS와 같은 액체 반도체 전구체를 미리 정해진 시간 동안 UV에 노출시켜 조절될 수 있다. UV에 노출하는 동안 CPS 분자의 고리형 구조는 폴리실란 체인이 형성되기 위해 깨질 수 있다. 따라서 형성된 폴리실란은 CPS에서 가용성이다.
대안으로, 또 다른 실시형태에서, 도펀트를 포함하는 액체 반도체 전구체를 사용할 수 있다. 일 실시형태에서, 반도체 전구체는 일반식 SiiXjYp으로 나타내는 하나 이상의 도핑된 실란 화합물을 포함할 수 있고, 여기에서 X는 수소 원자 및/또는 할로겐 원자이고, Y는 붕소 원자 또는 인 원자이고; 여기에서 i는 3 이상의 정수이고; j는 i 및 2i+p+2로 규정되는 범위에서 선택된 정수이고; 및, p는 1 및 i로 규정되는 범위에서 선택된 정수이다.
본 출원에서 기술된 실란 화합물의 처리(예를 들어, 코팅, 어닐링 및/또는 레이저 노출)는 실란의 산화를 피하기 위해 저산소 및 수분 수준(0.1 ppm 미만)을 갖는 환경에서 수행되었다.
예시들은 실란 화합물에 대하여 기술되었지만, 본 발명은 또한 무정형 및/또는 다결정 게르마늄을 제조하기 위해, 게르만(germane) 화합물을 사용하고 및/또는 무정형 및/또는 다결정 실리콘 게르마늄을 제조하기 위해 실란과 게르만 화합물의 혼합물을 사용할 수 있다는 것을 제안한다. 게르마늄-하이드로젠 화합물, 즉 게르만과 올리고- 또는 폴리게르만을 사용하는 것이 특히 바람직하며, 왜냐하면, 그것들은 쉽게 이용할 수 있고 화합물의 물질량에 비해 높은 게르마늄 함량을 갖으며, 바람직하게 사용되는 실란과의 물리 화학적 관계로 인해 쉽게 제형화될 수 있기 때문이다.
적절한 게르만 화합물의 다수의 예시들이 WO2007/044429A2에 기술되었다. 본 발명에 따른 공정에 특히 적절한 (올리고/폴리)게르만은 일반식 GenH2n +2 또는 GenH2n인 것이고, 여기에서 n=1 내지 10, 바람직하게는 n=4 내지 8이다. 실란과 게르만 화합물의 혼합물을 사용하는 경우, 반도체 실리콘게르마늄 층이 형성될 수 있고, 여기에서 반도체 층의 밴드 갭은 실란과 게르만 화합물 사이의 비를 조절하여 조절될 것이다.
도 2는 폴리실란 코팅 영역을 고체상태 실리콘으로 변형시키는데 사용되는 레이저 노출 파라미터(노출 방식)을 포함하는 노출 맵을 도시한다. 노출 맵은 코팅된 기판 영역의 8x8 어레이를 도시하고, 여기에서 코팅의 각 영역은 미리 정해진 노출 레시피에 따른 펄스된 레이저 조사에 노출되었다. 202로 표시한 5x8 어레이는 레시피들과 관련된 영역을 포함하고, 여기에서 펄스들의 수 및/또는 에너지 밀도는 변한다. 5x8 어레이의 왼쪽 위 코너의 사각형은 25 mJ/cm2의 (상대적으로 낮은) 에너지 밀도의 하나의 펄스(25 ns)의 레시피에 대응하고, 8x5 그리드의 오른쪽 아래 코너는 300 mJ/cm2의 (상대적으로 높은) 에너지 밀도의 100 샷들의 레시피에 대응한다.
y-방향의 영역들은 노출 레시피와 관련되고, 여기에서 영역 당 펄스(샷)의 수는 다음의 양식(fashion)에 따라 증가한다: 1, 10, 25, 50, 100. 유사하게, x-방향의 영역들은 노출 레시피와 관련되고, 여기에서 영역 당 에너지 밀도는 다음의 양식에 따라 25/50 mJ/cm2의 단계로 증가한다: 25, 50, 75, 100, 150, 200, 250, 300 mJ/cm2. 이처럼, 8x5 어레이의 영역들은 1~100 샷들과 25~300 mJ/cm2을 조합을 포함하는 모든 레시피를 커버한다.
종래의 엑시머 레이저 결정화의 문제는 수소 유출이 발생하는 것이다. 레이저를 조사하는 동안 무정형 실리콘 층의 수소는 유출되어 실리콘 층의 일부를 파괴할 수 있다. 수소의 과응집이 발생하는 경우 무정형 실리콘 필름은 흡열할(ablate) 수 있다. 무정형 실리콘을 고에너지 밀도(예를 들어 150 내지 300 mJ/cm2)의 레이저 조사에 노출시키기 전에 무정형 필름 내의 수소 함량을 감소시키기 위해, 하나 이상의 낮은 에너지 밀도(예를 들어 10 내지 50 mJ/cm2) 레이저 샷들을 포함하는 미리-어닐링된 상(phase)을 사용하여 흡열 및 수소 과유출의 효과를 감소시킬 수 있다.
이런 이유로, 수소 유출 효과를 감소시키기 위해, 일부 레시피들은 미리-어닐링한 상(phase)을 포함한다. ME1-Me8 영역들과 관련된 레시피들은 레이저 펄스들의 시퀀스를 포함하고, 여기에서 샷들의 수는 미리 정해진 방식으로 감소한다. 예를 들어 ME1-ME4와 관련된 레시피들은 펄스들의 시퀀스를 포함하고, 여기에서 샷들의 수는 기하급수적(exponential way)으로 감소할 수 있고, 여기에서 에너지 밀도는 25 mJ/cm2의 낮은 에너지 밀도로 시작할 수 있다. 여기에서 ME1-ME19는 다음의 레시피들과 관련된다:
레시피 노출 파라미터:
ME1 100x25 mJ/cm2; 50x50 mJ/cm2;
ME2 100x25 mJ/cm2; 50x50 mJ/cm2; 20x75 mJ/cm2;
ME3 100x25 mJ/cm2; 50x50 mJ/cm2; 20x75 mJ/cm2; 10x100 mJ/cm2;
ME4 100x25 mJ/cm2; 50x50 mJ/cm2; 20x75 mJ/cm2; 10x100 mJ/cm2; 1x150 mJ/cm2;
ME5 50x25 mJ/cm2; 40x50 mJ/cm2;
ME6 50x25 mJ/cm2; 40x50 mJ/cm2; 30x75 mJ/cm2;
ME7 50x25 mJ/cm2; 40x50 mJ/cm2; 30x75 mJ/cm2; 20x100 mJ/cm2;
ME8 50x25 mJ/cm2; 40x50 mJ/cm2; 30x75 mJ/cm2; 20x100 mJ/cm2; 10x150 mJ/cm2;
ME9 50x50 mJ/cm2; 40x100 mJ/cm2;
ME10 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2;
ME11 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2;
ME12 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2;
ME13 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2;
ME14 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2; 1x260 mJ/cm2;
ME15 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2; 1x270 mJ/cm2;
ME16 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2; 1x280 mJ/cm2;
ME17 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2; 1x290 mJ/cm2;
ME18 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2; 1x300 mJ/cm2;
ME19 50x50 mJ/cm2; 40x100 mJ/cm2; 30x150 mJ/cm2; 20x200 mJ/cm2; 15x225 mJ/cm2; 10x250 mJ/cm2; 1x310 mJ/cm2;
특히, 레시피 ME5-ME8은 노출 레시피와 관련되고, 여기에서 영역은 낮은 에너지 밀도 상황(regime)(즉, 100 mJ/cm2 미만의 에너지 밀도)의 다중 샷들 및, (더) 높은 에너지 밀도 상황(즉, 100 mJ/cm2 초과의 에너지 밀도)의 하나 이상의 샷들에 노출된다. 다중 저에너지 밀도 샷들은 미리-어닐링하는 단계로 여겨질 수 있고, 여기에서 폴리실리콘 필름 밖으로 수소의 방출이 촉진된다. 레시피 ME9-ME19는 펄스들의 시퀀스를 포함하는 노출 레시피들과 관련되고, 여기에서 샷들의 수는 단계 5 내지 10에서 (준)선형으로 감소될 수 있다.
도 3은 200℃의 온도에서 어닐링한, 폴리실란 코팅 유리 기판과 관련된 사진을 도시한다. 일 실시형태에서, 폴리실란 코팅 유리 기판은 도 1과 관련하여 기술한 것과 같이 제조될 수 있다. 코팅된 기판을 도 2와 관련하여 기술한 것과 같은 노출 레시피에 따라 조사하는 경우, 착색된 사각형 영역들이 고체상태 실리콘의 형성을 나타내는 특정 레시피들에 대해 나타날 수 있다. 상이한 노출 영역들의 조성물을 분석하는 경우, 상이한 노출 레시피들(302, 304, 306, 308)이 라만 분광학, AFM 및 현미경 검사(이 결과들의 일부는 이하에서 보다 자세하게 설명할 것임)에 기초하여 식별될 수 있다.
예를 들어, 노출 맵의 8x5 그리드(202) 내의 낮은 에너지 밀도에 대해(도 2 참조), 필름은 조사에 의해 겨우 활성화되고 공기 중에서 용이하게 산화된다. 에너지 밀도가 약 100 mJ/cm2 까지 증가하는 경우(즉, 8x5 그리드 내의 4번째 열(column)), 상대적으로 안정한 무정형 실리콘이 노란색/밤색을 나타내는 영역에 형성될 것이다(도 3의 사진에서 명백히 알아볼 수 없음).
100 mJ/cm2에 50 mJ/cm2을 가해 최대 약 150 mJ/cm2의 에너지 밀도를 갖도록 증가시키는 것은 폴리실리콘의 형성을 촉발시킨다. 120 내지 320 mJ/cm2, 바람직하게는 150 내지 300 mJ/cm2(위쪽 행(row)의 4 영역들은 각각 150, 200, 250 및 300 mJ/cm2의 에너지 밀도를 갖는 단일 샷을 사용하여 형성됨)의 에너지 밀도를 갖는 단일 샷으로 폴리실란 층을 노출시켰을 때 박막 폴리실리콘 층이 형성되었다. 최대 300 mJ/cm2을 포함하는 에너지 밀도와 다중 샷의 조합을 사용할 때 폴리실리콘이 또한 형성되었다. 이 레시피들은 304로 표시한다. 고 에너지 밀도(예를 들어, 300 mJ/cm2의 100 샷들)에서 다중 샷들은 흡열이 발생하는 영역을 포함하는 폴리실리콘 필름을 형성할 수 있다. 폴리-실리콘이 형성되는 영역들은 상대적으로 어두운 사각형과 같이 도 3의 사진에서 인식된다.
306(즉, 레시피들 ME1-ME4) 및 308(즉, 레시피들 ME5-ME8)로 나타내는 영역들과 관련된 노출 레시피들은 만약 최종 샷들과 관련된 에너지 밀도가 100 mJ/cm2 이상인 경우, 안정한 실리콘 층들의 형성을 나타낸다. 동일한 최대 에너지 밀도에서 미리-어닐링시키지 않은 영역들(304로 표시한 레시피들과 관련하여 기술된 바와 같음)과 비교하면 거칠기의 약한 감소가 관찰되었다.
310으로 표시한 영역들과 관련된 노출 레시피들(즉, 레시피 ME9-ME19) 전부는 무정형 실리콘을 포함하는 박막을 야기한다. 약 150 mJ/cm2보다 큰 에너지 밀도의 필름은 다중 섹션을 발달시킬 수 있고, 다중 결과물이 얻어질 수 있다(양호한 a-Si 및 폴리-Si). 일반적으로, 매끄러운 표면들은 무정형 실리콘 특성을 나타내지만, 더 거친 표면은 폴리실리콘 특성을 나타낸다. 300 내지 310 mJ/cm2의 최종 에너지 샷들로 마지막 2 단계들에서 흡열이 발생한다.
펄스된 엑시머 레이저를 사용하여 얻어진 도 3의 결과에도 불구하고, 본 발명은 실시예에 제한되는 것을 의미하지 않는다. 사용된 25 ns 펄스 길이와 다른 펄스 길이를 사용할 수 있다. 또한, 다른 실시형태에서, 100 내지 800 nm, 바람직하게는 200 내지 400 nm에서 선택된 범위 내의 광을 방출하는 광원이 코팅된 기판의 적어도 일부를 노출시키는데 사용될 것이다. 이러한 광원은 고- 및 저-압력 수은 램프, 희토류 가스 방전 램프, (펄스된) YAG 레이저, 아르곤 레이저 및 엑시머 레이저를 포함할 것이다. 이러한 방사선의 노출은 폴리실란 코팅을 실리콘, 특히 무정형 실리콘 또는 폴리실리콘으로(노출에 따라) 또는 기판에 나노 사이즈의 결정화 지역들(예를 들어, 100 nm 직경과 500 nm 깊이를 갖는 기판 상의 정공)을 사용하여 단일-결정 실리콘 영역으로 변형시킬 것이다. 무정형 실리콘 또는 폴리실리콘으로 변형시키는 전형적인 에너지 밀도는 25 내지 1200 mJ/cm2 범위에서 선택될 것이다.
도 4a 내지 4d는 폴리실란 코팅을 본 발명의 다양한 실시형태에 따라 펄스된 레이저에 노출시켜 무정형 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 이 특정 예시들에서, 코팅은 200℃의 온도에서 어닐링되었다. 각각의 스펙트라는 약 320 cm-1의 무정형 실리콘의 넓은 피크를 나타낸다. 도 4a는 25 mJ/cm2의 50 펄스, 50의 40 펄스, 75의 30 펄스, 100의 20 펄스 및 150 mJ/cm2의 10 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 도 4b는 100 mJ/cm2의 25 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 도 4c는 25 mJ/cm2의 100 펄스, 50의 50 펄스, 75의 25 펄스, 100의 10 펄스 및 150 mJ/cm2의 단일 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 도 4d는 100 mJ/cm2의 100 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 이 측정들은 고 품질 무정형 실리콘이 펄스된 레이저 조사에 의해 저온 어닐링된(200℃ 이하) 폴리실란 코팅을 노출시켜 형성될 수 있다는 것을 나타낸다.
도 5a 내지 5d는 본 발명의 다양한 실시형태들에 따라 펄스된 레이저에 폴리실란 코팅을 노출시켜 폴리실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 이 특정 예시에서, 코팅은 200℃의 온도에서 어닐링되었다. 각각의 스펙트라는 520 cm-1에서 폴리실리콘의 뾰족한 피크를 나타낸다. 도 5a는 150 mJ/cm2의 단일 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 도 5b는 150 mJ/cm2의 100 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 도 5c는 300 mJ/cm2의 단일 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 도 5d는 300 mJ/cm2의 100 펄스의 노출 레시피와 관련된 라만 스펙트럼을 도시한다. 이 측정은 펄스된 레이저 조사에 의해 저온 어닐링된(200℃ 이하) 폴리실란 코팅을 노출시켜 고 품질 폴리실리콘이 형성될 수 있는 것을 나타낸다.
이러한 이유로, 도 4 및 도 5는 본 발명이 광, 바람직하게는 미리 정해진 일부 스펙트럼에서 선택된 파장의 레이저 광으로 조사하여 폴리실란 코팅-유기실리콘 화합물 코팅-을 고체상태 실리콘(예를 들어, 무정형 또는 폴리실리콘)으로 변형되게 하는 것을 나타낸다. 일부 실시형태에서, 200 내지 400 nm의 파장에서 선택된 펄스된 레이저 광이 사용될 수 있다. 이하에서 보다 자세하게 기술할 바와 같이, 미리 정해진 에너지 밀도를 갖는 매우 짧은(25 ns) 레이저 펄스는 폴리실란을 폴리실리콘 또는 무정형 실리콘으로 거의 순간적으로 변형할 수 있었다. 따라서 공정은 플라스틱 기판 상에 무정형 필름을 결정화하는데 적합하다. 이러한 이유로, 종래 기술의 공정과는 대조적으로, 폴리실란 코팅은 분자형 코팅으로부터 다결정 실리콘 코팅으로 직접 변형된다.
본 발명에 따른 실리콘 형성 공정은 종래 기술 액체 실리콘 형성 공정과 실질적으로 상이한 것을 강조한다. 종래 기술 공정에서 필요한 무정형 실리콘을 형성하기 위한 상승한 온도(>300℃)에서 온도 어닐링 단계가 필요하지 않다. 게다가, 종래 기술에서 필요했던 탈수소화 단계도 필요하지 않다.
또한, 본 발명에 따른 레이저 결정화 공정은 무정형 실리콘 필름을 폴리실리콘 필름올 변형하는 엑시머 레이저 결정화(ELC) 공정과 같은, 종래 레이저 결정화 공정이 아니다. ELC 공정의 기본 작업은 무정형 실리콘의 표면을 노출시키는데 사용되는 엑시머 레이저와 같은 고-전력 짧은 파장 펄스된 광원을 사용하는 것이다. 노출시, 무정형 실리콘의 상부 층은 열을 흡수하고, a-Si는 대부분 완전히 용융되며, 용융된 실리콘이 냉각될 때 결정화가 일어난다. 본 발명에서, 308 nm에 대한 폴리실란의 낮은 흡수계수로 인해, 대부분의 전체 두께는 광을 흡수하고 폴리-Si 또는 a-Si는 실리콘의 용융을 조절하지 않고 얻어질 수 있다.
도 6a 내지 6c는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 형성된 폴리실리콘 박막의 AFM 측정과 라만 스펙트럼을 도시한다. 이 특정 예시에서, 250 mJ/cm2 에너지 밀도의 10 레이저 펄스로 코팅을 조사하였다. 관련된 라만 스펙트럼은 고 품질 폴리실리콘의 형성을 나타낸다. AFM 측정은 134 nm의 평균 그레인 사이즈와 32 nm의 평균 거칠기를 나타낸다.
도 7a 내지 7c는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 형성된 폴리실리콘 박막의 AFM 측정과 라만 스펙트럼을 도시한다. 이 특정 실시형태에서, 250 mJ/cm2 에너지 밀도의 25 레이저 펄스로 코팅을 조사하였다. 관련된 라만 스펙트럼은 고 품질 폴리실리콘의 형성을 나타낸다. AFM 측정은 159 nm의 평균 그레인 사이즈와 28 nm의 평균 거칠기를 나타낸다.
도 8a 내지 8c는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 형성된 폴리실리콘 박막의 AFM 측정과 라만 스펙트럼을 도시한다. 이 특정 예시에서, 250 mJ/cm2 에너지 밀도의 50 레이저 펄스로 코팅을 조사하였다. 관련된 라만 스펙트럼은 고 품질 폴리실리콘의 형성을 나타낸다. AFM 측정은 124 nm의 평균 그레인 사이즈와 23 nm의 평균 거칠기를 나타낸다.
이러한 이유로, 도 6 내지 8의 기초하여, 고 품질 폴리실리콘 박막들은 펄스된 레이저 광으로 폴리실란 코팅 기판을 조사하여 형성될 수 있게 된다. 폴리실리콘의 그레인 사이즈는 250 mJ/cm2의 에너지 밀도를 갖는 다수의 펄스에 대해 100 내지 150 nm에서 변할 것이다.
도 9a 내지 9c는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 형성된 폴리실리콘 박막의 AFM 측정과 라만 스펙트럼을 도시한다. 이 특정 예시에서, 300 mJ/cm2 에너지 밀도의 10 레이저 펄스로 코팅을 조사하였다. 관련된 라만 스펙트럼은 고 품질 폴리실리콘의 형성을 나타낸다. AFM 측정은 280 nm의 평균 그레인 사이즈와 105 nm의 평균 거칠기를 나타낸다.
도 10a 내지 10c는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 형성된 폴리실리콘 박막의 AFM 측정과 라만 스펙트럼을 도시한다. 이 특정 예시에서, 300 mJ/cm2 에너지 밀도의 25 레이저 펄스로 코팅을 조사하였다. 관련된 라만 스펙트럼은 고 품질 폴리실리콘의 형성을 나타낸다. AFM 측정은 254 nm의 평균 그레인 사이즈와 94 nm의 평균 거칠기를 나타낸다.
도 11a 내지 11c는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 형성된 폴리실리콘 박막의 AFM 측정과 라만 스펙트럼을 도시한다. 이 특정 예시에서, 300 mJ/cm2 에너지 밀도의 50 레이저 펄스로 코팅을 조사하였다. 관련된 라만 스펙트럼은 고 품질 폴리실리콘의 형성을 나타낸다. AFM 측정은 234 nm의 평균 그레인 사이즈와 76 nm의 평균 거칠기를 나타낸다.
이러한 이유로, 도 9 내지 11에 기초하여, 고 품질 폴리실리콘 박막들은 펄스된 레이저 광으로 폴리실란 코팅 기판을 조사하여 형성될 수 있게 된다. 폴리실리콘 박막의 그레인 사이즈는 5 내지 250 nm일 것이다.
도 12a 내지 12d는 본 발명의 실시형태에 따라 레이저 조사에 폴리실란 코팅을 노출시켜 폴리실리콘을 형성하는 것과 관련된 다양한 라만 스펙트럼을 도시한다. 이 특정 예시에서, 코팅은 도 1과 관련하여 기술된 것과 유사한 방식으로 제조되었고, 여기에서 이 경우 어닐링 온도는 약 150℃이다. 각각의 스펙트라는 520 cm-1에서 폴리실리콘의 뾰족한 피크를 나타낸다. 여기에서, 도 12a는 약 150 mJ/cm2 에너지 밀도의 하나의 펄스와 관련된 라만 스펙트럼을 도시한다. 도 12b는 약 50 mJ/cm2 에너지 밀도의 50 펄스와 관련된 라만 스펙트럼을 도시한다. 도 12c는 약 300 mJ/cm2 에너지 밀도의 하나의 펄스와 관련된 라만 스펙트럼을 도시한다. 도 12d는 약 150 mJ/cm2 에너지 밀도의 100 펄스와 관련된 라만 스펙트럼을 도시한다. 이 측정들은 상대적으로 낮은 어닐링 온도, 예를 들어 약 150℃ 이하의 온도에서 코팅을 어닐링하는 경우, 다결정 박막들은 어닐링된 코팅 기판을 조사하여 형성될 수 있음을 나타낸다.
도 13a 내지 13d는 폴리실란 코팅을 펄스된 레이저로 노출시켜 폴리실리콘 을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 이 특정 예시에서, 코팅은 도 1과 관련하여 기술된 것과 유사한 방식으로 제조되었고, 여기에서 이 경우 어닐링 온도는 약 150℃이다. 각각의 스펙트라는 520 cm-1에서 폴리실리콘의 뾰족한 피크를 나타낸다. 여기에서, 도 13a는 25 mJ/cm2 에너지 밀도의 100 펄스 및 100 mJ/cm2 에너지 밀도의 10 펄스와 관련된 라만 스펙트럼을 도시한다. 도 13b는 약 12 mJ/cm2 에너지 밀도의 100 펄스 및 50 mJ/cm2 에너지 밀도의 50 펄스와 관련된 라만 스펙트럼을 도시한다. 이 특정 경우에, 무정형 실리콘이 형성된다. 도 13c는 25 mJ/cm2의 50 펄스 및 100 mJ/cm2의 20 펄스와 관련된 라만 스펙트럼을 도시한다. 도 13d는 레이저 방사선에 노출되지 않은 영역의 라만 스펙트럼을 도시한다. 이 측정들은 또한 상대적으로 낮은 어닐링 온도, 예를 들어 약 150℃ 이하의 온도에서 코팅을 갖는 기판을 어닐링하는 경우, 다결정 및 무정형 박막들은 코팅 기판을 조사하여 형성될 것임을 나타낸다.
상기 공정은 레이저 조사, 바람직하게는 펄스된 레이저 조사에 폴리실란 코팅을 단순 노출시켜, 기판 상에 박막 실리콘 층, 예를 들어 무정형 층, 미세결정 또는 다결정 층을 형성하는 저온 공정에 사용될 것이다. 이러한 이유로, 열적 어닐링에 의해 무정형 실리콘 층을 형성하는 대신에, 폴리실란 코팅을 무정형 또는 다결정 실리콘을 형성하기 위해 특정 노출 레시피에 따라 노출시킬 것이다. 또한, 저온(즉, 약 200℃ 이하, 바람직하게는 150℃ 이하) 단일 샷 레이저 결정화 공정을 달성할 수 있을 것이다. 이러한 방법은 플렉서블 기판 상에 태양 전지 또는 TFT를 제조하는 것에 기초한다. 이하에서, 상기 기술된 저온 박막 제조 공정의 일부 응용을 보다 자세히 기술한다.
도 14a 내지 14d 및 15a 내지 15d는 폴리실란 코팅을 미리 정해진 에너지 밀도의 레이저 펄스에 노출시켜 실리콘 층(폴리실리콘 또는 무정형 및 다결정 실리콘의 혼합물)을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 코팅은 도 1과 관련하여 기술된 것과 유사한 방식으로 제조되었고, 여기에서 온도 어닐링은 사용되지 않았다. 스펙트라는 520 cm-1에서 폴리실리콘의 뾰족한 피크를 나타낸다.
여기에서, 도 14a 및 14b는 75 mJ/cm2의 1 펄스와 관련된 라만 스펙트럼을 도시한다. 스펙트라는 노출된 영역의 상이한 부분들과 관련된다. 도 14a의 폴리실리콘 스펙트럼은 노출된 영역의 일부에서 폴리실리콘이 형성되는 것을 나타낸다. 도 14b의 스펙트럼은 520 cm-1에서 폴리실리콘 피크와 무정형 및 폴리실리콘 모두를 포함하는 영역을 나타내는, 무정형 실리콘의 489 cm-1에서 특유의 피크를 모두 나타낸다. 유사한 결과들은 도 15c와 15d에 도시된 바와 같이, 100 mJ/cm2의 에너지 밀도의 하나의 펄스에 노출시켜 얻어진다.
도 15a 내지 15d는 에너지 밀도를 증가시킨 것에 대한 폴리실란 코팅의 단일 샷 레이저 노출을 나타낸다: 도 15a는 150 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 15b는 200 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 15c는 250 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 15d는 300 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타낸다. 이 결과들은 다결정 층들이 150 내지 300 mJ/cm2에서 선택된 에너지 밀도의 펄스된 레이저 광으로 폴리실란 코팅을 노출시켜 얻어진 것을 나타내고, 여기에서 폴리실란 코팅은 레이저 노출 전에 온도 어닐링 단계를 하지 않는다.
도 16a 내지 16d는 상이한 에너지 밀도를 사용하여 펄스된 레이저에 상대적으로 두꺼운 폴리실란 층을 노출시켜 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 코팅은 도 1과 관련하여 기술된 것과 유사한 방식으로 제조되었고, 여기에서 온도 어닐링은 사용되지 않았다. 코팅의 두께는 약 2 마이크론이다. 특히, 도 16a 내지 16d는 에너지 밀도를 증가시킨 것에 대한 폴리실란 코팅의 단일 샷 레이저 노출의 결과를 나타낸다: 도 16a는 75 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 16b는 100 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 16c는 100 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 15d는 300 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타낸다. 이 결과들은 다결정 층들이 75 내지 300 mJ/cm2에서 선택된 에너지 밀도의 펄스된 레이저 광으로 폴리실란 코팅을 노출시켜 얻어진 것을 나타내고, 여기에서 폴리실란 코팅은 레이저 노출 전에 온도 어닐링 단계를 하지 않는다.
도 17a 내지 17d는 상이한 에너지 밀도와 다수의 샷들을 사용하여 펄스된 레이저로 상대적으로 두꺼운 폴리실란 층을 노출시켜 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 코팅은 도 1과 관련하여 기술된 것과 유사한 방식으로 제조되었고, 여기에서 온도 어닐링은 사용되지 않았다. 코팅의 두께는 약 2 마이크론이다. 특히, 도 16a 내지 16d는 에너지 밀도를 증가시킨 것에 대한 폴리실란 코팅의 단일 샷 레이저 노출에 대한 스펙트라를 나타낸다: 도 16a는 75 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 16b는 100 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 16c는 100 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 16d는 300 mJ/cm2의 단일 샷 레이저 펄스를 사용하여 폴리실란 코팅을 노출시킨 결과를 나타낸다.
도 17a 내지 17d는 도 16a 내지 16d와 관련하여 기술한 것과 유사한 폴리실란 층을 노출시켜 실리콘을 형성하는 것과 관련된 다양한 라만 스펙트라를 도시한다. 특히, 도 17a 내지 17d는 레이저 노출에 대한 스펙트라를 나타내고, 여기에서 샷들의 수 및/또는 에너지 밀도는 변한다: 도 17a는 100 mJ/cm2의 100 펄스로 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 17b는 300 mJ/cm2의 100 펄스로 폴리실란 코팅을 노출시킨 결과를 나타내고; 도 17c는 도 2의 노출 맵과 관련하여 기술된 바와 같이 레시피 ME 7(즉, 25의 50 펄스; 50의 40 펄스; 75의 30 펄스 및 100 mJ/cm2의 20 펄스)을 사용하여 폴리실란 코팅을 노출시킨 결과를 나타내고; 및 도 17d는 레시피 ME 4(즉, 25의 100 펄스; 50의 50 펄스; 75의 20 펄스; 100의 10 펄스 및 150 mJ/cm2의 1 펄스)을 사용하여 폴리실란 코팅을 노출시킨 결과를 나타낸다.
도 16a 내지 16d와 도 17a 및 17b에서 나타낸 바와 같이, 약 2 마이크론 두께의 다결정 실리콘 층은 펄스된 레이저 광에 폴리실란의 두꺼운 층을 노출시켜 얻어졌다. 보다 일반적으로, 도 2의 박스 202의 노출 레시피들에서 약 75 mJ/cm2 및 상기(최대 300 mJ/cm2) 다결정 층을 얻었다. 레시피 ME2-ME8에 대해 무정형 실리콘의 형성이 관찰되었다(예를 들어, 도 17c 및 17d에 나타냄). 레시피 M9-M19에 기초한 폴리실란 층들의 노출은 다결정 층들을 다시 야기한다.
도 16 및 17의 결과들은 발명이 또한 두꺼운 폴리실란 층들에 적용될 수 있다는 것을 나타낸다. 두꺼운 폴리실란 층들은 기판 상에 폴리실란 층들의 반복된 코팅에 의해 얻어질 것이다. 그 다음, 바람직한 두께가 얻어지면, 폴리실란 층을 적절한 노출 레시피를 사용하여 레이저 광에 노출시킬 것이다. 두꺼운 폴리실란 층들의 형성은 실리콘 광전지 장치의 형성에 중요하다.
도 18a 내지 18d는 본 발명의 실시형태에 따른 단결정 그레인의 형성을 개략적으로 도시한다. 이 특정 경우에, 기판이 폴리실란으로 코팅되기 전에, 300 내지 100 nm의 직경, 400 내지 1000 nm의 깊이를 갖는 서브마이크론 정공들은 표준 리소그래피 또는 (나노) 임프린트 기술을 사용하여 기판에 제조할 수 있다. 그 후에, 나노정공을 포함하는 기판을 폴리실란 층으로 코팅하였고, 임의의 열적 어닐링이 아닌 미리 정해진 레시피(이 경우 : 150 mJ/cm2의 100 샷)에 따라 레이저 광에 노출시켰다. 노출 후, 실리콘 필름을 도 1a의 이미지에 나타낸 것처럼 형성하였다. 나노정공 근처의 근접 사진(close-up)은 나노정공 근처에 단결정 실리콘 그레인이 도 18b에 개략적으로 도시된 것처럼 형성되는 것을 나타낸다. 특히, 나노정공 근처에, 단결정 실리콘 그레인(1802)이 약 1 내지 2 마이크론의 직경으로 형성되었다. 더 떨어진 거리에서, 다결정 실리콘(1806)의 그레인 구조가 관찰되었다. 단일-결정 그레인을 형성하기 위해 "그레인-필터(grain-filter)"와 같은 이 나노정공들의 용도가 잘 알려져 있다. 그러나, 종래 기술에서, 단일-결정 그레인들은 약 350℃의 열적 어닐링을 사용하여 그레인 필터에 형성된 무정형 실리콘을 레이저 어닐링하여 형성되었다. 도 18a 내지 18c의 공정에서, 이러한 열적 어닐링은 필요하지 않다. 나노정공은 폴리실란을 채워질 수 있고, 단결정 그레인으로 폴리실란을 직접 변형시키기 위해 펄스된 레이저에 직접 노출될 수 있다. 도 18c는 나노정공의 폴리실란(1808)의 레이저 어닐링을 개략적으로 도시한다. 폴리실리콘을 레이저 방사선(1810)에 노출시키는 경우, 나노 정공에서 시작해서, 기판의 수평면에 도달할 때까지 나노정공을 따라 단결정 실리콘(1812)이 형성된다. 그곳에서, 단결정 그레인의 성장이 다결정 실리콘의 형성으로 대체될 때까지 잠시 지속될 것이다. 최종 구조는 그레인 필터 근처의 단결정 실리콘(1818) 그레인과 그레인 필터에서 떨어져 있는 다결정 실리콘(1816)일 것이다. 이러한 이유로, 이 공정은 본 발명이 액체 실란 전구체(예를 들어, CPS 및/또는 폴리실란)에 기해 무정형 및 다결정 실리콘의 저온 형성을 따르지 않는다는 것을 나타낸다.
도 19a 및 도 19b는 플렉서블 (플라스틱) 기판 상에 작은 피쳐(feature) 사이즈를 갖는 실리콘 구조를 제조하기 위한 소위 롤-투-롤 공정의 변형을 개략적으로 도시한다. 첫 번째 단계에서, 주형(1902)은 (플랙서블) 기판(1905)의 특정 패턴(1904)(트랜치 또는 리세스)을 임프린트하는데 사용될 것이다. 그 다음, 닥터 블레이드(1906)는 리세스만이 CPS(1910)으로 채워지도록 기판으로부터 과량의 CPS(1908)을 제거하는데 사용될 것이다. 그 후에, 리세스의 CPS를 폴리실란의 형성을 활성화하기 위해 짧은 UV 노출에 노출시킬 것이다. 그 후에, 저온 어닐링, 즉 약 200℃ 이하 어닐링이 폴리실란을 추가 가교하기 위해 사용될 것이다. 그 후에, UV 조사된 CPS는 고체상태 실리콘, 즉 무정형 실리콘 또는 폴리실리콘 실리콘의 박막을 형성하기 위해 펄스된 레이저 광에 노출될 것이다. 이 방식으로, 단순하고 효율적인 R2R 호환성 제조 공정이 실현될 것이다.
도 19b는 도 19a의 변형을 도시하고, 여기에서 임프린트된 리세스를 다듬기(file) 위해 닥터 블레이드 기술을 사용하는 대신에, 잉크젯 프린팅 기술이 사용되고, 여기에서 잉크 헤드(1905)는 잉크젯 프린팅을 시작하는 경우 하나 이상의 잉크 액적(1907)이 리세스를 채울 수 있도록 임프린트된 영역 상에 배치된다.
도 20a는 본 발명의 실시형태에 따른 제조 공정을 개략적으로 도시한다. 공정은 실리콘 박막들의 두겁고 다층 스택을 형성하게 한다. 특히, 도 20a의 제1 공정 단계는 폴리실란 층(2004)의 형성을 도시하고, 여기에서 CPS는 적절한 코팅 기술, 예를 들어 닥터 블레이드 기술(2002)을 사용하여 기판 상에 코팅될 수 있고, 여기에서 코팅된 CPS는 미리 정해진 시간 동안 UV에 노출된다(도시하지 않음). 닥터 블레이드는 과량의 CPS(2003)을 제거하는데 사용될 것이다.
그 다음, 제2 공정 단계에서, 폴리실란 층은 미리 정해진 에너지 밀도의 단일 샷(또는 다중 샷) 레이저 노출(2006)을 사용하여 다결정 또는 무정형 박막 층(2008)으로 빠르게 변형될 수 있다. 이 공정 단계들은 제1 실리콘 층에 걸쳐서 하나 이상의 추가 층들(2016)을 형성하기 위해 반복될 것이다. 공정은 다결정 층을 단일 샷으로 형성함으로써, 다층 구조를 쉽게 실현시킬 것이다.
도 20b는 본 발명의 실시형태에 따른 제조 공정을 개략적으로 도시한다. 공정은 두꺼운 실리콘 박막을 형성하게 한다. 특히, 도 20a의 제1 공정 단계는 제1 폴리실란 층(2012)의 형성을 도시하고, 여기에서 CPS는 적절한 코팅 기술, 예를 들어 닥터 블레이드 기술(2002)을 사용하여 기판 상에 코팅될 것이고, 여기에서 코팅된 CPS는 미리 정해진 시간 동안 UV에 노출된다(도시하지 않음). 하나 이상의 추가 폴리실란 층들(2013)은 코팅 공정을 반복하여 제1 폴리실란 층에 걸쳐서 형성될 것이다. 이러한 방법으로, 두꺼운 폴리실란 다층이 형성될 것이다. 두꺼운 폴리실란 다층(2016)은 펄스된 레이저(2014)를 사용하여 조사되고, 두께가 2 내지 20 마이크론 범위인 무정형 또는 다결정 반도체 층으로 변형될 것이다.
도 21a 내지 21c는 또 다른 실시형태에 따른 제조 공정을 도시한다. 이 변형에서, 잉크젯 프린팅 단계(2102)는 기판(2104) 상에 미리 정해진 형태의 CPS 층을 형성하기 위해 사용될 수 있다. 폴리실란 코팅 기판을 형성하기 위해 CPS 층을 UV에 노출시키고 약 200℃ 이하의 온도에서 어닐링시켰다. 코팅의 이후 레이저 조사(2106)는 펄스된 레이저에 대한 정확한 노출 레시피를 선택하여 그 층을 예를 들어 폴리실리콘 층(2108)으로 변형할 것이다. 그 후에, 제2 및 제3 잉크젯 단계(2110)는 제1 층의 상부에 미리 정해진 형태의 제2 층(2114) 및 제3 층(2120)을 형성하기 위해 사용될 것이다. 여러 번 공정을 반복함으로써, 다결정 또는 무정형 3D 구조가 프린트될 것이다.
임의의 하나의 실시형태와 관련하여 기술된 임의의 특징은 단독으로, 또는 기술된 다른 특징과 조합하여 사용될 수 있고, 또한 임의의 다른 실시형태들의 하나 이상의 특징과 조합하여 또는 임의의 다른 실시형태들과 임의 조합하여 사용될 수 있다. 본 발명은 상기 기술된 실시형태에 제한되지 않고, 첨부된 청구항의 범위 내에서 다양하게 변형될 것이다. 예를 들어, 상이한 코팅 및/또는 프린팅 기술들이 기판 상에 실란 층을 도포하는데 사용될 수 있다. 본 발명에 사용될 수 있는 예시적인 프린팅 기술은 그라비아 프린팅, 스크린 프린팅, 플렉소그래픽/레터프레스 프린팅 및/또는 오프셋 프린팅을 포함한다. 유사하게, 본 발명에 사용될 수 있는 예시적인 코팅 기술은 슬롯 다이 코팅, 롤러 코팅, 딥 코팅, 에어 나이프 코팅 등을 포함한다. 또한, 플라스틱 기판과 다른 (플렉서블) 기판은 금속, 섬유형(직물 또는 부직포) 시트, 종이 등을 포함하는 지지 기판을 사용할 수 있다. 예를 들어, 도 22는 이 명세서 내에 기술된 바와 같이 저온 실리콘 형성 공정을 사용하여 종이 기판 상에 형성된 박막 실리콘 층을 포함하는 종이의 플렉서블 시트를 포함하는 사진을 포함한다.

Claims (16)

  1. 기판 상에 실리콘, 바람직하게는 적어도 하나의 실리콘 층을 형성하는 방법으로서,
    하나 이상의 액체 실란 화합물들, 바람직하게는 폴리실란 및/또는 고리형 실란 화합물들을 사용하여 기판 상에 하나 이상의 층들을 형성하는 단계;
    상기 하나 이상의 실란 화합물들의 적어도 일부를 실리콘-바람직하게는 상기 실리콘은 무정형, 미세결정, 다결정 및/또는 단결정 실리콘을 포함함-으로 직접 변형시키기 위해, 100 nm 내지 800 nm, 바람직하게는 100 nm 내지 600 nm, 보다 바람직하게는 200 nm 내지 500 nm 범위 내의 하나 이상의 파장을 포함하는 광, 바람직하게는 레이저 광, 보다 바람직하게는 하나 이상의 레이저 광 펄스에 상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    270℃ 미만, 바람직하게는 250℃ 미만, 보다 바람직하게는 200℃ 미만, 보다 더 바람직하게는 150℃ 미만의 저온에서 상기 하나 이상의 층들을 열적 어닐링한 후 상기 하나 이상의 층들의 적어도 일부를 상기 광에 노출시키는 단계, 또는 상기 하나 이상의 층들을 열적 어닐링하지 않고 상기 층을 상기 광에 노출시키는 단계를 추가로 포함하는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 하나 이상의 층들을 형성하는 단계는,
    상기 기판의 적어도 일부를 적어도 하나의 액체 고리형 실란 화합물을 포함하는 액체 화합물로 코팅하는 단계;
    상기 고리형 실란 화합물의 적어도 일부를 하나 이상의 폴리실란 화합물들로 변형하기 위해 상기 코팅의 적어도 일부를 UV 광에 노출시키는 단계를 포함하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들의 적어도 일부를 실리콘으로 변형하는데 사용되는 광은 하나 이상의 블루 및/또는 UV LED, 고- 또는 저-압력 수은 램프, 희토류 가스 방전 램프 또는 (펄스된) 레이저, 바람직하게는 (펄스된) YAG 레이저, 아르곤 레이저 또는 엑시머 레이저에 의해 발생된 것인, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계는,
    상기 하나 이상의 층들의 적어도 일부를 (레이저) 광에, 바람직하게는 레이저 광의 하나 이상의 펄스에 노출시키는 것을 포함하고, 여기에서 상기 광은 하나 이상의 층의 적어도 일부를 실리콘으로 변형하기 위해 적어도 75 mJ/cm2 이상의 에너지 밀도를 갖는, 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계는,
    상기 하나 이상의 층의 적어도 일부를 하나 이상의 레이저 펄스들에 노출시키는 것을 포함하고, 여기에서 상기 펄스의 에너지 밀도는 10 내지 5000 mJ/cm2, 바람직하게는 10 내지 1000 mJ/cm2, 보다 바람직하게는 20 내지 500 mJ/cm2, 보다 더 바람직하게는 25 내지 300 mJ/cm2인, 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들의 적어도 일부를 노출시키는 단계는,
    상기 하나 이상의 층들의 적어도 일부를 10 내지 100 mJ/cm2, 바람직하게는 20 내지 80 mJ/cm2에서 선택된 에너지 밀도를 갖는 하나 이상의 제1 에너지 펄스와, 100 내지 5000 mJ/cm2, 바람직하게는 100 내지 1000 mJ/cm2, 보다 바람직하게는 100 내지 350 mJ/cm2, 보다 더 바람직하게는 120 내지 300 mJ/cm2에서 선택된 에너지 밀도를 갖는 하나 이상의 제2 에너지 펄스에 노출시키는 것을 포함하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들의 적어도 일부는, 상기 실란의 적어도 일부가 실리콘, 바람직하게는 무정형, 미세결정 또는 다결정 실리콘-보다 바람직하게는 상기 다결정 실리콘은 5 내지 500 nm, 바람직하게는 20 nm 내지 300 nm의 평균 그레인 사이즈를 포함함-으로 변형되도록, 하나 이상의 레이저 펄스에 노출되는 것인, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 기판 상에 하나 이상의 층들을 형성하는 단계는,
    상기 기판을 액체 실란 화합물 또는 도핑된 액체 실란 화합물-바람직하게는 상기 액체 실란 화합물은 일반식 SinXm으로 규정됨-로 코팅하는 것을 포함하고, 여기에서 x는 수소이고; n은 5 이상의 정수, 보다 바람직하게는 5 내지 20의 정수이고; 그리고 m은 n, 2n-2, 2n 또는 2n+1과 동일한 정수이고; 보다 바람직하게는 상기 액체 실란 화합물은 사이클로펜타실란(CPS: Si5H10), 사이클로헥사실란(Si6H12) 및/또는 네오펜타실란(Si5H12)을 포함하고; 그리고, 바람직하게는 상기 도핑된 액체 실란 화합물은 일반식 SiiXjYp을 갖고, 여기에서 X는 수소 원자 및/또는 할로겐 원자이고, Y는 붕소 원자 또는 인 원자이고; 여기에서 i는 3 이상의 정수이고; j는 i와 2i+p+2로 규정되는 범위에서 선택된 정수이고; 그리고, p는 1과 i로 규정되는 범위에서 선택된 정수인, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 액체 (폴리)실란 화합물은 실질적으로 순수한 형태로 상기 기판 상에 제공되는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판은 플라스틱 기판, 종이 또는 셀룰로오스계 기판, (직물) 섬유계 기판이고, 바람직하게는 상기 플라스틱은 폴리이미드, PEN 또는 PET 또는 이들의 유도체를 포함하는 것인, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    기판 상에 상기 층을 형성하는 단계는,
    프린팅 또는 코팅 기술을 사용하여, 바람직하게는 잉크젯 기술, 닥터 블레이드 기술, 그라비아 프린팅, 스크린 프린팅, 플렉소그래픽/레터프레스 프린팅 및/또는 오프셋 프린팅, 슬롯 다이 코팅, 롤러 코팅, 딥 코팅 및/또는 에어 나이프 코팅을 사용하여, 상기 기판 상에 액체 반도체 전구체를 퇴적하는 것을 포함하는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 기판 상에 상기 층을 형성하는 단계는,
    바람직하게는 임프린트 기술을 사용하여 상기 기판에 적어도 하나의 리세스 또는 나노정공을 형성하는 단계;
    상기 리세스의 적어도 일부를 액체 실란 화합물로 채우는 단계를 포함하는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들은 (폴리)실란 층들을 각각의 상부에(on top of each other) 반복적으로 코팅하여 형성될 수 있는, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 하나 이상의 층들의 두께는 100 nm 내지 20 마이크론, 보다 바람직하게는 200 nm 내지 10 마이크론에서 선택되는, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 따른 방법의, 반도체 장치, 바람직하게는 박막 트랜지스터 또는 광전지를 제조하는 용도.
KR1020157033414A 2013-04-26 2014-04-28 기판 위에 실리콘을 형성하는 방법 KR20160025501A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2010713 2013-04-26
NL2010713A NL2010713C2 (en) 2013-04-26 2013-04-26 Method of forming silicon on a substrate.
PCT/NL2014/050275 WO2014175740A1 (en) 2013-04-26 2014-04-28 Method of forming silicon on a substrate

Publications (1)

Publication Number Publication Date
KR20160025501A true KR20160025501A (ko) 2016-03-08

Family

ID=48998675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033414A KR20160025501A (ko) 2013-04-26 2014-04-28 기판 위에 실리콘을 형성하는 방법

Country Status (7)

Country Link
US (1) US9595437B2 (ko)
EP (1) EP2989238A1 (ko)
JP (1) JP2016521244A (ko)
KR (1) KR20160025501A (ko)
CN (1) CN105452541A (ko)
NL (1) NL2010713C2 (ko)
WO (1) WO2014175740A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2013715B1 (en) * 2014-10-30 2016-10-04 Univ Delft Tech Low-temperature formation of thin-film structures.
CN106206409B (zh) * 2015-05-08 2019-05-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
EP3756881A4 (en) * 2018-02-22 2021-12-29 Sekisui Chemical Co., Ltd. Laminate sheet
JP7156620B2 (ja) * 2018-10-15 2022-10-19 東京エレクトロン株式会社 微細パターンを有する基板にシリコン膜を形成する方法
JP2021082755A (ja) * 2019-11-21 2021-05-27 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ アモルファスシリコン形成組成物、およびそれを用いたアモルファスシリコン膜の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457554B (en) * 1999-03-30 2001-10-01 Seiko Epson Corp Method for forming a silicon film and ink composition for ink jet
CN1199241C (zh) * 1999-03-30 2005-04-27 精工爱普生株式会社 硅膜成形方法
JP2003313299A (ja) * 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
JP5888831B2 (ja) 2005-10-05 2016-03-22 シン フィルム エレクトロニクス エーエスエー 架橋済みポリマー及びその製造方法
US20090242019A1 (en) * 2007-12-19 2009-10-01 Silexos, Inc Method to create high efficiency, low cost polysilicon or microcrystalline solar cell on flexible substrates using multilayer high speed inkjet printing and, rapid annealing and light trapping
US20090283766A1 (en) * 2008-05-19 2009-11-19 Silexos, Inc. Methods for increasing film thickness during the deposition of silicon films using liquid silane materials
EP2124514A1 (en) * 2008-05-23 2009-11-25 Nederlandse Centrale Organisatie Voor Toegepast Natuurwetenschappelijk Onderzoek TNO Providing a plastic substrate with a metallic pattern
JP2011159885A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 薄膜の製造方法
JP6296793B2 (ja) * 2010-04-06 2018-03-20 シン フィルム エレクトロニクス エーエスエー エピタキシャル構造、その形成方法、および、それを含むデバイス
NL2007372C2 (en) * 2011-09-08 2013-03-11 Univ Delft Tech A process for the manufacture of a semiconductor device.

Also Published As

Publication number Publication date
NL2010713C2 (en) 2014-10-29
US20160118252A1 (en) 2016-04-28
WO2014175740A1 (en) 2014-10-30
JP2016521244A (ja) 2016-07-21
EP2989238A1 (en) 2016-03-02
CN105452541A (zh) 2016-03-30
US9595437B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
US9595437B2 (en) Method of forming silicon on a substrate
EP2145350B1 (en) Print processing for patterned conductor, semiconductor and dielectric materials
KR100553857B1 (ko) 고차 실란 조성물 및 그 조성물을 사용한 실리콘 막의형성 방법
US20050176183A1 (en) Method of manufacturing thin film transistor, method of manufacturing display and display
US20220051894A1 (en) Crystalline transition metal dichalcogenide films and methods of making same
US20140370694A1 (en) Process For The Manufacture Of A Semiconductor Device
US9620625B2 (en) Manufacturing a submicron structure using a liquid precursor
JP2009147192A (ja) 結晶性無機膜とその製造方法、半導体装置
Park et al. All solution-processed high-resolution bottom-contact transparent metal-oxide thin film transistors
JP3865106B2 (ja) シリコン膜パターンの形成方法
JP2008174416A (ja) 高次シラン組成物、膜付基板の製造方法、電気光学装置および電子デバイス
KR20210132108A (ko) 히드리도실란 올리고머의 제조 방법
JP2006270042A (ja) シリコン含有膜の形成方法
JP4725146B2 (ja) 高次シラン組成物、膜付基板の製造方法、電気光学装置および電子デバイス
NL2013715B1 (en) Low-temperature formation of thin-film structures.
NL2013288B1 (en) Low-temperature formation of silicon and silicon oxide structures.
KR101425706B1 (ko) 패턴의 형성 방법, 패턴 및 장치
WO2016068713A1 (en) Low-temperature formation of thin-film structures
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
WO2012114624A1 (ja) 量子ドット半導体膜及びその形成方法
JP2010183011A (ja) ドープシリコン膜の製造方法、ドープシリコン前駆体の製造方法およびデバイスの製造方法
JP2005223138A (ja) シリコン膜の成膜方法及び当該シリコン膜の成膜方法を使用するデバイスの製造方法
US10486192B2 (en) Method of fabricating patterned crystal structures
Shimoda et al. Development of Thin-Film Transistors Using Liquid Silicon

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid