JP7156620B2 - 微細パターンを有する基板にシリコン膜を形成する方法 - Google Patents

微細パターンを有する基板にシリコン膜を形成する方法 Download PDF

Info

Publication number
JP7156620B2
JP7156620B2 JP2018194401A JP2018194401A JP7156620B2 JP 7156620 B2 JP7156620 B2 JP 7156620B2 JP 2018194401 A JP2018194401 A JP 2018194401A JP 2018194401 A JP2018194401 A JP 2018194401A JP 7156620 B2 JP7156620 B2 JP 7156620B2
Authority
JP
Japan
Prior art keywords
substrate
group
silicon film
less
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018194401A
Other languages
English (en)
Other versions
JP2020062580A (ja
Inventor
有紀 田中
浩幸 橋本
麻由子 中村
貴史 増田
秀行 高岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Japan Advanced Institute of Science and Technology
Original Assignee
Tokyo Electron Ltd
Japan Advanced Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Japan Advanced Institute of Science and Technology filed Critical Tokyo Electron Ltd
Priority to JP2018194401A priority Critical patent/JP7156620B2/ja
Priority to PCT/JP2019/040194 priority patent/WO2020080281A1/ja
Priority to US17/282,928 priority patent/US20220005690A1/en
Priority to KR1020217013362A priority patent/KR102534500B1/ko
Publication of JP2020062580A publication Critical patent/JP2020062580A/ja
Application granted granted Critical
Publication of JP7156620B2 publication Critical patent/JP7156620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本開示は、微細パターンを有する基板にシリコン膜を形成する方法に関する。
半導体集積回路装置のコンタクトホールやラインの埋め込み、素子や構造を形成するための薄膜にはシリコン、例えば、アモルファスシリコンが使用されている。シリコンの成膜方法として、例えば、特許文献１～３には、環状シラン化合物等の光重合性シラン化合物に光を照射してシランポリマーを得た後、該シランポリマーを溶媒に溶解させた溶液を被処理基板に塗布し、加熱することによってシリコン膜を形成する方法が記載されている。
他方、被処理基板と、該被処理基板の表面に形成される処理膜との密着性を改善する方法として、例えば、特許文献４～７には、被処理基板の表面にシランカップリング剤を塗布した後、処理膜を形成する方法が記載されている。
特開２００４－２４１７５１号公報 特開２００３－３１８１２０号公報 特開２００３－３１３２９９号公報 国際公開第２０１３／１５４０７５号 特開２０００－１０６３６４号公報 特開平９－３１２３３４号公報 特開平９－５４４４０号公報
本開示は、微細パターンを有する基板にパターン埋め込み性よくシリコン膜を形成できる技術を提供する。
本開示の一態様による微細パターンを有する基板にシリコン膜を形成する方法は、微細パターンを有する基板を、密着促進剤による表面処理に付す工程、表面処理に付した基板にシランポリマー溶液を塗布して塗布膜を形成する工程、及び塗布膜を加熱する工程を含むことを特徴とする。
開示する微細パターンを有する基板にシリコン膜を形成する方法の１つの態様によれば、微細パターンを有する基板にパターン埋め込み性よくシリコン膜を形成できるという効果を奏する。
図１は、従来技術により、微細パターンを有する基板にシリコン膜を形成した一例を示す図である。（ａ）はパターンピッチ５２ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｂ）～（ｄ）は該基板にＭｗの異なる３種のシランポリマーを用いて形成したシリコン膜のＳＥＭ写真である。（ｅ）はパターンピッチ６４ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｆ）～（ｈ）は該基板にＭｗの異なる３種のシランポリマーを用いて形成したシリコン膜のＳＥＭ写真である。 図２は、本開示の一態様による方法により、微細パターンを有する基板にシリコン膜を形成した一例を示す図である。（ａ）はパターンピッチ５２ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｂ）～（ｄ）は該基板の密着促進剤による表面処理の条件を変えて形成したシリコン膜のＳＥＭ写真であり、密着促進剤による表面処理条件の影響を示す。（ｅ）はパターンピッチ６４ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｆ）～（ｈ）は該基板の密着促進剤による表面処理の条件を変えて形成したシリコン膜のＳＥＭ写真である。 図３は、本開示の一態様による方法により、微細パターンを有する基板にシリコン膜を形成した一例を示す図である。（ａ）はパターンピッチ５２ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｂ）～（ｄ）は該基板にＭｗの異なる３種のシランポリマーを用いて形成したシリコン膜のＳＥＭ写真である。（ｅ）はパターンピッチ６４ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｆ）～（ｈ）は該基板にＭｗの異なる３種のシランポリマーを用いて形成したシリコン膜のＳＥＭ写真である。 図４は、本開示の一態様による方法により、微細パターンを有する基板にシリコン膜を形成した一例を示す図である。（ａ）はパターンピッチ５２ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｂ）～（ｅ）は該基板の密着促進剤による表面処理の条件を変えて形成したシリコン膜のＳＥＭ写真である。（ｆ）はパターンピッチ６４ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｇ）～（ｊ）は該基板の密着促進剤による表面処理の条件を変えて形成したシリコン膜のＳＥＭ写真である。 図５は、本開示の一態様による方法により、微細パターンを有する基板にシリコン膜を形成した一例を示す図である。（ａ）はパターンピッチ５２ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｂ）～（ｄ）は該基板にＭｗの異なる３種のシランポリマーを用いて形成したシリコン膜のＳＥＭ写真である。（ｅ）はパターンピッチ６４ｎｍの微細パターンを有する基板（シリコン膜形成前）のＳＥＭ写真、（ｆ）～（ｈ）は該基板にＭｗの異なる３種のシランポリマーを用いて形成したシリコン膜のＳＥＭ写真である。
以下、本願の開示する微細パターンを有する基板にシリコン膜を形成する方法（以下、単に「シリコン膜の形成方法」ともいう。）について、好適な実施形態に則して詳細に説明する。なお、本実施形態により、開示するシリコン膜の形成方法が限定されるものではない。
［シリコン膜の形成方法］
本開示の一態様によるシリコン膜の形成方法は、微細パターンを有する基板を、密着促進剤による表面処理に付す工程（以下「表面処理工程」ともいう。）、表面処理に付した基板にシランポリマー溶液を塗布して塗布膜を形成する工程（以下「塗布工程」ともいう。）、及び塗布膜を加熱する工程（以下「加熱工程」ともいう。）を含む。
＜表面処理工程＞
表面処理工程において、微細パターンを有する基板を、密着促進剤による表面処理に付す。
（微細パターンを有する基板）
微細パターンを有する基板は、表面に微細パターンを有する限り特に限定されず、半導体集積回路装置を製造するにあたって、さらにシリコン膜を形成すべき任意の基板を用いてよい。斯かる基板としては、例えば、シリコン基板；ガラス基板；ＩＴＯなどの透明電極；金、銀、銅、パラジウム、ニッケル、チタン、アルミニウム、タングステン等の金属基板；プラスチック基板；及びこれらの複合材料からなる基板が挙げられる。
一実施形態において、微細パターンとは、少なくとも１つの方向における単位寸法が１００ｎｍ以下（好ましくは８０ｎｍ以下、６０ｎｍ以下、５０ｎｍ以下、４０ｎｍ以下、３０ｎｍ、又は２０ｎｍ以下）であるパターンをいう。微細パターンの形状は特に限定されず、例えば、ライン状（溝）、ホール状（穴）であってよい。微細パターンが溝である場合、その幅及び高さ（深さ）の少なくとも一方が上記の単位寸法の条件を満たせばよい。微細パターンが穴である場合、その代表径及び高さ（深さ）の少なくとも一方が上記の単位寸法の条件を満たせばよい。微細パターンは、基板の表面に複数設けられていてよい。複数の微細パターンが存在する場合、それらの形状、寸法は、互いに同じでもよく、相異なっていてもよい。
微細パターンを有する基板について、微細パターンの外部環境に露出した表面には、ヒドロキシ基又はヒドロキシ基を有する基（例えば、シラノール基）が存在することが好ましい。一実施形態において、微細パターンの外部環境に露出した表面の少なくとも一部は、シリコン酸化物で形成されており、シラノール基が外部環境に露出している。
一実施形態において、微細パターンは溝を含む。溝の幅は、好ましくは５０ｎｍ以下、より好ましくは４０ｎｍ以下、３０ｎｍ以下、又は２０ｎｍ以下である。溝の幅の下限は特に限定されないが、通常、５ｎｍ以上、１０ｎｍ以上などとし得る。溝の高さ（深さ）は、好ましくは３０ｎｍ以上、より好ましくは４０ｎｍ以上、５０ｎｍ以上、又は６０ｎｍ以上である。溝の高さ（深さ）の上限は、通常、１００ｎｍ以下、９０ｎｍ以下などとし得る。溝の長さ（延在長）は特に限定されず、適宜決定してよい。好適な一実施形態において、微細パターンはダミーゲートパターンを含む。
（密着促進剤）
本開示のシリコン膜の形成方法は、シリコン膜の形成に先立ち、被処理基板（微細パターンを有する基板）を、密着促進剤による表面処理に付すことを特徴とする。これにより、微細パターンを有する基板にパターン埋め込み性よくシリコン膜を形成することが可能となる。本開示のシリコン膜の形成方法によれば、幅が３０ｎｍ以下又は２０ｎｍ以下と狭い溝を含む微細パターンであっても、パターン埋め込み性よくシリコン膜を形成することができる。
密着促進剤としては、微細パターンを有する基板を表面処理することが可能であり、形成されるシリコン膜と微細パターンとの密着に寄与する官能基を含む化合物を用いてよい。一実施形態において、密着促進剤は、（ｉ）微細パターンを有する基板の表面（特に微細パターンの外部環境に露出している表面）との結合に寄与する官能基と、（ｉｉ）シリコン膜の前駆体であるシランポリマーとの結合に寄与する官能基とを含む化合物である。
上記（ｉ）の官能基としては、例えば、ヒドロキシ基、アルコキシ基が挙げられる。これらは１種単独で含まれてもよく、２種以上を組み合わせて含まれてもよい。中でも、微細パターンを有する基板を効率よく表面処理し得る観点から、アルコキシ基が好ましい。該アルコキシ基は、直鎖状、分岐状、環状のいずれであってもよい。該アルコキシ基の炭素原子数は、好ましくは１～１０、より好ましくは１～６又は１～４、さらにより好ましくは１又は２である。密着促進剤は、１分子中に、上記（ｉ）の官能基を、好ましくは１～３個、より好ましくは２又は３個有する。
上記（ｉｉ）の官能基としては、例えば、ビニル基、アミノ基、エポキシ基、メルカプト基、（メタ）アクリル基、イソシアネート基、イミダゾリル基、ウレイド基、スルフィド基、及びイソシアヌレート基が挙げられる。これらは１種単独で含まれてもよく、２種以上を組み合わせて含まれてもよい。中でも、より一層パターン埋め込み性よくシリコン膜を形成し得る観点、後述する特定の溶媒との関係で良好な濡れ性を呈し特定の溶媒を用いることの本来的な利点を奏し得る観点から、ビニル基、アミノ基、エポキシ基、メルカプト基、（メタ）アクリル基、イソシアネート基及びイミダゾリル基からなる群から選択される１種以上が好ましく、ビニル基又はアミノ基がより好ましい。密着促進剤は、１分子中に、上記（ｉｉ）の官能基を、好ましくは１～３個、より好ましくは１又は２個有する。
一実施形態において、密着促進剤は、下式（１）で表されるシラン化合物である。
Ｓｉ（Ｘ）ｍ１（Ｒ１）ｍ２（Ｒ２）４－ｍ１－ｍ２ （１）
［式中、
Ｘは、シランポリマーとの結合に寄与する官能基を含む１価の基を表し、
Ｒ１は、ヒドロキシ基、アルコキシ基、又はハロゲン原子を表し、
Ｒ２は、水素原子、アルキル基又はアリール基を表し、
ｍ１及びｍ２は、ｍ１とｍ２の和が４以下であるとの条件付きで、それぞれ１～３の整数を表す。Ｘが複数存在する場合、それらは同一でも相異なっていてもよく、Ｒ１が複数存在する場合、それらは同一でも相異なっていてもよく、Ｒ２が複数存在する場合、それらは同一でも相異なっていてもよい。］
Ｘで表される１価の基の炭素原子数は、好ましくは２０以下、より好ましくは１４以下、さらに好ましくは１２以下、１０以下、９以下、８以下、７以下、又は６以下である。該炭素原子数の下限は、Ｘで表される１価の基が含む官能基によっても異なるが、好ましくは１以上、より好ましくは２以上又は３以上である。パターン埋め込み性よくシリコン膜を形成し得る観点、後述する特定の溶媒との関係で良好な濡れ性を呈し特定の溶媒を用いることの本来的な利点を奏し得る観点から、Ｘで表される１価の基としては、ビニル基、アミノ基、エポキシ基、メルカプト基、（メタ）アクリル基、イソシアネート基、イミダゾリル基、ウレイド基、スルフィド基、及びイソシアヌレート基からなる群から選択される官能基を含む１価の基が好ましく、ビニル基、アミノ基、エポキシ基、メルカプト基、（メタ）アクリル基、イソシアネート基及びイミダゾリル基からなる群から選択される１種以上の官能基を含む１価の基がより好ましく、ビニル基又はアミノ基を含む１価の基がさらに好ましい。
Ｘで表される１価の基の具体例としては、ビニル基、アミノＣ１－１０アルキル基、Ｎ－（アミノＣ１－１０アルキル）－アミノＣ１－１０アルキル基、Ｎ－（フェニル）－アミノＣ１－１０アルキル基、Ｎ－（Ｃ１－１０アルキリデン）－アミノＣ１－１０アルキル基、（エポキシＣ３－１０シクロアルキル）Ｃ１－１０アルキル基、グリシドキシＣ１－１０アルキル基、グリシジルＣ１－１０アルキル基、メルカプトＣ１－１０アルキル基、アクリルオキシＣ１－１０アルキル基、メタクリルオキシＣ１－１０アルキル基、スチリル基、イソシアネートＣ１－１０アルキル基、イミダゾリルＣ１－１０アルキル基、ウレイドＣ１－１０アルキル基、トリ（Ｃ１－１０アルコキシ）シリルＣ１－１０アルキルテトラスルフィドＣ１－１０アルキル基、及びジ［トリ（Ｃ１－１０アルコキシ）シリルＣ１－１０アルキル］イソシアヌレートＣ１－１０アルキル基が挙げられる。中でも、ビニル基、アミノＣ１－１０アルキル基、Ｎ－（アミノＣ１－１０アルキル）－アミノＣ１－１０アルキル基、Ｎ－（フェニル）－アミノＣ１－１０アルキル基、Ｎ－（Ｃ１－１０アルキリデン）－アミノＣ１－１０アルキル基、（エポキシＣ３－１０シクロアルキル）Ｃ１－１０アルキル基、グリシドキシＣ１－１０アルキル基、グリシジルＣ１－１０アルキル基、メルカプトＣ１－１０アルキル基、アクリルオキシＣ１－１０アルキル基、メタクリルオキシＣ１－１０アルキル基、スチリル基、及びイソシアネートＣ１－１０アルキル基、イミダゾリルＣ１－１０アルキル基が好ましく、ビニル基、３－アミノプロピル基、Ｎ－（２－アミノエチル）－３－アミノプロピル基、Ｎ－（フェニル）－３－アミノプロピル基、Ｎ－（１，３－ジメチル－ブチリデン）アミノプロピル基、（３，４－エポキシシクロヘキシル）エチル基、グリシドキシプロピル基、グリシジルプロピル基、メルカプトプロピル基、アクリルオキシプロピル基、メタクリルオキシプロピル基、スチリル基、及びイソシアネートプロピル基がより好ましく、ビニル基、３－アミノプロピル基が特に好ましい。
Ｒ１で表されるアルコキシ基は、直鎖状、分岐状、環状のいずれであってもよい。該アルコキシ基の炭素原子数は、好ましくは１～１０、より好ましくは１～６、さらに好ましくは１～４、さらにより好ましくは１又は２である。
Ｒ１で表されるハロゲン原子は、フッ素原子、塩素原子、臭素原子、ヨウ素原子等が挙げられ、塩素原子が好ましい。
Ｒ１としては、微細パターンを有する基板を効率よく表面処理し得る観点から、アルコキシ基が好ましい。
Ｒ２で表されるアルキル基は、直鎖状、分岐状、環状のいずれであってもよい。該アルキル基の炭素原子数は、好ましくは１～１０、より好ましくは１～６、さらに好ましくは１～４である。
Ｒ２で表されるアリール基の炭素原子数は、好ましくは６～２０、より好ましくは６～１４、さらに好ましくは６～１０である。
Ｒ２としては、アルキル基が好ましい。
式（１）中、ｍ１及びｍ２は、ｍ１とｍ２の和が４以下であるとの条件付きで、それぞれ１～３の整数を表す。ｍ１は好ましくは１又は２であり、ｍ２は好ましくは２又は３である。好適な一実施形態において、ｍ１は１であり、ｍ２は３である。
好適な密着促進剤の例としては、ビニルトリメトキシシラン、ビニルトリエトキシシラン、３－アミノプロピルトリメトキシシラン、Ｎ－（フェニル）－３－アミノプロピルトリメトキシシラン、Ｎ－（２－アミノエチル）－３－アミノプロピルメチルジメトキシシラン、Ｎ－（２－アミノエチル）－３－アミノプロピルトリメトキシシラン、３－トリエトキシシリル－Ｎ－（１，３－ジメチル－ブチリデン）プロピルアミン、３－グリシドキシプロピルメチルジメトキシシラン、３－グリシドキシプロピルトリメトキシシラン、３－グリシドキシプロピルメチルジエトキシシラン、３－グリシドキシプロピルトリエトキシシラン、３－メルカプトプロピルメチルジメトキシシラン、３－メルカプトプロピルトリメトキシシラン、３－メタクリルオキシプロピルメチルジメトキシシラン、３－メタクリルオキシプロピルトリメトキシシラン、３－メタクリルオキシプロピルメチルジエトキシシラン、３－メタクリルオキシプロピルトリエトキシシラン、３－アクリルオキシプロピルトリメトキシシラン、ｐ－スチリルトリメトキシシラン、３－イソシアネートプロピルトリエトキシシラン、［３－（１－イミダゾリル）プロピル］トリメトキシシラン、３－ウレイドプロピルトリエトキシシラン、ビス（トリエトキシシリルプロピル）テトラスルフィド、トリス（トリメトキシシリルプロピル）イソシアヌレート、ビニルトリクロロシラン、メチルトリクロロシラン、フェニルトリクロロシラン、ジメチルジクロロシラン、ビニルメチルジクロロシラン、ジフェニルジクロロシラン、メチルフェニルジクロロシラン、ジビニルジクロロシラン等が挙げられる。
密着促進剤は、１種単独で用いてもよく、２種以上を組み合わせて用いてもよい。
蒸着法による表面処理を効率よく実施し得る観点から、密着促進剤の沸点は、好ましくは３００℃以下、より好ましくは２８０℃以下、２６０℃以下、２４０℃以下、２２０℃以下、又は２００℃以下である。沸点の下限は特に限定されないが、取り扱い性の観点から、通常、５０℃以上、８０℃以上などであってよい。なお、本明細書において、「沸点」は、大気圧下での沸点を意味する。
同様の観点から、密着促進剤の分子量は、好ましくは４００以下、より好ましくは３５０以下、３００以下、２８０以下、２６０以下、２４０以下、２２０以下、又は２００以下である。分子量の下限は特に限定されないが、取り扱い性の観点から、通常、１００以上、１２０以上などとし得る。
（密着促進剤による表面処理）
密着促進剤による表面処理の方法は、微細パターンを有する基板を密着促進剤により表面処理し得る限り特に限定されず、乾式法、湿式法の何れを用いてもよい。乾式法による表面処理としては、例えば、加熱環境下で密着促進剤を基板に蒸着する方法が挙げられる。湿式法による表面処理としては、例えば、密着促進剤の溶液を基板に塗布する方法、密着促進剤の溶液に基板を浸漬させる方法が挙げられる。湿式法で使用する溶媒は、密着促進剤を溶解させ得る任意の溶媒を用いてよい。
微細パターンを有する基板（特に微細パターンの外部環境に露出している表面）を効率よく表面処理し得る観点から、密着促進剤による表面処理は蒸着により行うことが好ましい。蒸着の条件は特に限定されず、使用する密着促進剤の沸点、分子量等に応じて適宜決定してよい。密着促進剤の沸点をＴｂ（℃）としたとき、蒸着による表面処理の温度は、例えば、（Ｔｂ－１００）～（Ｔｂ＋５０）℃の範囲にて適宜決定してよい。蒸着による表面処理の時間は、特に限定されないが、作業効率の観点から、好ましくは１時間以下、より好ましくは３０分間以下、２０分間以下とし得る。蒸着による表面処理は、常圧下で行ってもよく、減圧下で行ってもよい。
密着促進剤による表面処理は、微細パターンの外部環境に露出している表面について実施すればよく、必ずしも基板全体について実施する必要はない。
＜塗布工程＞
塗布工程において、表面処理に付した基板にシランポリマー溶液を塗布して塗布膜を形成する。
（シランポリマー）
シランポリマーは、加熱によってシリコン膜を形成できる限り特に限定されず、例えば、光重合性のシラン化合物に光照射して得られた従来公知の方法により製造したシランポリマー（好ましくはポリジヒドロシラン）を用いてよい。
一実施形態において、本開示の一態様によるシリコン膜の形成方法は、塗布工程の前に、光重合性のシラン化合物に光照射してシランポリマーを調製する工程を含んでもよい。
光重合性のシラン化合物としては、例えば、鎖状シラン化合物、環状シラン化合物、かご状シラン化合物が挙げられる。鎖状シラン化合物としては、例えば、ネオペンタシラン、トリシラン、テトラシラン、イソテトラシラン、ペンタシラン、ヘキサシラン等が挙げられる。環状シラン化合物としては、例えば、シクロトリシラン、シクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン等の１個の環状シラン構造を有する環状シラン化合物；１，１’－ビシクロブタシラン、１，１’－ビシクロペンタシラン、１，１’－ビシクロヘキサシラン、１，１’－ビシクロヘプタシラン、スピロ［２，２］ペンタシラン、スピロ［３，３］ヘプタシラン、スピロ［４，４］ノナシラン等の２個の環状シラン構造を有する環状シラン化合物；これら環状シラン化合物において、水素原子の一部又は全部がシリル基やハロゲン原子に置換したシラン化合物等が挙げられる。中でも、光重合性に優れるため、環状シラン化合物が好ましい。
特に、高純度にて合成し易い観点から、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシランが好ましく、シクロヘキサシランがより好ましい。したがって一実施形態において、本開示の一態様によるシリコン膜の形成方法は、シクロヘキサシランに光照射してシランポリマーを調製する工程を含んでもよい。
光照射は、従来公知の任意の条件にて実施することができる。例えば、照射波長は３００～４２０ｎｍ、照射時間は０．１秒間～６００分間の範囲とし得る。
本開示のシリコン膜の形成方法によれば、広範な分子サイズのシランポリマーを用いて、パターン埋め込み性よくシリコン膜を形成し得る。したがって、塗布工程で用いるシランポリマーの重量平均分子量（Ｍｗ）は特に限定されず、例えば、５００～５００，０００の範囲であってよい。ここで、本明細書において、シランポリマーについていう「重量平均分子量」は、ゲルパーミエ－ションクロマトグラフィ（ＧＰＣ）で測定したポリスチレン換算の重量平均分子量である。
本開示のシリコン膜の形成方法によれば、例えば、重量平均分子量（Ｍｗ）が、５，０００以上、１０，０００以上、２０，０００以上、３０，０００以上、５０，０００以上、７０，０００以上、８０，０００以上、９０，０００以上、又は１００，０００以上のシランポリマーからシリコン膜を形成することもできる。シランポリマーの重量平均分子量（Ｍｗ）の上限は、シリコン膜を成膜性よく形成し得る観点から、好ましくは４５０，０００以下、４００，０００以下、３５０，０００以下、又は３００，０００以下である。
（シランポリマー溶液）
シランポリマー溶液は、シランポリマーを溶媒に溶解させて調製することができる。溶媒としては、シランポリマーを溶解させ得る限り特に限定されないが、広範な分子サイズのシランポリマーを用いてシリコン膜を形成し得る観点から、以下の特定の溶媒を用いることが好適である。
－第１の溶媒－
第１の溶媒は、分子中に６～８員の単環式飽和炭素環を含み沸点が１６０℃未満である。第１の溶媒を用いることにより、広範な分子サイズのシランポリマーを用いてシランポリマー溶液を調製することが可能となる。
シランポリマーの溶解性、特に分子サイズの大きなシランポリマーを溶解させ得る観点から、第１の溶媒は、分子中に６～８員の単環式飽和炭素環を１個含むことが好ましく、分子中に７員又は８員の単環式飽和炭素環を１個含むことがより好ましい。
６～８員の単環式飽和炭素環は、シランポリマーの溶解性を阻害しない限りにおいて、置換基を有していてもよい。置換基は特に限定されず、例えば、炭素原子数１～４のアルキル基（好ましくは炭素原子数１～３、より好ましくは炭素原子数１又は２）が挙げられる。置換基の数は限定されず、複数の置換基を有する場合、それらは互いに同一でも異なってもよい。
第１の溶媒としては、例えば、シクロヘキサン（８１℃）、シクロヘプタン（１１２℃）、シクロオクタン（１５１℃）、メチルシクロヘキサン（１０１℃）、エチルシクロヘキサン（１３２℃）、ジメチルシクロヘキサン（１２０～１３０℃）、ｎ－プロピルシクロヘキサン（１５７℃）、イソプロピルシクロヘキサン（１５５℃）、トリメチルシクロヘキサン（１３６～１４５℃）、メチルエチルシクロヘキサン（１４８℃）が挙げられる（括弧内は沸点）。
中でも、広範な分子サイズのシランポリマーを溶解させ得る観点から、第１の溶媒は、好ましくは炭素原子数６～８のシクロアルカン、より好ましくは炭素原子数７又は８のシクロアルカン、特に好ましくは炭素原子数８のシクロアルカンである。したがって特に好適な一実施形態において、第１の溶媒はシクロオクタンである。
第１の溶媒の沸点の下限は、好ましくは１００℃以上、より好ましくは１１０℃以上、１２０℃以上、又は１３０℃以上である。
溶媒としては、第１の溶媒を単独で用いてもよく、後述する第２の溶媒と組み合わせて混合溶媒として用いてもよい。
－第２の溶媒－
第２の溶媒は、分子中に飽和炭素環又は部分飽和炭素環を含み沸点が１６０℃以上である。第１の溶媒と組み合わせて第２の溶媒を用いることにより、広範な分子サイズのシランポリマーからシリコン膜を成膜性よく形成することが可能となる。本明細書において、「部分飽和炭素環」とは、不飽和炭素環の二重結合のうち少なくとも１個の二重結合を除く任意の個数の二重結合を水素化により単結合に変換した炭素環をいう。
広範な分子サイズのシランポリマーからシリコン膜を成膜性よく形成し得る観点から、第２の溶媒は、分子中に８～１２員の飽和炭素環又は部分飽和炭素環を１個含むことが好ましい。飽和炭素環又は部分飽和炭素環は、第１の溶媒との組み合わせにおいて、広範な分子サイズのシランポリマーから特に成膜性よくシリコン膜を形成し得る観点から、多環式の飽和炭素環又は部分飽和炭素環であることが好ましく、二環式の飽和炭素環又は部分飽和炭素環であることがより好ましい。第２の溶媒が分子中に多環式の部分飽和炭素環を含む場合、多環を構成する少なくとも１つの環は飽和炭素環構造を有する（すなわち、不飽和度が０である）ことが好ましい。例えば、第２の溶媒が分子中に二環式の部分飽和炭素環を含む場合、二環の一方の環が飽和炭素環構造を有し他方の環が不飽和炭素環構造を有することが好ましい。
中でも、第１の溶媒との組み合わせにおいて、広範な分子サイズのシランポリマーから特に成膜性よくシリコン膜を形成し得る観点から、第２の溶媒は、分子中に多環式飽和炭素環を含むことが好ましく、二環式飽和炭素環を含むことが特に好ましい。
第２の溶媒において、飽和炭素環又は部分飽和炭素環は、シリコン膜の成膜性を阻害しない限りにおいて、置換基を有していてもよい。置換基は特に限定されず、例えば、炭素原子数１～４のアルキル基（好ましくは炭素原子数１～３、より好ましくは炭素原子数１又は２）が挙げられる。置換基の数は限定されず、複数の置換基を有する場合、それらは互いに同一でも異なってもよい。
第２の溶媒としては、例えば、デカヒドロナフタレン（デカリン）（１９３℃）、１,２,３,４－テトラヒドロナフタレン（テトラリン）（２０７℃）、メチルデカヒドロナフタレン（２１０℃）、ジメチルデカヒドロナフタレン（２２４℃）、エチルデカヒドロナフタレン（２２６℃）、イソプロピルデカヒドロナフタレン（２４１℃）が挙げられる（括弧内は沸点）。
中でも、第１の溶媒との組み合わせにおいて、広範な分子サイズのシランポリマーから特に成膜性よくシリコン膜を形成し得る観点から、第２の溶媒は、好ましくは炭素原子数８～１２のビシクロアルカン、より好ましくは炭素原子数１０～１２のビシクロアルカン、特に好ましくは炭素原子数１０のビシクロアルカンである。したがって特に好適な一実施形態において、第２の溶媒はデカヒドロナフタレンである。
広範な分子サイズのシランポリマーから特に成膜性よくシリコン膜を形成し得る観点から、混合溶媒において、第１の溶媒の体積を１としたとき、第２の溶媒の体積は、好ましくは３以下、より好ましくは２以下、又は１以下、さらに好ましくは０．７以下、又は０．５以下である。
混合溶媒中に第２の溶媒が少量でも入っていれば、混合溶媒を用いる利点を享受し得る。例えば、混合溶媒において、第１の溶媒の体積を１としたとき、第２の溶媒の体積は０．００１以上であってよく、好ましくは０．００５以上、より好ましくは０．０１以上、０．０２以上、又は０．０３以上である。本明細書において、第１の溶媒と第２の溶媒の体積比は、室温下における第１の溶媒の体積と第２の溶媒の体積を基準として算出した値である。
シランポリマー溶液のシランポリマーの濃度（以下、単に「溶液濃度」ともいう。）は、シランポリマーの分子サイズにもよるが、例えば、３０体積％以下の範囲において調整することができる。薄いシリコン膜を形成する観点から、該溶液濃度は、好ましくは２０体積％以下、より好ましくは１０体積％以下、さらに好ましくは５体積％以下である。従来、溶液濃度が低くなると、基板の全面にシリコン膜を形成することが困難になる傾向にあった。これに対し、第１の溶媒と第２の溶媒の混合溶媒を用いることにより、溶液濃度が低い場合にも、基板の全面にシリコン膜を形成することが可能である。分子サイズの大きなシランポリマー（低濃度でもシリコン膜を形成し得る）を利用し得るという利点も相俟って、斯かる混合溶媒を用いる本開示の一態様によれば、極めて薄いシリコン膜を基板の全面に形成することができる。斯かる混合溶媒を用いる本開示の一態様によれば、成膜性の悪化なしに、溶液濃度を、４体積％以下、３体積％以下、又は２体積％以下にまで低くすることができる。溶液濃度の下限は特に限定されないが、シリコン膜の成膜性の観点から、通常、０．１体積％以上、０．３体積％以上、０．５体積％以上などとし得る。本明細書において、シランポリマー溶液のシランポリマーの濃度は、室温下における混合溶媒の体積とシランポリマーの体積を基準として算出した値である。斯かる混合溶媒を用いることにより奏される本来的な利点は、斯かる特定の溶媒との関係において良好な濡れ性を実現する特定の密着促進剤を用いることにより、本開示のシリコン膜の形成方法においても享受することができる。
なお、分子サイズの比較的小さい（例えば、Ｍｗが２，０００以下、１，０００以下の）シランポリマーを使用してシリコン膜を形成する場合は、第２の溶媒を単独で使用してもよい。
シランポリマー溶液は、シリコン膜の成膜性を阻害しない限りにおいて、他の成分を含んでもよい。斯かる他の成分としては、例えば、ドーパント、表面張力調節剤等が挙げられる。ドーパントしては、ｎ型、ｐ型のシリコン膜を形成するにあたって従来使用される公知のドーパントを使用してよい。表面張力調節剤としては、フッ素系、シリコーン系等の従来公知の表面張力調節剤を使用してよい。
（シランポリマー溶液の塗布）
シランポリマー溶液を基板に塗布する方法としては、例えば、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、インクジェット法等が挙げられる。中でも、基板にシリコン膜を成膜性よく形成し得る観点から、スピンコート法によりシランポリマー溶液を塗布することが好ましい。
スピンコート法による塗布の条件は特に限定されず、シランポリマーの分子サイズや溶液濃度、所望するシリコン膜の厚さを考慮して、適宜決定してよい。例えば、メインスピンの回転数は１００～５，０００ｒｐｍ、回転時間は１～２０秒間の範囲としてよい。
シランポリマー溶液の塗布量は、シランポリマーの分子サイズや溶液濃度、基板の寸法及び構造、所望するシリコン膜の厚さ等を考慮して、適宜決定してよい。また、シランポリマー溶液の塗布を２回以上行う場合、各塗布量は同じでも異なってもよい。
基板へのシランポリマー溶液の塗布は、１回のみ行ってもよく、２回以上行ってもよい。シリコン膜の形成に先立ち、密着促進剤による表面処理に付す本開示の一態様によるシリコン膜の形成方法によれば、シランポリマー溶液の塗布回数によらず、基板の微細パターンをシリコン膜にて良好に埋め込むことができる。さらに、特定の混合溶媒を用いる本開示の一態様によるシリコン膜の形成方法によれば、低濃度のシランポリマー溶液を用いて薄いシリコン膜を基板の全面に形成することができる。したがって、低濃度のシランポリマー溶液を基板に２回以上塗布して所期の厚さのシリコン膜を形成することも可能である。よって、塗布工程と加熱工程を２回以上繰り返して実施することにより、基板の微細パターンをシリコン膜にてより一層良好に埋め込むことも可能である。
シランポリマー溶液を基板に塗布して塗布膜を形成した後、溶媒等の低沸点成分を除去するために加熱処理を行ってもよい。加熱処理は、後述する加熱工程の加熱よりも低い温度範囲、例えば、１００～２００℃の範囲にて実施してよい。
＜加熱工程＞
加熱工程において、塗布膜を加熱する。これにより、塗布膜（シランポリマー膜）をシリコン膜に変換することができる。
加熱の条件は特に限定されず、シランポリマーからシリコン膜を形成するにあたって従来使用される条件を採用してよい。例えば、アモルファス状のシリコン膜を形成する場合、３００～５５０℃（好ましくは３５０～５００℃）にて３０秒間～３００分間の条件にて塗布膜を加熱してよい。
シランポリマー膜をシリコン膜に変換するに際し、膜はシュリンクする傾向にある。従来技術において、斯かる膜のシュリンクは、微小な表面パターンをシリコン膜にて埋め込むにあたって障害となっていた。詳細には、膜のシュリンクに起因して、微細パターンとシリコン膜との間に隙間が生じていた（図１（ｂ）～（ｄ）、図１（ｆ）～（ｈ）参照；微細パターンの壁部や底部とシリコン膜との間に隙間が生じている）。これに対し、シリコン膜の形成に先立ち、密着促進剤による表面処理に付す本開示のシリコン膜の形成方法によれば、幅が３０ｎｍ以下又は２０ｎｍ以下と狭い溝を含む微細パターンであっても、パターン埋め込み性よくシリコン膜を形成することができる。さらに、特定の混合溶媒を用いる本開示の一態様によるシリコン膜の形成方法によれば、広範な分子サイズのシランポリマーを用いて所期の厚さのシリコン膜を形成することができる。一実施形態において、形成されるシリコン膜の厚さは、０．５～１００ｎｍである。シリコン膜の厚さは、好ましくは８０ｎｍ以下、より好ましくは５０ｎｍ以下、さらに好ましくは４０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、又は１０ｎｍ以下である。シリコン膜の厚さの下限は特に限定されないが、通常、１ｎｍ以上、３ｎｍ以上などとし得る。
本開示のシリコン膜の形成方法は、密着促進剤、シランポリマー及びシランポリマー溶液（合成する場合は光重合性のシラン化合物も）の変性を抑制するため、酸素や水分の濃度が極めて低い雰囲気（好ましくは酸素濃度１ｐｐｍ以下、水分濃度５ｐｐｍ以下の雰囲気）下で、一連の工程を実施することが好ましい。一実施形態において、表面処理工程、塗布工程及び加熱工程をはじめとする一連の工程は、窒素、ヘリウム、アルゴン等の不活性ガス雰囲気にて実施する。不活性ガスに水素等の還元性ガスを添加した雰囲気にて一連の工程を実施してもよい。
以下、本開示の一態様によるシリコン膜の形成方法について、実施例を示して具体的に説明する。ただし、開示するシリコン膜の形成方法は、以下に示す実施例に限定されるものではない。
以下の説明において、量を表す「部」及び「％」は、別途明示のない限り、それぞれ「体積部」及び「体積％」を意味する。また、試薬の調製、密着促進剤による表面処理、シランポリマー溶液の塗布、シランポリマー膜の加熱は、グローブボックス（（株）美和製作所製「ＤＢＯ－１ＫＨ特－ＯＳＣ」ガス循環精製機付グローブボックス装置）の内部で実施した。グローブボックスの内部環境は、酸素濃度１ｐｐｍ以下、水分濃度５ｐｐｍ以下に維持した。
［実施例１］
１．密着促進剤の検討
１．１．溶媒濡れ性の確認
（１）基板の表面処理
基板として、２ｃｍ角のシリコン基板（微細パターンなし）を用意した。本評価においては、熱酸化（Ｔｈ－Ｏｘ）処理したシリコン基板を用いた。
蓋のないガラス瓶に表面処理剤５μＬを入れ、該ガラス瓶を基板と共に３００ｍＬの密閉性テフロン容器の内部に配置した。次いで、密閉性テフロン容器を恒温槽に入れ、到達温度と保持時間を設定して加熱することにより、表面処理剤による表面処理を行った。本検討においては、３種の表面処理剤を使用した。表面処理剤及び表面処理条件を表１に示す。
Figure 0007156620000001
（２）溶媒濡れ性
上記（１）で表面処理した各基板の上に、溶媒としてデカヒドロナフタレン１０μＬを滴下した。そして、滴下直後と滴下５分後の溶媒濡れ性を目視観察した。また、比較参照のため、表面処理剤による表面処理に付さなかった参照基板に関しても、同様に溶媒濡れ性を目視観察した。
その結果、表面処理剤による表面処理に付さなかった基板と比較して、表面処理剤による表面処理に付した基板は、表面処理剤の種類や表面処理の条件を問わず、溶媒濡れ性は幾分低下することを確認した。表面処理剤による表面処理に付した基板の中では、ビニルトリメトキシシラン又は３－アミノプロピルトリメトキシシランによる表面処理に付した基板が、トリエトキシシランによる表面処理に付した基板に比し、溶媒濡れ性において良好であった。
１．２．シリコン膜の成膜性の確認
（１）シランポリマー溶液の調製
シランポリマーとして、シクロヘキサシラン由来のシランポリマーを調製した。６ｍＬのガラス瓶にシクロへキサシランモノマー５００μＬを入れ、スターラチップを用いて攪拌しながら光照射してシランポリマーを調製した。シクロヘキサシランに対する光照射の条件（波長、出力、照射時間）を変えることで、重量平均分子量（Ｍｗ；ポリスチレン換算）の異なる複数のシランポリマーを調製した。光源としては、波長３１３ｎｍと３６５ｎｍのＵＶ光源を使用した。本評価においては、Ｍｗが約２７，０００のシランポリマーを用いた。
室温下、８０部の溶媒（シクロオクタン：デカヒドロナフタレン＝１：３（体積比）の混合溶媒）に対しシランポリマー２０部を加え、撹拌してシランポリマー溶液の原液を調製した。
（２）基板へのシランポリマー溶液の塗布
上記１．１．の溶媒濡れ性の確認の後、基板上のデカヒドロナフタレンを拭き取り、乾燥させて除去した。得られた各基板を本評価に使用した。該基板に、シランポリマー溶液８０μＬをマイクロピペットで滴下し、スピンコートにより塗布した。スピンコートの条件は、メインスピン：５００ｒｐｍ、８ｓｅｃであった。なお、シランポリマー溶液は、上記（１）で調製したシランポリマー溶液の原液を、シランポリマー濃度２．５％に希釈した希釈溶液を用いた。希釈の際は、原液の調製に用いた溶媒と同じ溶媒を用いた。
（３）塗布膜の加熱（シリコン膜の形成）
スピンコートの後、基板上の塗布膜を４００℃にて１５分間加熱し、シリコン膜を形成した。
その結果、トリエトキシシランによる表面処理に付した基板に関しては、シリコン膜の形成が確認されなかった。これに対し、ビニルトリメトキシシラン又は３－アミノプロピルトリメトキシシランによる表面処理に付した基板に関しては、シリコン膜を形成し得ることを確認した。詳細には、ビニルトリメトキシシランによる表面処理を８０℃、６０℃で実施した基板に関して、シリコン膜の形成を確認した。また、３－アミノプロピルトリメトキシシランを用いて表面処理した基板に関しては、表面処理の条件によらず、シリコン膜の形成を確認した。
［実施例２］
２．微細パターンを有する基板へのシリコン膜の形成
２．１．密着促進剤による基板の表面処理
基板として、２ｃｍ角のシリコン基板（微細パターンあり）を用意した。本評価においては、２０ｎｍ幅の溝を有する微細パターン（パターンピッチ５２ｎｍ）が形成されたシリコン基板（図１（ａ）参照；以下「パターンピッチ５２ｎｍのシリコン基板」ともいう。）と、３４ｎｍ幅の溝を有する微細パターン（パターンピッチ６４ｎｍ）が形成されたシリコン基板（図１（ｅ）参照；以下「パターンピッチ６４ｎｍのシリコン基板」ともいう。）を用いた。なお、微細パターンは、パターン底部がＳｉ３Ｎ４により、パターン上部がＳｉＯ２により構成されており、微細パターンを含む基板の全表面が原子層堆積シリコン膜（１．５ｎｍ厚）によりコーティングされている基板を用いた。
蓋のないガラス瓶に密着促進剤５μＬを入れ、該ガラス瓶を基板と共に３００ｍＬの密閉性テフロン容器の内部に配置した。次いで、密閉性テフロン容器を恒温槽に入れ、到達温度と保持時間を設定して加熱することにより、密着促進剤による表面処理を行った。本評価においては、密着促進剤として、ビニルトリメトキシシラン及び３－アミノプロピルトリメトキシシランを使用した。表面処理条件は、上記１．１．と同じであった（表１）。
また、比較参照のため、密着促進剤による表面処理に付していない参照基板も準備した。
２．２．シランポリマー溶液の調製
上記１．２．と同様にして、重量平均分子量（Ｍｗ；ポリスチレン換算）の異なる複数のシランポリマーを調製した。本評価においては、Ｍｗが約６５０～約１１０，０００の範囲にある６種のシランポリマーを用いた。
室温下、溶媒８０部に対しシランポリマー２０部を加え、撹拌してシランポリマー溶液の原液を調製した。本評価に用いた溶媒の組成を表２に、調製したシランポリマー溶液の組成を表３に示す。
Figure 0007156620000002
Figure 0007156620000003
２．３．基板へのシランポリマー溶液の塗布
上記２．１．で準備した基板に、シランポリマー溶液１６０μＬをマイクロピペットで滴下し、スピンコートにより塗布した。スピンコートの条件は、メインスピン：５００ｒｐｍ、８ｓｅｃであった。シランポリマー溶液は、上記２．２．で調製した各シランポリマー溶液の原液を、シランポリマー濃度２．５％に希釈した希釈溶液を用いた。希釈の際は、原液の調製に用いた溶媒と同じ溶媒を用いた。なお、密着促進剤による表面処理に付した基板に関しては、原液としてシランポリマー溶液１～３を使用した。密着促進剤による表面処理に付していない参照基板に関しては、原液としてシランポリマー溶液４～６を使用した。
２．４．塗布膜の加熱（シリコン膜の形成）
スピンコートの後、被処理基板上の塗布膜を４００℃にて１５分間加熱し、シリコン膜を形成した。
２．５．微細パターンの埋め込み性の評価
各々の評価基板についてシリコン膜の状態をＳＥＭ観察した。
（１）参照基板
密着促進剤による表面処理に付していない参照基板に係るＳＥＭ写真を図１に示す。密着促進剤による表面処理に付していない参照基板に関しては、シリコン膜のシュリンクにより、微細パターンの壁部や底部との間に隙間が生じることが確認された（図１（ｂ）～（ｄ）、（ｆ）～（ｈ））。
（２）ビニルトリメトキシシランによる表面処理に付した基板
ビニルトリメトキシシランによる表面処理に付した基板に係るＳＥＭ写真を図２及び図３に示す。図２は、１００℃、８０℃及び６０℃にて表面処理に付した基板に、シランポリマー溶液２を用いて形成したシリコン膜を示す。図３は、６０℃にて表面処理に付した基板に、シランポリマー溶液１、２及び３を用いて形成したシリコン膜を示す。
ビニルトリメトキシシランによる表面処理に付した基板に関しては、形成されたシリコン膜と、微細パターンの壁部や底部との間に隙間はなく、微細パターンがシリコン膜により良好に埋め込まれていることが確認された（図２（ｂ）～（ｄ）、図２（ｆ）～（ｈ）、図３（ｂ）～（ｄ）、図３（ｆ）～（ｈ））。
（３）３－アミノプロピルトリメトキシシランによる表面処理に付した基板
３－アミノプロピルトリメトキシシランによる表面処理に付した基板に係るＳＥＭ写真を図４及び図５に示す。図４は、１２０℃、１００℃、８０℃及び６０℃にて表面処理に付した基板に、シランポリマー溶液３を用いて形成したシリコン膜を示す。図５は、１２０℃にて表面処理に付した基板に、シランポリマー溶液１、２及び３を用いて形成したシリコン膜を示す。
３－アミノプロピルトリメトキシシランによる表面処理に付した基板に関しては、１２０℃にて表面処理した基板が最も良好なパターン埋め込み性を呈し、８０℃、６０℃にて表面処理した基板は微細パターンの壁部や底部との間に隙間が生じることが確認された（図４（ｂ）～（ｅ）、（ｇ）～（ｊ））。１２０℃にて表面処理した基板に関しては、シランポリマーのＭｗによらず、微細パターンの壁部や底部との間に隙間はなく、微細パターンがシリコン膜により良好に埋め込まれていることが確認された（図５（ｂ）～（ｄ）、図５（ｆ）～（ｈ））。
以上から、微細パターンを有する基板にシリコン膜を形成するにあたって、該基板を密着促進剤による表面処理に付すことにより、パターン埋め込み性よくシリコン膜を形成できることが確認された。

Claims (11)

  1. 溝を含む微細パターンを有し、且つ、ヒドロキシ基を有する表面を持つ基板を、密着促進剤による表面処理に付す工程、
    表面処理に付した前記基板に、光重合性のシラン化合物由来のシランポリマー溶液を塗布して塗布膜を形成する工程、及び
    前記塗布膜を加熱する工程
    を含み、
    前記密着促進剤が、以下の式（１）で表されるシラン化合物である、
    微細パターンを有する基板にシリコン膜を形成する方法。
    Ｓｉ（Ｘ） ｍ１ （Ｒ １ ） ｍ２ （Ｒ ２ ） ４－ｍ１－ｍ２ （１）
    ［式中、
    Ｘは、シランポリマーとの結合に寄与する、ビニル基、アミノ基、エポキシ基、メルカプト基、（メタ）アクリル基、イソシアネート基、イミダゾリル基、ウレイド基、スルフィド基、及びイソシアヌレート基からなる群から選択される官能基を含む１価の基を表し、
    Ｒ １ は、ヒドロキシ基、アルコキシ基、又はハロゲン原子を表し、
    Ｒ ２ は、水素原子、アルキル基又はアリール基を表し、
    ｍ１及びｍ２は、ｍ１とｍ２の和が４以下であるとの条件付きで、それぞれ１～３の整数を表す。Ｘが複数存在する場合、それらは同一でも相異なっていてもよく、Ｒ １ が複数存在する場合、それらは同一でも相異なっていてもよく、Ｒ ２ が複数存在する場合、それらは同一でも相異なっていてもよい。］
  2. 前記溝の幅が５０ｎｍ以下である、請求項１に記載の方法。
  3. 前記微細パターンがダミーゲートパターンを含む、請求項１又は２に記載の方法。
  4. Ｘが、ビニル基又はアミノ基を含む１価の基を表す、請求項１～３の何れか１項に記載の方法。
  5. ｍ１が１であり、ｍ２が３である、請求項１～４の何れか１項に記載の方法。
  6. 前記密着促進剤の分子量が４００以下である、請求項１～５の何れか１項に記載の方法。
  7. Ｒ １ は、メトキシ基を表す、請求項１～６の何れか１項に記載の方法。
  8. 前記シランポリマー溶液は、シクロヘキサシラン由来のシランポリマーを含む、請求項１～７の何れか１項に記載の方法。
  9. 前記密着促進剤による表面処理を蒸着により行う、請求項１～８の何れか１項に記載の方法。
  10. 前記表面処理の温度は、前記密着促進剤の沸点をＴｂ（℃）とした場合、（Ｔｂ－１００）℃～（Ｔｂ＋５０）℃である、請求項９に記載の方法。
  11. 酸素濃度１ｐｐｍ以下、且つ、水分濃度５ｐｐｍ以下の雰囲気下で行われる、請求項１～１０の何れか１項に記載の方法。
JP2018194401A 2018-10-15 2018-10-15 微細パターンを有する基板にシリコン膜を形成する方法 Active JP7156620B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018194401A JP7156620B2 (ja) 2018-10-15 2018-10-15 微細パターンを有する基板にシリコン膜を形成する方法
PCT/JP2019/040194 WO2020080281A1 (ja) 2018-10-15 2019-10-11 微細パターンを有する基板にシリコン膜を形成する方法
US17/282,928 US20220005690A1 (en) 2018-10-15 2019-10-11 Method of forming silicon film on substrate having fine pattern
KR1020217013362A KR102534500B1 (ko) 2018-10-15 2019-10-11 미세 패턴을 갖는 기판에 실리콘막을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018194401A JP7156620B2 (ja) 2018-10-15 2018-10-15 微細パターンを有する基板にシリコン膜を形成する方法

Publications (2)

Publication Number Publication Date
JP2020062580A JP2020062580A (ja) 2020-04-23
JP7156620B2 true JP7156620B2 (ja) 2022-10-19

Family

ID=70283523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018194401A Active JP7156620B2 (ja) 2018-10-15 2018-10-15 微細パターンを有する基板にシリコン膜を形成する方法

Country Status (4)

Country Link
US (1) US20220005690A1 (ja)
JP (1) JP7156620B2 (ja)
KR (1) KR102534500B1 (ja)
WO (1) WO2020080281A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106364A (ja) 1998-09-29 2000-04-11 Sony Corp 絶縁膜の製造方法
JP2009102224A (ja) 2003-06-13 2009-05-14 Jsr Corp シリコン膜形成のための方法と組成物
JP2009290016A (ja) 2008-05-29 2009-12-10 Seiko Epson Corp 半導体装置の製造方法、シリコンの前駆体液および電子機器の製造方法
WO2013154075A1 (ja) 2012-04-09 2013-10-17 旭硝子株式会社 微細パターンを表面に有する物品の製造方法
WO2015011980A1 (ja) 2013-07-26 2015-01-29 Ｊｘ日鉱日石エネルギー株式会社 凹凸構造を有する基板の製造方法
JP2017001000A (ja) 2015-06-15 2017-01-05 学校法人関東学院 撥水性面形成方法及びその方法を用いて形成された撥水性面を備えた撥水性物品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954440A (ja) * 1995-08-14 1997-02-25 Dainippon Printing Co Ltd レジストパターン形成方法およびフォトマスクの製造方法
JPH09312334A (ja) * 1996-05-22 1997-12-02 Sony Corp 層間絶縁膜の形成方法
JP4592837B2 (ja) * 1998-07-31 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003313299A (ja) 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
JP3864413B2 (ja) 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
JP4543617B2 (ja) 2002-04-22 2010-09-15 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
KR20150042230A (ko) * 2012-08-08 2015-04-20 쓰리엠 이노베이티브 프로퍼티즈 캄파니 우레아 (멀티)-(메트)아크릴레이트 (멀티)-실란 조성물 및 이를 포함하는 물품
NL2010713C2 (en) * 2013-04-26 2014-10-29 Univ Delft Tech Method of forming silicon on a substrate.
NL2013715B1 (en) * 2014-10-30 2016-10-04 Univ Delft Tech Low-temperature formation of thin-film structures.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106364A (ja) 1998-09-29 2000-04-11 Sony Corp 絶縁膜の製造方法
JP2009102224A (ja) 2003-06-13 2009-05-14 Jsr Corp シリコン膜形成のための方法と組成物
JP2009290016A (ja) 2008-05-29 2009-12-10 Seiko Epson Corp 半導体装置の製造方法、シリコンの前駆体液および電子機器の製造方法
WO2013154075A1 (ja) 2012-04-09 2013-10-17 旭硝子株式会社 微細パターンを表面に有する物品の製造方法
WO2015011980A1 (ja) 2013-07-26 2015-01-29 Ｊｘ日鉱日石エネルギー株式会社 凹凸構造を有する基板の製造方法
JP2017001000A (ja) 2015-06-15 2017-01-05 学校法人関東学院 撥水性面形成方法及びその方法を用いて形成された撥水性面を備えた撥水性物品

Also Published As

Publication number Publication date
KR102534500B1 (ko) 2023-05-26
JP2020062580A (ja) 2020-04-23
WO2020080281A1 (ja) 2020-04-23
US20220005690A1 (en) 2022-01-06
KR20210068548A (ko) 2021-06-09

Similar Documents

Publication Publication Date Title
TWI277154B (en) Silica-based film, method of forming the same, composition for forming insulating film for semiconductor device, interconnect structure, and semiconductor device
CN105219149B (zh) 遮光材料和包含遮光材料的显示装置
JP6069352B2 (ja) 金属電極用表面修飾剤、表面修飾された金属電極、及び表面修飾された金属電極の製造方法
TWI582850B (zh) 氮氧化矽膜之形成方法及附有由其所製造之氮氧化矽膜之基板
JP2012518088A (ja) 半導体の酸化インジウム膜の製造法、該方法に従って製造された酸化インジウム膜及び該膜の使用
JP7138273B2 (ja) 被処理基板にシリコン膜を形成する方法
US10544329B2 (en) Polysiloxane formulations and coatings for optoelectronic applications
JP7156620B2 (ja) 微細パターンを有する基板にシリコン膜を形成する方法
TW201807076A (zh) 緻密二氧化矽質膜形成用組成物
US11401384B2 (en) Silicous film forming composition comprising block copolymer and method for producing siliceous film using same
TWI225086B (en) Composition for film formation, method of film formation, and silica-based film
US8378489B2 (en) Semiconductor device and manufacturing method therefor
JP7489869B2 (ja) シリコン膜の形成方法
Buckley et al. Solution processed ZnO homogeneous quasisuperlattice materials
KR20200094696A (ko) 불소 함유 양친매성 유무기하이브리드 복합체 및 이를 이용한 유기박막 트랜지스터
León-Guillén et al. Experimental Study of the Influence of CH4 and H2 on the Conformation, Chemical Composition, and Luminescence of Silicon Quantum Dots Inlaid in Silicon Carbide Thin Films Grown by Remote Plasma-Enhanced Chemical Vapor Deposition
TWI797640B (zh) 基於矽之自組裝單層組成物及使用該組成物之表面製備
TWI844657B (zh) 包含嵌段共聚物的組成物及使用其製造矽質膜的方法
TW202315877A (zh) 含有矽之膜形成組成物、及使用其之含有矽之膜的製造方法
TW202319392A (zh) 表面處理劑、表面處理方法及基板表面之區域選擇性製膜方法
TW202101807A (zh) 矽金屬氧化物封裝層、其製造方法、包含其的多層薄膜及oled裝置
JP2024084873A (ja) ケイ素含有膜形成組成物、およびそれを用いたケイ素含有膜の製造方法
US20230187200A1 (en) Method for treating surface of substrate, method for region-selectively producing film on surface of substrate, and surface treatment agent
TW202104382A (zh) 包含嵌段共聚物的組成物及使用其製造矽質膜的方法
WO2016072226A1 (ja) 水素化ケイ素の酸化物を含む有機溶剤の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20181026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7156620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150