JP4844510B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4844510B2 JP4844510B2 JP2007229354A JP2007229354A JP4844510B2 JP 4844510 B2 JP4844510 B2 JP 4844510B2 JP 2007229354 A JP2007229354 A JP 2007229354A JP 2007229354 A JP2007229354 A JP 2007229354A JP 4844510 B2 JP4844510 B2 JP 4844510B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- coating film
- layer portion
- semiconductor device
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 71
- 239000011248 coating agent Substances 0.000 claims description 52
- 238000000576 coating method Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 5
- 229920000123 polythiophene Polymers 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 5
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 claims description 4
- 229940005642 polystyrene sulfonic acid Drugs 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 91
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 23
- 229920001577 copolymer Polymers 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- -1 poly (3,4- (ethylenedioxy)) thiophene Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- OCJBOOLMMGQPQU-UHFFFAOYSA-N 1,4-dichlorobenzene Chemical compound ClC1=CC=C(Cl)C=C1 OCJBOOLMMGQPQU-UHFFFAOYSA-N 0.000 description 1
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229940117389 dichlorobenzene Drugs 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
- H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/114—Poly-phenylenevinylene; Derivatives thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、ドランジスタのゲート構造部分を製造する新規な方法及びこの方法を用いて製造した半導体装置に関する。
半導体装置に用いられるトランジスタとしては、シリコントランジスタが主流であるが、その製造プロセスとしては、クリーンルームなどの大規模な施設が必要である上、シリコン基板にｐ型（あるいはｎ型）の不純物をドーピングする工程、フォトリソグラフィー工程などの複雑な工程が必要である。そこで最近では、有機系の半導体層を使用した有機トランジスタの開発が検討されている。有機トランジスタの製造プロセスは、塗布膜により薄膜層を形成することができ、インクジェットなどの印刷プロセスを利用でき、シリコントランジスタに比べて製造工程が簡単になり、製造コストの低減を図ることができる利点がある上、基板としてフレキシブルなプラスチック基板を用いることができる利点もある。
一方、有機トランジスタについては、有機分子のキャリア移動度がシリコン単結晶に比べて小さいという問題があるが、材料の開発が進み、量産の実現化に向けて着々と研究が積み上げられている。
一方、有機トランジスタについては、有機分子のキャリア移動度がシリコン単結晶に比べて小さいという問題があるが、材料の開発が進み、量産の実現化に向けて着々と研究が積み上げられている。
例えば特許文献１には、基板に例えばＰＥＤＯＴ／ＰＳＳからなるゲート電極膜を形成し、このゲート電極膜の上に例えばポリビニルフェノールからなるゲート絶縁膜を形成して、このゲート絶縁膜の上にＰＥＤＯＴからなる有機半導体材料膜を形成し、そしてこの有機半導体材料膜の上に例えばＰＥＤＯＴ／ＰＳＳからなるソース電極膜及びドレイン電極膜を形成することで、有機トランジスタを作製している。しかしながら有機半導体材料膜とゲート電極膜との間の絶縁を図るために、ゲート電極膜を形成した後、スピンコート法によりゲート絶縁膜を形成する工程を行う必要があり、有機トランジスタの利点である製造工程の簡略化が十分とは言えない。
本発明はこのような事情に鑑みてなされたものであり、その目的は、有機系の材料を用いてトランジスタを製造するにあたり、製造工程が簡単な半導体装置の製造方法を提供することにある。また有機系のトランジスタを含み、製造工程が簡単な半導体装置を提供することにある。
本発明の半導体装置の製造方法は、高分子導電材料であるポリチオフェンを絶縁性の溶媒であるポリスチレンスルホン酸に溶解した塗布液を基板上に塗布して塗布膜を形成する工程（ａ）と、
前記塗布膜を熱処理する工程（ｂ）と、
これら一連の工程（ａ）、（ｂ）の前または後に、基板上にゲート電極を形成する工程（ｃ）と、
前記塗布膜を熱処理する工程（ｂ）の後に、当該塗布膜をエッチングして前記ゲート電極の両側に凹部を形成する工程（ｄ）と、
これら凹部に前記トランジスタのソース電極及びドレイン電極を埋め込む工程（ｅ）と、を含み、
前記塗布液を基板に塗布することにより、前記塗布膜が絶縁層である表層部と有機半導体層である内層部と絶縁層である表層部との３層に分離することを利用して、前記表層部及び内層部を夫々ゲート絶縁膜及び電界効果型トランジスタのチャンネルとして用いることを特徴とする。
前記塗布膜を熱処理する工程（ｂ）と、
これら一連の工程（ａ）、（ｂ）の前または後に、基板上にゲート電極を形成する工程（ｃ）と、
前記塗布膜を熱処理する工程（ｂ）の後に、当該塗布膜をエッチングして前記ゲート電極の両側に凹部を形成する工程（ｄ）と、
これら凹部に前記トランジスタのソース電極及びドレイン電極を埋め込む工程（ｅ）と、を含み、
前記塗布液を基板に塗布することにより、前記塗布膜が絶縁層である表層部と有機半導体層である内層部と絶縁層である表層部との３層に分離することを利用して、前記表層部及び内層部を夫々ゲート絶縁膜及び電界効果型トランジスタのチャンネルとして用いることを特徴とする。
また本発明の半導体装置は、上述した製造方法により製造されたことを特徴とする。
本発明は、電界効果型トランジスタを製造するにあたり、塗布液を基板に塗布することにより絶縁層である表層部と有機半導体層である内層部とに分離することを利用して、当該表層部及び内層部を夫々ゲート絶縁膜及びトランジスタのチャンネルとして用いるため、ゲート電極を形成した後、あるいはゲート電極を形成する前にゲート絶縁膜の成膜工程を独立して行う必要がなくなり、トランジスタの作製工程が簡略化される。これにより半導体装置の製造コストを大幅に削減することができる。
（第１の実施の形態）
本発明の半導体装置の製造方法の第１の実施の形態に係るトップゲート構造の電界効果型トランジスタ１の作製工程について図１及び図２を参照しながら説明する。先ず、例えばプラスチック基板１０上に、シリコン酸化膜（ＳｉＯ２）からなる絶縁膜１１を例えばスピンコート法により形成する（図１（ａ））。次に前記絶縁膜１１の表面に高分子導電材料であるＰＥＤＯＴ（ポリ（３，４−（エチレンジオキシ））チオフェン）（poly(3,4-(ethylenedioxy)thiophene)）と絶縁性の溶媒であるＰＳＳ（ポリスチレンスルホン酸）(poly(styrenesulfonic acid))とを１：１０の濃度比に調合した塗布液を塗布して塗布膜４を形成する。この塗布膜４の膜厚は例えば９ｎｍである。またこの塗布膜４は、後述する実施例に示すように塗布膜４の内層部は、高分子導電材料であるポリチオフェンが多く存在しているため、塗布膜４の内層部は有機半導体層４１として構成され、また塗布膜４の表層部は、ポリチオフェンが内層部に比べてかなり少ないため、前記塗布膜４の表層部は絶縁層４２，４３として構成されている。即ち、この塗布膜４は絶縁層４２，４３と有機半導体層４１との２層に分離した膜として構成されている。前記絶縁層４２，４３の膜厚は例えば２ｎｍであり、前記有機半導体層４１の膜厚は例えば５ｎｍである。前記塗布液を基板１０に塗布した時点で、前記塗布膜４は絶縁層である表層部と有機半導体層である内層部とに分離した状態となる。またＰＥＤＯＴとＰＳＳとの濃度比は１：１０に限定されるものではなく、基板１０に塗布された塗布液が上述したように絶縁層４２，４３と有機半導体層４１との２層に分離し、表層部が絶縁層４２，４３として機能し、内層部が有機半導体層４１として機能するように、ＰＥＤＯＴとＰＳＳとの濃度比を決定すればよい。
本発明の半導体装置の製造方法の第１の実施の形態に係るトップゲート構造の電界効果型トランジスタ１の作製工程について図１及び図２を参照しながら説明する。先ず、例えばプラスチック基板１０上に、シリコン酸化膜（ＳｉＯ２）からなる絶縁膜１１を例えばスピンコート法により形成する（図１（ａ））。次に前記絶縁膜１１の表面に高分子導電材料であるＰＥＤＯＴ（ポリ（３，４−（エチレンジオキシ））チオフェン）（poly(3,4-(ethylenedioxy)thiophene)）と絶縁性の溶媒であるＰＳＳ（ポリスチレンスルホン酸）(poly(styrenesulfonic acid))とを１：１０の濃度比に調合した塗布液を塗布して塗布膜４を形成する。この塗布膜４の膜厚は例えば９ｎｍである。またこの塗布膜４は、後述する実施例に示すように塗布膜４の内層部は、高分子導電材料であるポリチオフェンが多く存在しているため、塗布膜４の内層部は有機半導体層４１として構成され、また塗布膜４の表層部は、ポリチオフェンが内層部に比べてかなり少ないため、前記塗布膜４の表層部は絶縁層４２，４３として構成されている。即ち、この塗布膜４は絶縁層４２，４３と有機半導体層４１との２層に分離した膜として構成されている。前記絶縁層４２，４３の膜厚は例えば２ｎｍであり、前記有機半導体層４１の膜厚は例えば５ｎｍである。前記塗布液を基板１０に塗布した時点で、前記塗布膜４は絶縁層である表層部と有機半導体層である内層部とに分離した状態となる。またＰＥＤＯＴとＰＳＳとの濃度比は１：１０に限定されるものではなく、基板１０に塗布された塗布液が上述したように絶縁層４２，４３と有機半導体層４１との２層に分離し、表層部が絶縁層４２，４３として機能し、内層部が有機半導体層４１として機能するように、ＰＥＤＯＴとＰＳＳとの濃度比を決定すればよい。
次に、この塗布膜４を窒素雰囲気中にて例えば１００℃以下、例えば８０℃の温度で乾燥させる（図１（ｂ））。次いで前記塗布膜４の表面に所定の形状にパターニングされたレジスト膜７０を形成する（図１（ｃ））。続いて塗布膜４の表面にレジスト膜７を積層したまま、スパッタリング法により例えば銅からなる電極層５０を形成する（図１（ｄ））。次いでレジスト膜７０を溶解して、レジスト膜７０上の電極層５０を除去することによりゲート電極５を形成する（図２（ａ））。即ち、有機半導体層４１、絶縁層４２及びゲート電極５がこの順番に積層された構造となり、また既述のように絶縁膜４２の膜厚は２ｎｍと薄いので、この絶縁膜４２はゲート絶縁膜として機能することになる。
しかる後、前記塗布膜４の表面に所定の形状にパターニングされたレジスト膜７を形成する（図２（ｂ））。そしてこのレジスト膜７をマスクにして、露出している塗布膜４を例えばドライエッチングにより除去して、例えば塗布膜４の下にある絶縁膜１１まで達する電極埋め込み用の凹部６を形成する（図２（ｃ））。その後、基板１０の表面にレジスト膜７を積層したまま、スパッタリング法により例えば銅からなる電極層７１を形成して、前記凹部６の底面から所定の高さ位置まで電極を埋め込む（図２（ｄ））。続いてレジスト膜７を溶解して、レジスト膜７上の電極層７１を除去することによりソース電極２及びドレイン電極３を形成する（図３（ａ））。このようにしてトップゲート構造の電解効果型トランジスタ１が作製され、例えば、その後、多層配線構造や他の素子を基板１０上に形成して、目的とする半導体装置が製造される。
上述した電界効果型トランジスタ１において、ソース電極２、ドレイン電極３間と、ゲート電極４、ソース電極２間とに電圧を印加すると図４に示すように内層部の有機半導体層４１が導通してドレイン電極３からソース電極２に電流が流れる。つまり内層部の有機半導体層４１はトランジスタのチャンネルとして用いられることとなる。
また前記塗布膜４に電流が流れるメカニズムについて説明しておく。図５は前記塗布膜４の模式図であり、横方向は膜４の平面方向、縦方向は膜４の膜厚方向である。図５に示すように前記塗布膜４には長い帯状のポリスチレンスルホン酸（以下、「ＰＳＳ」という）に複数のポリチオフェン（以下、「ＰＥＤＯＴ」という）が合体した共重合体７２が存在する。この共重合体７２の構造式を図６に示す。図６に示すようにＰＳＳの−ＳＯ２−Ｏ−基にＰＥＤＯＴのプラスの電荷を帯びたＳが結合することでＰＳＳとＰＥＤＯＴとの共重合体７２が形成される。そしてこの共重合体７２に電圧が印加されるとＰＥＤＯＴ内に歪が生じて分極し、プロトン（プラスの電荷）が発生する。また有機半導体層４１では共重合体７２の数が絶縁層４２、４３に比べて非常に多いため、有機半導体層４１では複数の共重合体７２が互いに重なりあった状態にある。このため有機半導体層４１では、ＰＥＤＯＴとＰＥＤＯＴとの間の距離は見かけ上短くなり、ＰＥＤＯＴに生じた電荷がこのＰＥＤＯＴ間を自由に移動できると推測する。こうして有機半導体層４１にキャリアパスが形成されると考えられる。
本発明の実施の形態によれば、電界効果型トランジスタ１を作製するにあたり、塗布液を基板１０に塗布することにより絶縁層４２、４３である表層部と有機半導体層４１である内層部とに分離することを利用して、当該表層部及び内層部を夫々ゲート絶縁膜及びトランジスタのチャンネルとして用いるため、ゲート電極５を形成する前にゲート絶縁膜の成膜工程を独立して行う必要がなくなり、トランジスタ１の作製工程が簡略化される。これにより半導体装置の製造コストを削減することができる。
（第２の実施の形態）
続いて本発明の半導体装置の製造方法の第２の実施の形態に係るボトムゲート構造の電界効果型トランジスタ１００の作製工程について図７及び図８を参照しながら説明する。先ず、例えばプラスチック基板１０上に、絶縁膜１１を例えばスピンコート法により形成する（図７（ａ））。次いで前記絶縁膜１１の表面に所定の形状にパターニングされたレジスト膜７０を形成する（図７（ｂ））。続いて図１（ｄ）及び図２（ａ）に示した工程と同様にして、電極層５０の形成及びレジスト膜７０の溶解を行ってゲート電極５を形成する（図７（ｃ））。しかる後、前記絶縁膜１１の表面に図５（ｂ）に示した工程と同様にして、塗布液の塗布及び塗布膜４の乾燥を行う（図７（ｄ））。即ち、ゲート電極５、絶縁層４３及び有機半導体層４１がこの順番に積層された構造となり、この絶縁膜４３はゲート絶縁膜として機能することになる。
（第２の実施の形態）
続いて本発明の半導体装置の製造方法の第２の実施の形態に係るボトムゲート構造の電界効果型トランジスタ１００の作製工程について図７及び図８を参照しながら説明する。先ず、例えばプラスチック基板１０上に、絶縁膜１１を例えばスピンコート法により形成する（図７（ａ））。次いで前記絶縁膜１１の表面に所定の形状にパターニングされたレジスト膜７０を形成する（図７（ｂ））。続いて図１（ｄ）及び図２（ａ）に示した工程と同様にして、電極層５０の形成及びレジスト膜７０の溶解を行ってゲート電極５を形成する（図７（ｃ））。しかる後、前記絶縁膜１１の表面に図５（ｂ）に示した工程と同様にして、塗布液の塗布及び塗布膜４の乾燥を行う（図７（ｄ））。即ち、ゲート電極５、絶縁層４３及び有機半導体層４１がこの順番に積層された構造となり、この絶縁膜４３はゲート絶縁膜として機能することになる。
次いで前記塗布膜４の表面に例えばスピンコーティング法により層間絶縁膜８を形成する。その後、前記絶縁膜８の表面に所定の形状にパターニングされたレジスト膜７を形成する（図８（ａ））。そしてこのレジスト膜７をマスクにして、例えばドライエッチングにより例えば塗布膜４の下にある絶縁膜１１まで達する電極埋め込み用の凹部８１を形成する（図８（ｂ））。その後、基板１０の表面にレジスト膜７を積層したまま、スパッタリング法により電極層７１を形成して、前記凹部８１の底面から所定の高さ位置まで電極を埋め込む（図８（ｃ））。続いてレジスト膜７を溶解して、レジスト膜７上の電極層７１を除去することによりソース電極２及びドレイン電極３を形成する（図８（ｄ））。このようにしてボトムゲート構造の電解効果型トランジスト１００が作製され、例えば、その後、多層配線構造や他の素子を基板１０上に形成して、目的となる半導体装置が製造される。
この第２の実施の形態では、ゲート電極５を形成した後、ゲート絶縁膜の成膜工程を独立して行う必要がなくなるので、上述した第１の実施の形態と同様の効果が得られる。
また上述の実施の形態では、導電性材料としてＰＥＤＯＴを用いているが、これに限られず、例えばＰＰＶ（ポリフェニレンピニレン（Poly-Phenylene Vinylene））等であってもよい。また絶縁性の溶媒としてＰＳＳに限られず、例えばクロロホルム、ジクロロベンゼン、トルエン、キシレン等であってもよい。
本発明の効果を確認するために行った実験について説明する。
ポリエチレンテレフタレート（ＰＥＴ）基板の表面に高分子導電材料であるＰＥＤＯＴと絶縁性の溶媒であるＰＳＳとを１：１０の濃度比に調合した塗布液を塗布して塗布膜４を形成し、この塗布膜４を窒素雰囲気中にて８０℃の温度で乾燥させた。そしてＸ線光電子分光法（ＸＰＳ：X-ray Photoelectron Spectroscopy）によってＸ線の照射角度が１５度における表層部のＸ線光電子スペクトルとＸ線の照射角度が４５度における内層部のＸ線光電子スペクトルとを求めた。
この結果を図９に示す。図９の縦軸はピーク強度であり、横軸は結合エネルギー（ｅＶ）である。また図９中の実線のスペクトルは内層部におけるＰＥＤＯＴとＰＳＳとのピークを示しており、図９中の点線のスペクトルは表層部におけるＰＥＤＯＴとＰＳＳとのピークを示している。この結果から表層部におけるＰＥＤＯＴ／ＰＳＳの濃度比は０．３５であるのに対して、内層部におけるＰＥＤＯＴ／ＰＳＳの濃度比は０．３７であることが判った。つまり、内層部は表層部よりもＰＥＤＯＴの数が多いことが分かる。このことから表層部は内層部に対してＰＥＤＯＴの重合度が減少しているため絶縁層に見える。
この結果を図９に示す。図９の縦軸はピーク強度であり、横軸は結合エネルギー（ｅＶ）である。また図９中の実線のスペクトルは内層部におけるＰＥＤＯＴとＰＳＳとのピークを示しており、図９中の点線のスペクトルは表層部におけるＰＥＤＯＴとＰＳＳとのピークを示している。この結果から表層部におけるＰＥＤＯＴ／ＰＳＳの濃度比は０．３５であるのに対して、内層部におけるＰＥＤＯＴ／ＰＳＳの濃度比は０．３７であることが判った。つまり、内層部は表層部よりもＰＥＤＯＴの数が多いことが分かる。このことから表層部は内層部に対してＰＥＤＯＴの重合度が減少しているため絶縁層に見える。
上述したようにＰＥＴ基板の表面に塗布膜４を形成した後、図１（ｃ）、図１（ｄ）及び図２（ａ）〜図３（ａ）に示す工程を経てゲート電極５、ソース電極２及びドレイン電極３を形成し、トップゲート構造の電解効果型トランジスタ１を作製した。そして図１０に示すようにソース電極Ｖｓは接地した状態で、ゲート電極Ｖｇを０Ｖ、１Ｖ、２Ｖ、３Ｖ及び５Ｖの５通りに設定し、各ゲート電圧毎に、ドレイン電極Ｖｄへの印加電圧を増加させて塗布膜４のドレイン電流特性を測定した。その結果を図１１に示す。図１１の縦軸はドレイン電流（μＡ）であり、横軸はドレイン電圧（Ｖ）である。図１１に示す結果から塗布膜４の内層部は有機半導体層４１として機能することが理解でき、またゲート電極に印加する電圧を所定以上の大きさにすると、ソース電極とドレイン電極との間に電流が流れることから、電界効果型のトランジスタとして機能することが理解できる。
また図１１に示すドレイン電流特性から、前記塗布膜４におけるキャリアの移動度を算出した。この算出は下記（１）式を用いて行った。
μ＝（２ｔ・Lｇ・Iｄｓａｔ）／（Ｗｇ・ε０εｒ・（Ｖｇ−Ｖｔ）２）‥（１）
上記（１）式において、ｔは塗布膜４の膜厚、Lｇはゲートの長さ、Iｄｓａｔは飽和電流、Ｗｇはゲートの幅、ε０は真空の誘電率、εｒは比誘電率、Ｖｔは閾値電圧を示している。上記（１）式を用いた計算結果から前記塗布膜４におけるキャリアの移動度μは０．０２〜６．９ｃｍ２／Ｖ・ｓｅｃの間で変動することが分かった。
μ＝（２ｔ・Lｇ・Iｄｓａｔ）／（Ｗｇ・ε０εｒ・（Ｖｇ−Ｖｔ）２）‥（１）
上記（１）式において、ｔは塗布膜４の膜厚、Lｇはゲートの長さ、Iｄｓａｔは飽和電流、Ｗｇはゲートの幅、ε０は真空の誘電率、εｒは比誘電率、Ｖｔは閾値電圧を示している。上記（１）式を用いた計算結果から前記塗布膜４におけるキャリアの移動度μは０．０２〜６．９ｃｍ２／Ｖ・ｓｅｃの間で変動することが分かった。
１ トップゲート構造の電界効果型トランジスタ
１０ 基板
１１ 絶縁膜
２ ソース電極
３ ドレイン電極
４ 導電性高分子膜
４１ 有機半導体層
４２，４３ 絶縁層
５ ゲート電極
６ 凹部
７ レジスト膜
７２ 共重合体
８ 層間絶縁膜
８１ 凹部
１００ ボトムゲート構造の電界効果型トランジスタ
１０ 基板
１１ 絶縁膜
２ ソース電極
３ ドレイン電極
４ 導電性高分子膜
４１ 有機半導体層
４２，４３ 絶縁層
５ ゲート電極
６ 凹部
７ レジスト膜
７２ 共重合体
８ 層間絶縁膜
８１ 凹部
１００ ボトムゲート構造の電界効果型トランジスタ
Claims (2)
- 高分子導電材料であるポリチオフェンを絶縁性の溶媒であるポリスチレンスルホン酸に溶解した塗布液を基板上に塗布して塗布膜を形成する工程（ａ）と、
前記塗布膜を熱処理する工程（ｂ）と、
これら一連の工程（ａ）、（ｂ）の前または後に、基板上にゲート電極を形成する工程（ｃ）と、
前記塗布膜を熱処理する工程（ｂ）の後に、当該塗布膜をエッチングして前記ゲート電極の両側に凹部を形成する工程（ｄ）と、
これら凹部に前記トランジスタのソース電極及びドレイン電極を埋め込む工程（ｅ）と、を含み、
前記塗布液を基板に塗布することにより、前記塗布膜が絶縁層である表層部と有機半導体層である内層部と絶縁層である表層部との３層に分離することを利用して、前記表層部及び内層部を夫々ゲート絶縁膜及び電界効果型トランジスタのチャンネルとして用いることを特徴とする半導体装置の製造方法。 - 請求項１に記載された製造方法により製造されたことを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007229354A JP4844510B2 (ja) | 2007-09-04 | 2007-09-04 | 半導体装置の製造方法及び半導体装置 |
| CN2008801054637A CN101796645B (zh) | 2007-09-04 | 2008-09-03 | 半导体器件的制造方法和半导体器件 |
| PCT/JP2008/065882 WO2009031583A1 (ja) | 2007-09-04 | 2008-09-03 | 半導体装置の製造方法及び半導体装置 |
| US12/676,256 US8298880B2 (en) | 2007-09-04 | 2008-09-03 | Method for manufacturing coating film with coating liquid |
| KR1020107003036A KR101217324B1 (ko) | 2007-09-04 | 2008-09-03 | 반도체 장치의 제조 방법 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007229354A JP4844510B2 (ja) | 2007-09-04 | 2007-09-04 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009064834A JP2009064834A (ja) | 2009-03-26 |
| JP4844510B2 true JP4844510B2 (ja) | 2011-12-28 |
Family
ID=40428897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007229354A Expired - Fee Related JP4844510B2 (ja) | 2007-09-04 | 2007-09-04 | 半導体装置の製造方法及び半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8298880B2 (ja) |
| JP (1) | JP4844510B2 (ja) |
| KR (1) | KR101217324B1 (ja) |
| CN (1) | CN101796645B (ja) |
| WO (1) | WO2009031583A1 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220475A (ja) * | 1989-02-21 | 1990-09-03 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| DE60036449T2 (de) | 1999-03-30 | 2008-06-19 | Seiko Epson Corp. | Verfahren zur hestellung eines dünnschichtfeldeffekttransistors |
| KR100416290B1 (ko) | 2001-07-20 | 2004-01-31 | 씨엘디 주식회사 | 유기 전계발광 소자의 제조방법 |
| JP4356420B2 (ja) * | 2003-10-20 | 2009-11-04 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP2005243822A (ja) * | 2004-02-25 | 2005-09-08 | Seiko Epson Corp | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 |
| KR101003868B1 (ko) | 2004-08-20 | 2010-12-30 | 파나소닉 주식회사 | 유기 적층막을 형성하기 위한 도포액, 전계 효과트랜지스터의 제조 방법, 및 전계 효과 트랜지스터 |
| JP2007013091A (ja) * | 2005-05-31 | 2007-01-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2007
- 2007-09-04 JP JP2007229354A patent/JP4844510B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-03 WO PCT/JP2008/065882 patent/WO2009031583A1/ja active Application Filing
- 2008-09-03 CN CN2008801054637A patent/CN101796645B/zh not_active Expired - Fee Related
- 2008-09-03 KR KR1020107003036A patent/KR101217324B1/ko not_active IP Right Cessation
- 2008-09-03 US US12/676,256 patent/US8298880B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101796645A (zh) | 2010-08-04 |
| KR101217324B1 (ko) | 2013-01-21 |
| US8298880B2 (en) | 2012-10-30 |
| JP2009064834A (ja) | 2009-03-26 |
| US20100171110A1 (en) | 2010-07-08 |
| KR20100040921A (ko) | 2010-04-21 |
| CN101796645B (zh) | 2012-05-23 |
| WO2009031583A1 (ja) | 2009-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5575105B2 (ja) | 有機薄膜トランジスタ | |
| JP5323299B2 (ja) | 有機半導体を用いた薄膜トランジスタ表示板の製造方法 | |
| Wang et al. | Thiol–ene cross-linked polymer gate dielectrics for low-voltage organic thin-film transistors | |
| CN106463621B (zh) | 制造有机晶体管的方法和有机晶体管 | |
| JP2010524217A (ja) | 有機薄膜トランジスタ | |
| US20090155964A1 (en) | Methods for fabricating an electronic device | |
| WO2005091376A1 (ja) | 有機縦形トランジスタおよびその製造方法 | |
| TW201448306A (zh) | 有機場效應電晶體製造方法及有機場效應電晶體 | |
| JP2008205284A (ja) | 有機電界効果トランジスタおよびその製造方法 | |
| KR20050109963A (ko) | 전자 장치 제조 방법 | |
| US20140256085A1 (en) | Method of manufacturing an organic semiconductor thin film | |
| Heidler et al. | Ferroelectric field-effect transistors based on solution-processed electrochemically exfoliated graphene | |
| Li et al. | Low-operating-voltage two-dimensional tin perovskite field-effect transistors with multilayer gate dielectrics based on a fluorinated copolymer | |
| JP4844510B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2010034565A (ja) | 表面エネルギー制御を利用した有機薄膜トランジスタの製造方法 | |
| KR101204338B1 (ko) | 유기 박막 트랜지스터 및 이의 제조 방법 | |
| US20150295193A1 (en) | Semiconductor device using paper as a substrate and method of manufacturing the same | |
| US20120049173A1 (en) | Organic Field Effect Transistor with Block Copolymer Layer | |
| KR101533822B1 (ko) | 플렉스블 유기 전계 효과 트랜지스터의 제조 방법 | |
| Sandberg | Polymer Field-Effect Transistors | |
| Hao et al. | High-performance organic thin-film transistors: principles and strategies | |
| KR20150052763A (ko) | 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자 | |
| Park et al. | Dielectric Materials for Large‐Area and Flexible Electronics | |
| Albeltagi | Development and Optimization of PVDF-Based Film for Organic Light-Emitting Transistors | |
| JP2004356422A (ja) | 電界効果型トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |