JPS6343323A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6343323A JPS6343323A JP18724586A JP18724586A JPS6343323A JP S6343323 A JPS6343323 A JP S6343323A JP 18724586 A JP18724586 A JP 18724586A JP 18724586 A JP18724586 A JP 18724586A JP S6343323 A JPS6343323 A JP S6343323A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- sio2
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000126 substance Substances 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000002904 solvent Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract description 2
- 239000000843 powder Substances 0.000 abstract description 2
- 239000000725 suspension Substances 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上■且里立立
本発明は半導体装置の製造方法に関し、詳しくは半導板
基板上に所望の薄膜パターンを形成する方法に関するも
のである。
基板上に所望の薄膜パターンを形成する方法に関するも
のである。
従農皇及亙
半導体基板（シリコン基Ｆｉ）を用いたデバイスは大部
分がプレーナ構造である。この構造はフォトリソグラフ
ィの利用によって比較的容易に微細構造を持つデバイス
を大量に作ることを可能にした。ブレーナ技術では、デ
バイスに必要な構成要素を基板上に作り込むため、設計
に基づいた特定の領域に各種の加工を施すためのバター
ニングが不可欠である。このバターニングを行うフォト
リソグラフィプロセスの具体例を第５図乃至第９図を参
照しながら説明する。
分がプレーナ構造である。この構造はフォトリソグラフ
ィの利用によって比較的容易に微細構造を持つデバイス
を大量に作ることを可能にした。ブレーナ技術では、デ
バイスに必要な構成要素を基板上に作り込むため、設計
に基づいた特定の領域に各種の加工を施すためのバター
ニングが不可欠である。このバターニングを行うフォト
リソグラフィプロセスの具体例を第５図乃至第９図を参
照しながら説明する。
先ず、第５図に示すように熱酸化等により５ｉ０２膜（
１）が形成された半導体基板（以下、単に基板と称す）
（２）上を洗浄し、均質化を目的として、２００°前
後のベーキングを行い吸着水分を除去する。次に、第２
図に示すようにスピナー（図示せず）上に８置した基板
（２）のＳｉＯ膜（２）上に、所定粘度のフォトレジス
ト（以下単にレジストという）、例えばポジ型のレジス
ト（３）を通量滴下し、スピナーを高速回転させて、基
板（２）上にレジスト（３）を均一な膜厚で塗布する。
１）が形成された半導体基板（以下、単に基板と称す）
（２）上を洗浄し、均質化を目的として、２００°前
後のベーキングを行い吸着水分を除去する。次に、第２
図に示すようにスピナー（図示せず）上に８置した基板
（２）のＳｉＯ膜（２）上に、所定粘度のフォトレジス
ト（以下単にレジストという）、例えばポジ型のレジス
ト（３）を通量滴下し、スピナーを高速回転させて、基
板（２）上にレジスト（３）を均一な膜厚で塗布する。
そして、第７図に示すようにレジスト（３）を塗布した
基板（２）上にフォトマスクプレート（図示せず）を位
置合わせして、紫外線（４）を一定時間照射して露光す
る。その後、第８図に示すようにフォトレジスト（３）
上に現像液を通量滴下し、露光部と未露光部の溶解度の
差を利用して所望のレジストパターン（３°）を得る。
基板（２）上にフォトマスクプレート（図示せず）を位
置合わせして、紫外線（４）を一定時間照射して露光す
る。その後、第８図に示すようにフォトレジスト（３）
上に現像液を通量滴下し、露光部と未露光部の溶解度の
差を利用して所望のレジストパターン（３°）を得る。
次に、上記レジストパターン（３°）をマスクとし、て
第９図に示すように下地の５ｉ０２膜（１）を選択的に
エツチングし、不要となったレジスｌ−（３’）を除去
して、所望のパターンの５１０２Ｍ’；！ （１°）を
得る。
第９図に示すように下地の５ｉ０２膜（１）を選択的に
エツチングし、不要となったレジスｌ−（３’）を除去
して、所望のパターンの５１０２Ｍ’；！ （１°）を
得る。
）（°シよ１と−る。シ占
ところで、上述するようにフォトリソグラフィプロセス
では通常、洗浄、レジスト塗布、露光、現像、エツチン
グ等の各工程を経て基板上に所望の薄膜パターンか形成
される。ところが、上記工程で利用されるフォトマスク
プレー１・は何回かの転写を経て形成され、更に、レジ
ストのパターン焼付けやエツチングによるパターンの形
成も一種の転写であり、このような転写の回数が多いほ
ど、最υＪの設計パターン寸法との誤差が累積されるこ
ととなり、パターン精度維持の点からは好ましくなかっ
た。
では通常、洗浄、レジスト塗布、露光、現像、エツチン
グ等の各工程を経て基板上に所望の薄膜パターンか形成
される。ところが、上記工程で利用されるフォトマスク
プレー１・は何回かの転写を経て形成され、更に、レジ
ストのパターン焼付けやエツチングによるパターンの形
成も一種の転写であり、このような転写の回数が多いほ
ど、最υＪの設計パターン寸法との誤差が累積されるこ
ととなり、パターン精度維持の点からは好ましくなかっ
た。
。 占 ｎｏ るた の
本発明は上記問題点に鑑みて提案されたもので、この問
題点を解決するための技術的手段は、半導体基板上に粉
末状膜形成物質の薄膜層を形成する工程と、上記膜形成
物質が熔融するエネルギーを有するエネルギービームを
薄膜層に選択的に照射して所望の薄膜パターンを形成す
る工程と、薄膜層の被照射領域を除去する工程とを含む
ことを特徴とする半導体装置の製造方法である。
題点を解決するための技術的手段は、半導体基板上に粉
末状膜形成物質の薄膜層を形成する工程と、上記膜形成
物質が熔融するエネルギーを有するエネルギービームを
薄膜層に選択的に照射して所望の薄膜パターンを形成す
る工程と、薄膜層の被照射領域を除去する工程とを含む
ことを特徴とする半導体装置の製造方法である。
皿
本発明方法では、基板上に粉末状膜形成物質の薄膜層を
形成した後、エネルギービームを照射して膜形成物質を
熔融させる。熔融した膜形成物質は原子間の拡散現象に
より所望の薄膜として基板上に形成される。このように
、レジストを用いなくても基板上に直接所望の薄膜パタ
ーンを形成することが可能となる。
形成した後、エネルギービームを照射して膜形成物質を
熔融させる。熔融した膜形成物質は原子間の拡散現象に
より所望の薄膜として基板上に形成される。このように
、レジストを用いなくても基板上に直接所望の薄膜パタ
ーンを形成することが可能となる。
尖胤皿
本発明に係る半導体装置の製造方法の一実施例を第１図
乃至第４図を参照しながら説明する。本発明方法では、
先ず第１図に示すように、粉末状膜形成物質として粉末
状５ｉ０２ （粒子径が０．２μ調以下）が溶剤中に
均一に分散した懸濁液を基板（１０）上に滴下し、スピ
ンコード等により全面に亘って広げて塗布層（１））を
形成する０次に第２図に示すように、ソフトベークによ
り上記塗布層（１））中から熔′剤を揮発させて、粉末
状５ｉ０２から成る薄膜層（１２）を形成する。この薄
膜層（１２）の膜厚は１μ僧程度が好ましい。そして第
３図に示すように、電子ビーム描画装置（図示せず）を
用いて電子ビーム（Ａ）を薄膜層（１２）上に選択的に
照射する。
乃至第４図を参照しながら説明する。本発明方法では、
先ず第１図に示すように、粉末状膜形成物質として粉末
状５ｉ０２ （粒子径が０．２μ調以下）が溶剤中に
均一に分散した懸濁液を基板（１０）上に滴下し、スピ
ンコード等により全面に亘って広げて塗布層（１））を
形成する０次に第２図に示すように、ソフトベークによ
り上記塗布層（１））中から熔′剤を揮発させて、粉末
状５ｉ０２から成る薄膜層（１２）を形成する。この薄
膜層（１２）の膜厚は１μ僧程度が好ましい。そして第
３図に示すように、電子ビーム描画装置（図示せず）を
用いて電子ビーム（Ａ）を薄膜層（１２）上に選択的に
照射する。
ここで、上記電子ビーム（Ａ）は被照射物質が５ｉ０２
の場合、エネルギーがＩＭｅＶ、スポ・７ト径が５０人
程度が好ましく、上記電子ビーム（Ａ）によれば薄膜層
（１２）の被照射部分の表面温度ハ約１４００℃に上昇
するため、粉末状５ｉ０２が熔融し、溶融した５ｉ０２
の原子間の拡散現象により５ｉ０２の薄膜が形成される
。薄膜層（１２）の所望の部分に電子ビーム（Ａ＞を照
射した後、基板（１０）ごと純水超音波中に浸漬すると
、薄膜層（１２）の被照射領域が除去されて、第４図に
示すように、基板（１０）上に所望の３膜パターン（１
２ａ）が形成される。
の場合、エネルギーがＩＭｅＶ、スポ・７ト径が５０人
程度が好ましく、上記電子ビーム（Ａ）によれば薄膜層
（１２）の被照射部分の表面温度ハ約１４００℃に上昇
するため、粉末状５ｉ０２が熔融し、溶融した５ｉ０２
の原子間の拡散現象により５ｉ０２の薄膜が形成される
。薄膜層（１２）の所望の部分に電子ビーム（Ａ＞を照
射した後、基板（１０）ごと純水超音波中に浸漬すると
、薄膜層（１２）の被照射領域が除去されて、第４図に
示すように、基板（１０）上に所望の３膜パターン（１
２ａ）が形成される。
尚、上記実施例では膜形成物質を５ｉ０２とした場合に
ついて記載したが、本発明では上記実施例に限らず、粉
末状ｅｉやＰＳＧ 、又は他の物質であってもよい。ま
た、エネルギービームは上記膜形成物質を熔融させるエ
ネルギーを有しておればより、電子ビームの他にイオン
ビーム、レーザビーム、Ｘ線等が通用可能である。
ついて記載したが、本発明では上記実施例に限らず、粉
末状ｅｉやＰＳＧ 、又は他の物質であってもよい。ま
た、エネルギービームは上記膜形成物質を熔融させるエ
ネルギーを有しておればより、電子ビームの他にイオン
ビーム、レーザビーム、Ｘ線等が通用可能である。
主咀久盈果
本発明方法によれば、基板上に直接所望の薄膜パターン
を形成できるので、フォトリソグラフィプロセスの工数
が減少すると共にパターンの精度が著しく向上する。従
って、デバイスの品質、信頼性、及び歩留りの飛躍的な
向上が期待できる。
を形成できるので、フォトリソグラフィプロセスの工数
が減少すると共にパターンの精度が著しく向上する。従
って、デバイスの品質、信頼性、及び歩留りの飛躍的な
向上が期待できる。
第１図乃至第４図は本発明方法を説明するための各工程
を示す断面図で、第１図は塗布層の形成、第２図は薄膜
層の形成、第３図は電子ビームの照射、第４図は洗浄を
示す。第５図乃至第９図は従来のレジストプロセスを説
明するための各工程を示す断面図で、第５図は５ｉ０２
膜の形成、第６図はレジストの塗布、第７Ｉ２Ｉは露光
、第８図は現像、第９図はレジストの除去及び工・ノチ
ング工程を示す。 （１０）−・一基板（半導体基板）、 （１２）・・−薄膜層、 （１２ａ＞・−薄膜パターン、 （Ａ）−・−エネルギービーム。
を示す断面図で、第１図は塗布層の形成、第２図は薄膜
層の形成、第３図は電子ビームの照射、第４図は洗浄を
示す。第５図乃至第９図は従来のレジストプロセスを説
明するための各工程を示す断面図で、第５図は５ｉ０２
膜の形成、第６図はレジストの塗布、第７Ｉ２Ｉは露光
、第８図は現像、第９図はレジストの除去及び工・ノチ
ング工程を示す。 （１０）−・一基板（半導体基板）、 （１２）・・−薄膜層、 （１２ａ＞・−薄膜パターン、 （Ａ）−・−エネルギービーム。
Claims (1)
- （１）半導体基板上に粉末状膜形成物質の薄膜層を形成
する工程と、上記膜形成物質が溶融するエネルギーを有
するエネルギービームを薄膜層に選択的に照射して所望
の薄膜パターンを形成する工程と、薄膜層の被照射領域
を除去する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18724586A JPS6343323A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18724586A JPS6343323A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6343323A true JPS6343323A (ja) | 1988-02-24 |
Family
ID=16202586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18724586A Pending JPS6343323A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6343323A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514801B1 (en) | 1999-03-30 | 2003-02-04 | Seiko Epson Corporation | Method for manufacturing thin-film transistor |
| US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
-
1986
- 1986-08-08 JP JP18724586A patent/JPS6343323A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
| US7067337B2 (en) | 1996-05-15 | 2006-06-27 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| US7229859B2 (en) | 1996-05-15 | 2007-06-12 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| US6514801B1 (en) | 1999-03-30 | 2003-02-04 | Seiko Epson Corporation | Method for manufacturing thin-film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343323A (ja) | 半導体装置の製造方法 | |
| JPS62142321A (ja) | ウエハ−処理装置 | |
| JP2848625B2 (ja) | パターン形成方法 | |
| JPS6169130A (ja) | パタ−ン形成方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| EP0504759A1 (en) | Photoresist pattern-forming process suitable for integrated circuit production | |
| JPH06188175A (ja) | 微細構造体の形成方法 | |
| JPS61263223A (ja) | 半導体装置の製造方法 | |
| JPS6152567B2 (ja) | ||
| JPH0342659B2 (ja) | ||
| RU2072644C1 (ru) | Способ формирования структур в микролитографии | |
| JPS60126651A (ja) | レジスト現像方法 | |
| JPH02301764A (ja) | レジストパターンの形成方法 | |
| JPH02205008A (ja) | Ｘ線マスクの製造方法 | |
| JPS5934632A (ja) | Ｘ線マスクの製造方法 | |
| JPH0737782A (ja) | 有機薄膜の製造方法 | |
| JPH03147315A (ja) | パターン形成方法 | |
| JPS6151414B2 (ja) | ||
| JPH0199041A (ja) | 微細パターン形成方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JPS612326A (ja) | レジストパタ−ンの形成方法 | |
| JPS58194337A (ja) | 半導体装置の製造方法 | |
| JPS59119725A (ja) | 微細パタ−ンの形成方法 |