JPS59119725A - 微細パタ−ンの形成方法 - Google Patents

微細パタ−ンの形成方法

Info

Publication number
JPS59119725A
JPS59119725A JP22651782A JP22651782A JPS59119725A JP S59119725 A JPS59119725 A JP S59119725A JP 22651782 A JP22651782 A JP 22651782A JP 22651782 A JP22651782 A JP 22651782A JP S59119725 A JPS59119725 A JP S59119725A
Authority
JP
Japan
Prior art keywords
resist material
resist
minute pattern
layer
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22651782A
Other languages
English (en)
Inventor
Seiji Akimoto
誠司 秋本
Kazuo Toda
和男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22651782A priority Critical patent/JPS59119725A/ja
Publication of JPS59119725A publication Critical patent/JPS59119725A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は半導体装置の製造方法に関するもので4fi、
%にハロゲンイオンビームとグラズマ処理を組み合わせ
て微細パターン金形成する方法に関するものである。
(2)技術の背景 半導体装置特にIC、LSIの発展の中で1〜2μmか
らサブミクロンオーダーの回路パターンを高精度で形成
する高密度リソグラフィ技術が一躍りローズアッグされ
て来た。このような微細加工に利用されるリングラフィ
技術はエネルギー源の違いによってホトリソグラフィ、
電子線リングラフィ、X線すソダラフイ、Deep −
UVリソグラフィ、イオンビームリソグラフィやエキサ
イマーレーデ−を用いたものがある。
(3)従来技術と問題点 従来、上記リソグラフィ技術特に電子線リングラフィ技
術を用いて微細加工をするには、半導体基板(ウェー・
)上にスピンコード法、スゲレイ法等によりレジストを
塗布し、約100〜200℃程度の温度でグリベークし
、電子線露光の後現像し、80〜120℃程度でポスト
ベークし、ドライエ、チングを行なうのが一般的である
。上記微線加工の方法に用いるレジストはポリメチルメ
タクリレート、ポリイソグレン等のポリマに架橋剤、及
び溶剤を混合したものが用いられる・このポリマー架橋
剤及び溶剤はそれぞれ十分に混合するものでなければな
らない。すなわちあるポリマに対して架橋剤及び溶剤が
選択的に使用されていた。
またこのような3樵類のものを混合することは工程を複
雑なものとしていた。
(4)発明の目的 上記欠点に鑑み本発明の目的はりソゲラフイエ程に用い
るレジスト材料の選択性を大きくすることである。
本発明の他の目的はレジスト塗布に用いる材料の製造を
短時間に行うことが出来るようにすることである。また
、全ドライグロセスであるfcメo、n−Line化も
可能となる。
(5)発明の構成 本発明の目的は主鎖又は側鎖に不飽和結合を有するポリ
マをレジスト材料として半導体基板上に塗布し、−・ロ
ダン元素のイオンビームを用いて露光し、次にドライエ
ツチングすることを特徴とする微細パターンの形成方法
によって達成される。
すなわち本発明は従来、ポリマの他に光架橋剤を混合し
て使用していたものを、単に主鎖又は側鎖に不飽和結合
布するポリマをレジスト材料として塗布しく溶媒は勿論
混合)、次に一ロダン元素のイオンビームを用いて露光
し、次に公知のドライエツチングを行なうのである。
本発明に係る、主鎖又は側鎖に不飽和結合を有するポリ
マとしてポリイソグレン、ポリブタジェン等が好ましい
本発明に係るレジスト材料は半導体基板上に0.5〜1
.5μmの厚さに塗布されるのが好ましい。
更に又、本発明に係るハロゲン元素のイオンビームとし
てはフッソイオン、塩素イオンの各ビームが好ましい。
(6)発明の実施例 以下本発明を実施例に基づいて詳細に説明する。
第1図から第3図迄は本発明に係る1つの実施例を示す
概略断面図である。
第1図に示すように溶媒としてのキシレンにレジスト材
料としてのポリイソグレンを20重量%を混合した溶液
をシリコン基板1上に、約0.8μmの厚みにスピンコ
ード法によって形成する(図1の2)。
次に前述の溶媒キシレンを蒸発させるべく約80℃、3
0分間グリベークを行なう0次に第2図に示すように、
フッ素(F)イオンビーム3を用い20−2000 e
Vのエネルギー及び9 X 10  ’y−/cm  
のドーズ量で、レジスト2をパターニングした。
次に対向電極型エツチャー内に上記基板を入れて酸素を
添加したー・ロダン系ガス(CF4. cct4等)グ
ラズマ又はリアクティブイオンエッチを用いて800W
の電力で15分間現像したところライン(第3図中りで
示した部分)及びスペース(第3図中Sで示した部分)
が063μmの超微細/4’ターンを得ることが出来た
。本実施例において、レジスト材料として主鎖に不飽和
結合を含む、ポリイソグレンを用いているので第2図に
示されたフッ素イオンビームによる選択露光の際フッ累
イオンはポリイングレンの二重結合に容易に付加されC
−F結合による飽和結合に変化する。このようにノ・ロ
グン元累イオンビームを照射した部分と照射しない部分
ではポリマの結合状態に変化が生じ、その結果耐エツチ
ング性を異ならしめるのである。すなわち本発明に用い
るレジスト材料としてのポリマはその結合において主鎖
又は側鎖に二重結合、三重結合等の不飽結合を含むもの
であればよく、混合剤例えば架橋剤等との相容性を考慮
する必要がな〈従来よシポリマの選択性が拡大される。
(7)発明の効果 以上の説明から明らかなように本発明に係る微細パター
ンの形成方法によればレジスト塗布工程に用いるレジス
ト材料の選択を容易にすることが可能であシその塗布材
料の製造時間も短縮することが可能となる。また、ドラ
イ現像であるため、高解像力が得られる。
【図面の簡単な説明】
第1図からm3図迄は本発明に係る1つの実施例を示す
概略断面図である。 1・・・シリコン基板、2・・・レジストj脅、3・・
・フッ素イオンビーム。 特許出願人 富士通株式会社 特許出願代理人 弁理士青水 朗 弁理士 西 舘 和 之 弁理士 内 1)幸 男 弁理士 山 口 昭 之 第2回 113

Claims (1)

  1. 【特許請求の範囲】 1、主鎖又は側鎖に不飽和結合を鳴するポリマをレジス
    ト材料として半導体基板上に塗布し1ハロゲン元素のイ
    オンビームを用いて露光し、次にドライエツチングする
    ことを特徴とする微細ノぐターンの形成方法。 2、前記主鎖又は側鎖に不飽和結合を有するポリマがポ
    リイソグレン又はポリブタジェンであることを特徴とす
    る特許請求の範囲第1項記載の方法0 3、前記−・ロダン元素がフッ素又は塩素であることを
    特徴とする特許請求の範囲第1項記載の方法0
JP22651782A 1982-12-25 1982-12-25 微細パタ−ンの形成方法 Pending JPS59119725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22651782A JPS59119725A (ja) 1982-12-25 1982-12-25 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22651782A JPS59119725A (ja) 1982-12-25 1982-12-25 微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS59119725A true JPS59119725A (ja) 1984-07-11

Family

ID=16846364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22651782A Pending JPS59119725A (ja) 1982-12-25 1982-12-25 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59119725A (ja)

Similar Documents

Publication Publication Date Title
JPS64689B2 (ja)
JPS6147641A (ja) レジストパタ−ンの形成方法
JPS59119725A (ja) 微細パタ−ンの形成方法
JPH04176123A (ja) 半導体装置の製造方法
US4588675A (en) Method for fine pattern formation on a photoresist
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP2848625B2 (ja) パターン形成方法
JPH0252357A (ja) パターン形成方法
US4954424A (en) Pattern fabrication by radiation-induced graft copolymerization
JPH03141632A (ja) パターン形成法及び半導体装置の製造方法
JPH0313949A (ja) レジストパターンの形成方法
JPS6386434A (ja) レジストパタ−ン形成方法
JPH0461492B2 (ja)
JPS593953A (ja) 半導体装置の製造方法
JPH042183B2 (ja)
JPS6327848B2 (ja)
JP2594926B2 (ja) パタン形成法
JPS63117422A (ja) 半導体装置の製造方法
JPS60207339A (ja) パタ−ン形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPH036566A (ja) エキシマレーザによるパターン形成方法
JPS6343323A (ja) 半導体装置の製造方法
JPH0243172B2 (ja)
JPS63104327A (ja) X線マスク、およびその製造方法
JPS62284356A (ja) レジストパタ−ン形成方法