KR20130140185A - 박막 트랜지스터 - Google Patents

박막 트랜지스터 Download PDF

Info

Publication number
KR20130140185A
KR20130140185A KR1020137029957A KR20137029957A KR20130140185A KR 20130140185 A KR20130140185 A KR 20130140185A KR 1020137029957 A KR1020137029957 A KR 1020137029957A KR 20137029957 A KR20137029957 A KR 20137029957A KR 20130140185 A KR20130140185 A KR 20130140185A
Authority
KR
South Korea
Prior art keywords
thin film
oxide semiconductor
film transistor
semiconductor layer
electrode
Prior art date
Application number
KR1020137029957A
Other languages
English (en)
Inventor
에이이찌 사또
도시유끼 아오야마
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20130140185A publication Critical patent/KR20130140185A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판(21) 상에 형성한 게이트 전극(22)과, 이 게이트 전극(22)을 덮도록 형성한 게이트 절연막(23)과, 이 게이트 절연막(23) 상에 형성한 산화물 반도체층(24)과, 이 산화물 반도체층(24)의 채널 형성 부분에 형성한 에칭 스토퍼막(25)과, 산화물 반도체층(24)과 에칭 스토퍼막(25)의 단부를 덮도록 형성한 소스 전극(26s) 및 드레인 전극(26d)을 갖는다. 또한, 에칭 스토퍼막(25)은, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 절연막 재료에 의해 구성하고 있다.

Description

박막 트랜지스터{THIN FILM TRANSISTOR}
본 발명은, 액정 표시 장치나 유기 EL 표시 장치에 사용되는 박막 트랜지스터에 관한 것이다.
액정 표시 장치나 유기 EL 표시 장치에 사용되는 박막 트랜지스터에 있어서, 산화물 반도체막을 포함하는 박막 트랜지스터에는, 소스 전극, 드레인 전극을 형성할 때의 산화물 반도체에의 데미지를 억제하기 위해, 채널 에칭 스토퍼 구조가 사용된다. 또한, 채널 에칭 스토퍼 형성 시, 산화물 반도체가 환원성 가스에 의해 특성 변동을 일으키는 것을 방지하기 위해, 특허문헌 1에 개시하는 바와 같이 채널 에칭 스토퍼에는 SiO2 박막이 사용된다.
일본 특허 출원 공개 제2010-161227호 공보
본 발명의 박막 트랜지스터에서는, 기판 상에 형성한 게이트 전극과, 이 게이트 전극을 덮도록 형성한 게이트 절연막과, 이 게이트 절연막 상에 형성한 산화물 반도체층과, 이 산화물 반도체층의 채널 형성 부분에 형성한 에칭 스토퍼막과, 산화물 반도체층과 에칭 스토퍼막의 단부를 덮도록 형성한 소스 전극 및 드레인 전극을 갖는다. 에칭 스토퍼막은, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 절연막 재료에 의해 구성하고 있다.
이 구성에 의해, 특성의 변동을 억제하고, 원하는 트랜지스터 특성을 갖는 박막 트랜지스터를 제공하는 것이 가능해진다.
도 1은 일 실시 형태에 있어서의 EL 표시 장치의 사시도이다.
도 2는 일 실시 형태에 있어서의 EL 표시 장치의 픽셀 뱅크의 예를 나타내는 사시도이다.
도 3은 일 실시 형태에 있어서의 박막 트랜지스터의 화소 회로의 회로 구성을 도시하는 전기 회로도이다.
도 4는 일 실시 형태에 있어서의 박막 트랜지스터를 도시하는 개략 단면도이다.
도 5a는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5b는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5c는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5d는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5e는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5f는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5g는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5h는 일 실시 형태에 있어서의 박막 트랜지스터의 제조 방법을 설명하기 위한 개략 단면도이다.
이하, 본 발명의 일 실시 형태에 따른 박막 트랜지스터에 대해, 도면을 이용하여 설명한다.
도 1은 일 실시 형태에 있어서의 EL 표시 장치의 사시도, 도 2는 일 실시 형태에 있어서의 EL 표시 장치의 픽셀 뱅크의 예를 나타내는 사시도, 도 3은 일 실시 형태에 있어서의 박막 트랜지스터의 화소 회로의 회로 구성을 도시하는 도면이다.
도 1 내지 도 3에 도시하는 바와 같이, EL 표시 장치는, 하층으로부터, 복수개의 박막 트랜지스터(10) 또는 박막 트랜지스터(11)를 배치한 박막 트랜지스터 어레이 장치(1)와, 하부 전극인 양극(2)과 유기 재료를 포함하여 이루어지는 발광층인 EL층(3)과 투명한 상부 전극인 음극(4)을 포함하여 이루어지는 발광부와의 적층 구조에 의해 구성되어 있다. 이 발광부는 박막 트랜지스터 어레이 장치(1)에 의해 발광 제어된다.
또한, 발광부는, 한 쌍의 전극인 양극(2)과 음극(4) 사이에 EL층(3)을 배치한 구성이며, 양극(2)과 EL층(3) 사이에는 정공 수송층이 적층 형성되고, EL층(3)과 투명한 음극(4) 사이에는 전자 수송층이 적층 형성되어 있다. 박막 트랜지스터 어레이 장치(1)에는, 복수의 화소(5)가 매트릭스 형상으로 배치되어 있다.
각 화소(5)는, 각각에 설치된 화소 회로(6)에 의해 구동된다. 또한, 박막 트랜지스터 어레이 장치(1)는, 행 형태로 배치되는 복수의 게이트 배선(7)과, 게이트 배선(7)과 교차하도록 열 형태로 배치되는 복수의 신호 배선으로서의 소스 배선(8)과, 소스 배선(8)에 평행하게 연장되는 복수의 전원 배선(9)(도 1에서는 생략)을 구비한다.
게이트 배선(7)은, 화소 회로(6)의 각각에 포함되는 스위칭 소자로서 동작하는 박막 트랜지스터(10)의 게이트 전극(10g)을 행마다 접속한다. 소스 배선(8)은, 화소 회로(6)의 각각에 포함되는 스위칭 소자로서 동작하는 박막 트랜지스터(10)의 소스 전극(10s)을 열마다 접속한다. 전원 배선(9)은, 화소 회로(6)의 각각에 포함되는 구동 소자로서 동작하는 박막 트랜지스터(11)의 드레인 전극(11d)을 열마다 접속한다.
도 2에 도시하는 바와 같이, EL 표시 장치의 각 화소(5)는, 3색(적색, 녹색, 청색)의 서브 화소(5R, 5G, 5B)에 의해 구성되어 있다. 이들 서브 화소(5R, 5G, 5B)는, 표시면 상에 복수개 매트릭스 형상으로 배열되도록 형성되어 있다(이하, 서브 화소열이라고 표기함). 각 서브 화소(5R, 5G, 5B)는, 뱅크(5a)에 의해 서로 분리되어 있다. 뱅크(5a)는, 게이트 배선(7)에 평행하게 연장되는 돌조와, 소스 배선(8)에 평행하게 연장되는 돌조가 서로 교차하도록 형성되어 있다. 그리고 이 돌조로 둘러싸이는 부분[즉, 뱅크(5a)의 개구부]에 서브 화소(5R, 5G, 5B)가 형성되어 있다.
양극(2)은, 박막 트랜지스터 어레이 장치(1) 상의 층간 절연막 상이며 또한 뱅크(5a)의 개구부 내에, 서브 화소(5R, 5G, 5B)마다 형성되어 있다. 마찬가지로, EL층(3)은, 양극(2) 상이며 또한 뱅크(5a)의 개구부 내에, 서브 화소(5R, 5G, 5B)마다 형성되어 있다. 투명한 음극(4)은, 복수의 EL층(3) 및 뱅크(5a) 상이며, 또한 모든 서브 화소(5R, 5G, 5B)를 덮도록, 연속적으로 형성되어 있다.
또한, 박막 트랜지스터 어레이 장치(1)에는, 각 서브 화소(5R, 5G, 5B)마다 화소 회로(6)가 형성되어 있다. 그리고 각 서브 화소(5R, 5G, 5B)와, 대응하는 화소 회로(6)는, 후술하는 콘택트 홀 및 중계 전극에 의해 전기적으로 접속되어 있다. 또한, 서브 화소(5R, 5G, 5B)는, EL층(3)의 발광색이 다른 것을 제외하고 동일한 구성이다. 따라서, 이후의 설명에서는, 서브 화소(5R, 5G, 5B)를 구별하지 않고, 모두 화소(5)라고 표기한다.
도 3에 도시하는 바와 같이, 화소 회로(6)는, 스위치 소자로서 동작하는 박막 트랜지스터(10)와, 구동 소자로서 동작하는 박막 트랜지스터(11)와, 대응하는 화소에 표시하는 데이터를 기억하는 캐패시터(12)로 구성된다.
박막 트랜지스터(10)는, 게이트 배선(7)에 접속되는 게이트 전극(10g)과, 소스 배선(8)에 접속되는 소스 전극(10s)과, 캐패시터(12) 및 박막 트랜지스터(11)의 게이트 전극(11g)에 접속되는 드레인 전극(10d)과, 반도체막(도시하지 않음)으로 구성된다. 이 박막 트랜지스터(10)는, 접속된 게이트 배선(7) 및 소스 배선(8)에 전압이 인가되면, 그 소스 배선(8)에 인가된 전압값을 표시 데이터로서 캐패시터(12)에 보존한다.
박막 트랜지스터(11)는, 박막 트랜지스터(10)의 드레인 전극(10d)에 접속되는 게이트 전극(11g)과, 전원 배선(9) 및 캐패시터(12)에 접속되는 드레인 전극(11d)과, 양극(2)에 접속되는 소스 전극(11s)과, 반도체막(도시하지 않음)으로 구성된다. 이 박막 트랜지스터(11)는, 캐패시터(12)가 유지하고 있는 전압값에 대응하는 전류를 전원 배선(9)으로부터 소스 전극(11s)을 통해 양극(2)에 공급한다. 즉, 상기 구성의 EL 표시 장치는, 게이트 배선(7)과 소스 배선(8)과의 교점에 위치하는 화소(5)마다 표시 제어를 행하는 액티브 매트릭스 방식을 채용하고 있다.
도 4는 일 실시 형태에 있어서의 박막 트랜지스터를 도시하는 개략 단면도이다.
도 4에 도시하는 바와 같이, 기판(21) 상에 게이트 전극(22)을 형성하고, 이 게이트 전극(22)을 덮도록 게이트 절연막(23)이 형성되어 있다. 게이트 절연막(23) 상에는, 산화물 반도체층(24)이 섬 형상으로 형성되어 있다. 산화물 반도체층(24)의 채널 형성 부분에는, 에칭 스토퍼막(25)이 형성되고, 또한 산화물 반도체층(24)과 에칭 스토퍼막(25)의 단부를 덮도록 소스 전극(26s), 드레인 전극(26d)이 형성되고, 이에 의해 박막 트랜지스터(10) 또는 박막 트랜지스터(11)가 구성되어 있다.
또한, 박막 트랜지스터(10) 또는 박막 트랜지스터(11)의 소스 전극(26s), 드레인 전극(26d) 상에는, 이들을 덮도록 상층에 형성하는 발광층의 전극과의 절연을 위한 패시베이션막(27)이 형성되어 있다. 또한, 도시하고 있지 않지만, 이 패시베이션막(27)에는 콘택트 홀이 형성되고, 이 콘택트 홀을 통해 상층의 발광층의 전극과 전기적으로 접속된다.
여기서, 기판(21)으로서는, 예를 들어, 글래스 기판이 사용된다. 또한, 플렉시블 디스플레이에 사용하는 경우에는 수지 기판을 사용해도 된다. 또한, 게이트 전극(22)에는, 예를 들어 Ti, Mo, W, Al, Au 등의 금속이나 ITO(산화인듐주석) 등의 도전 산화물을 사용할 수 있다. 또한, 금속에 관해서는, 예를 들어 MoW와 같은 합금도 사용할 수 있다. 또한, 막의 밀착성을 높이기 위해, 산화물과의 밀착성이 좋은 금속, 예를 들어 Ti, Al이나 Au 등을 사이에 둔 금속의 적층체를 전극으로서 사용할 수 있다.
또한, 게이트 절연막(23)에는, 예를 들어 산화실리콘막, 산화하프늄막 등의 산화물 박막, 질화실리콘막 등의 질화막, 실리콘산질화막의 단층막 혹은 적층막 등이 사용된다.
또한, 산화물 반도체층(24)에는, In, Zn 및 Ga를 포함하는 산화물 반도체가 사용되지만, 아몰퍼스이면, 보다 바람직하다. 산화물 반도체층(24)의 형성 방법으로서는, DC 스퍼터링법, 고주파 스퍼터링법, 플라즈마 CVD법, 펄스 레이저 퇴적법, 또는 잉크젯 프린팅법 등을 이용할 수 있다. 막 두께는, 10㎚∼150㎚가 바람직하다. 막 두께가 10㎚보다 얇은 경우, 핀 홀이 발생하기 쉬워지고, 막 두께가 150㎚보다 두꺼운 경우, 트랜지스터 특성의 오프 동작 시의 리크 전류나, 서브 스레시홀드 스윙값(S값)이 증대하는 문제가 발생한다.
에칭 스토퍼막(25)으로서는, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 실세스퀴옥산, 아크릴, 실록산을 포함하는 수지 도포형의 감광성 절연막 재료가 사용된다. 이에 의해, 산화물 반도체층(24)의 채널 부분에 450㎚ 이하의 파장의 광이 조사되지 않는 구조로 할 수 있어, 광 전도의 발생이 없는 산화물 반도체를 사용한 박막 트랜지스터(10) 또는 박막 트랜지스터(11)의 형성이 가능해진다. 또한, 감광성 절연 재료는, 450㎚ 이하의 파장의 광의 투과율은 20％ 이하이면 되는 것이 실험에 의해 확인되었다.
또한, 소스 전극(26s), 드레인 전극(26d)에는, 상기 게이트 전극(22)과 마찬가지로, 예를 들어 Ti, Mo, W, Al, Au 등의 금속이나 ITO 등의 도전 산화물을 사용할 수 있다. 또한, 금속에 관해서는, 예를 들어 MoW와 같은 합금도 사용할 수 있다. 또한, 막의 밀착성을 높이기 위해, 산화물과의 밀착성이 좋은 금속, 예를 들어 Ti, Al이나 Au 등을 사이에 둔 금속의 적층체를 전극으로서 사용할 수 있다.
패시베이션막(27)으로서는, 에칭 스토퍼막(25)과 마찬가지로, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 실세스퀴옥산, 아크릴, 실록산을 포함하는 수지 도포형의 감광성 절연막 재료가 사용된다. 이에 의해, 산화물 반도체층(24)의 채널 부분에 450㎚ 이하의 파장의 광이 조사되지 않는 구조로 할 수 있다. 감광성 절연막 재료는, 450㎚ 이하의 파장의 광의 투과율은 20％ 이하인 것이 바람직하다. 또한, 감광성 절연막 재료를 사용함으로써, 패시베이션막(27)의 가공을 포토리소그래피에 의해 행하는 것이 가능해지고, 드라이 에칭법이나 웨트 에칭법 등에 의한 가공 공정이 필요하지 않게 되므로, 저비용화가 가능해진다. 또한, 패시베이션막(27)은 감광성 절연 재료와, 무기 절연 재료와의 적층막이어도 된다. 무기 절연 재료로서는, 예를 들어 산화실리콘, 산화알루미늄, 산화티탄 등이 사용된다. 또한 성막에는 CVD법, 스퍼터링법, ALD법 등이 이용된다.
다음으로, 도 5a 내지 도 5h를 이용하여, 본 실시 형태에 있어서의 박막 트랜지스터의 제조 방법에 대해 설명한다.
우선, 도 5a에 도시하는 바와 같이, 기판(21) 상에 게이트 전극(22)을 원하는 게이트 형상으로 가공을 행하고, 다음으로 게이트 전극(22)을 덮도록 게이트 절연막(23)을 형성한다. 그 후, 게이트 절연막(23) 상에 산화물 반도체층(24)을 형성한다.
다음으로, 도 5b에 도시하는 바와 같이, 산화물 반도체층(24) 상에 레지스트 마스크(28)를 형성하고, 이 레지스트 마스크(28)를 사용하여, 도 5c에 도시하는 바와 같이, 산화물 반도체층(24)의 패터닝을 행한다. 산화물 반도체층(24)의 가공에는, 예를 들어 웨트 에칭법을 이용한다. 웨트 에칭법에는, 인산, 질산, 아세트산 등의 산 혼합액, 옥살산, 염산 등이 사용된다.
다음으로, 도 5d에 도시하는 바와 같이, 레지스트 마스크(28)를 제거한다. 레지스트 마스크(28)의 제거에는 레지스트 박리액을 사용한 웨트 에칭 처리나, O2 플라즈마를 사용한 드라이 에칭 처리 등이 이용된다.
다음으로, 도 5e에 도시하는 바와 같이, 에칭 스토퍼막(25)을 형성한다. 에칭 스토퍼막(25)은 감광성의 재료를 사용하고, 포토리소그래피법을 이용하여 가공을 행한다. 이에 의해, 산화물 반도체층(24)에 데미지를 주지 않고 에칭 스토퍼막(25)을 형성하는 것이 가능해진다.
다음으로, 도 5f에 도시하는 바와 같이, 소스 전극(26s), 드레인 전극(26d)으로 되는 전극층(26)을 형성한 후, 레지스트 마스크(29)를 형성한다.
다음으로, 도 5g에 도시하는 바와 같이, 레지스트 마스크(29)를 사용하여 전극층(26)의 패터닝을 행하여, 소스 전극(26s), 드레인 전극(26d)을 가공한 후, 레지스트 마스크(29)를 제거한다. 소스 전극(26s), 드레인 전극(26d)의 가공에는, 웨트 에칭법이 이용된다. 소스 전극(26s), 드레인 전극(26d)을 형성한 후, 산화물 반도체층(24)을 150∼450℃에서 0.5∼1200분간 열처리한다. 열처리를 행함으로써, 소스 전극(26s), 드레인 전극(26d)과의 콘택트 저항값을 저감할 수 있고, 게다가 산화물 반도체층(24)의 특성을 안정화할 수 있다.
다음으로, 도 5h에 도시하는 바와 같이, 패시베이션막(27)을 형성한다. 상술한 바와 같이, 패시베이션막(27)에는, 소스 전극(26s), 드레인 전극(26d)과의 전기적 콘택트 및 게이트 전극(22)과의 전기적 콘택트를 형성하기 위해 콘택트 홀이 형성된다. 콘택트 홀의 형성은 패시베이션막(27)에 감광성 재료를 사용함으로써, 포토리소그래피법에 의해 형성할 수 있다.
이상과 같이 본 실시 형태에 있어서의 EL 표시 장치는, 산화물 반도체층(24) 상에 에칭 스토퍼막(25)으로서, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 수지 도포형의 감광성 절연막 재료를 사용하고 있다. 이에 의해, 산화물 반도체층(24)의 채널 부분에 450㎚ 이하의 파장의 광이 조사되지 않는 구조로 할 수 있으므로, 광 전도의 발생이 없는 산화물 반도체를 사용한 박막 트랜지스터(10) 또는 박막 트랜지스터(11)의 형성이 가능해진다.
이 구성에 의해, 특성의 변동을 억제하고, 원하는 트랜지스터 특성을 갖는 박막 트랜지스터를 제공하는 것이 가능해진다.
이상과 같이 본 발명은, 산화물 반도체를 사용한 박막 트랜지스터의 특성의 안정화에 유용하다.
10 : 박막 트랜지스터
10d : 드레인 전극
10g : 게이트 전극
10s : 소스 전극
11 : 박막 트랜지스터
11d : 드레인 전극
11g : 게이트 전극
11s : 소스 전극
21 : 기판
22 : 게이트 전극
23 : 게이트 절연막
24 : 산화물 반도체층
25 : 에칭 스토퍼막
26s : 소스 전극
26d : 드레인 전극
27 : 패시베이션막

Claims (3)

  1. 기판 상에 형성한 게이트 전극과, 이 게이트 전극을 덮도록 형성한 게이트 절연막과, 이 게이트 절연막 상에 형성한 산화물 반도체층과, 이 산화물 반도체층의 채널 형성 부분에 형성한 에칭 스토퍼막과, 상기 산화물 반도체층과 에칭 스토퍼막의 단부를 덮도록 형성한 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터로서, 상기 에칭 스토퍼막은, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 절연막 재료에 의해 구성한 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 소스 전극 및 드레인 전극 상에 이들을 덮도록 패시베이션막을 더 갖고, 상기 패시베이션막은, 450㎚ 이하의 파장의 광을 감쇠시키는 것이 가능한 절연막 재료에 의해 구성한 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 산화물 반도체층은, In, Zn 및 Ga를 포함하는 산화물 반도체에 의해 구성한 박막 트랜지스터.
KR1020137029957A 2012-01-20 2012-06-19 박막 트랜지스터 KR20130140185A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012009864 2012-01-20
JPJP-P-2012-009864 2012-01-20
PCT/JP2012/003977 WO2013108300A1 (ja) 2012-01-20 2012-06-19 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
KR20130140185A true KR20130140185A (ko) 2013-12-23

Family

ID=48798760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029957A KR20130140185A (ko) 2012-01-20 2012-06-19 박막 트랜지스터

Country Status (5)

Country Link
US (1) US20140014956A1 (ko)
JP (1) JPWO2013108300A1 (ko)
KR (1) KR20130140185A (ko)
CN (1) CN103503125A (ko)
WO (1) WO2013108300A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141944B1 (ko) * 2013-12-17 2020-08-06 엘지디스플레이 주식회사 산화물 박막 트랜지스터 어레이 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261364A (ja) * 1985-09-12 1987-03-18 Toshiba Corp 薄膜半導体装置の製造方法
JP2560602Y2 (ja) * 1989-03-10 1998-01-26 カシオ計算機株式会社 薄膜トランジスタ
JPH0667197A (ja) * 1992-08-18 1994-03-11 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JP2000235351A (ja) * 1998-12-18 2000-08-29 Hitachi Ltd 画像表示装置及びその修正方法並びに修正装置
KR100412743B1 (ko) * 1999-03-30 2003-12-31 세이코 엡슨 가부시키가이샤 박막 트랜지스터의 제조 방법
KR20010088329A (ko) * 2000-03-07 2001-09-26 가네꼬 히사시 액정표시장치 및 그 제조방법
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
CN101156096B (zh) * 2005-03-31 2010-09-01 株式会社日本触媒 偏振镜保护薄膜、偏振片、及图像显示装置
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8619214B2 (en) * 2008-03-31 2013-12-31 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
TWI571684B (zh) * 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR101117730B1 (ko) * 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
TWI402968B (zh) * 2010-02-10 2013-07-21 Au Optronics Corp 畫素結構及其製造方法以及電子裝置的製造方法
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板

Also Published As

Publication number Publication date
US20140014956A1 (en) 2014-01-16
JPWO2013108300A1 (ja) 2015-05-11
WO2013108300A1 (ja) 2013-07-25
CN103503125A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
US20150090989A1 (en) Organic el display device and method for manufacturing the organic el display device
JP5275521B2 (ja) 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
TWI524514B (zh) 有機發光顯示裝置之製造方法
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
JP6832656B2 (ja) 半導体装置の製造方法
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPWO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US9773823B2 (en) Display device and method of manufacturing the same
US9466655B2 (en) Display unit and electronic apparatus
US20160336386A1 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
KR20200094264A (ko) 유기 발광 표시 장치
JP5478954B2 (ja) 有機エレクトロルミネッセンス表示装置
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
KR101544663B1 (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
WO2013108301A1 (ja) 薄膜トランジスタ
KR102234318B1 (ko) 표시 장치의 제조 방법
JP2015159132A (ja) 薄膜トランジスタ
KR20130140185A (ko) 박막 트랜지스터
WO2013108327A1 (ja) 薄膜トランジスタ
JP2021013021A (ja) ディスプレイ装置
JP2017152231A (ja) 表示装置、表示装置の製造方法
JP5662689B2 (ja) 表示装置およびその製造方法
KR102361967B1 (ko) 유기전계발광 표시장치
WO2018185967A1 (ja) 薄膜トランジスタ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application