KR100436319B1 - 실리콘 막의 형성방법 - Google Patents

실리콘 막의 형성방법 Download PDF

Info

Publication number
KR100436319B1
KR100436319B1 KR10-2000-7013554A KR20007013554A KR100436319B1 KR 100436319 B1 KR100436319 B1 KR 100436319B1 KR 20007013554 A KR20007013554 A KR 20007013554A KR 100436319 B1 KR100436319 B1 KR 100436319B1
Authority
KR
South Korea
Prior art keywords
silicon
silicon film
forming
film
integer
Prior art date
Application number
KR10-2000-7013554A
Other languages
English (en)
Other versions
KR20010043958A (ko
Inventor
시모다다쓰야
미야시타사토루
세키슈ㄴ이치
후루사와마사히로
유다사카이치오
다케우치야스마사
마쓰키야스오
Original Assignee
제이에스알 가부시끼가이샤
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13995025&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100436319(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제이에스알 가부시끼가이샤, 세이코 엡슨 가부시키가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20010043958A publication Critical patent/KR20010043958A/ko
Application granted granted Critical
Publication of KR100436319B1 publication Critical patent/KR100436319B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Abstract

본 발명은, 탄소를 함유하지 않은 환계의 실란 화합물 및/또는 붕소 또는 인으로 변성된 실란 화합물을 함유하는 용액을 기판에 도포하여 실리콘 전구체 막을 형성한 다음, 열 및/또는 광처리로 반도체 실리콘으로 변환시키는 방법에 관한 것이다. 당해 방법으로 CVD법 등의 진공 공정과는 상이하게, 저비용으로 간편하게 전자 재료로서 양호한 특성을 갖는 실리콘 막을 수득할 수 있다.

Description

실리콘 막의 형성방법{Method for forming silicon film}
종래부터 무정형 실리콘 막 또는 폴리실리콘 막의 형성방법으로서는 모노실란 기체나 디실란 기체의 열 CVD(Chemical Vapor Deposition)법이나 플라스마 CVD, 광 CVD 등이 이용되고 있으며, 일반적으로 폴리실리콘은 열 CVD[참조: J. Vac. Sci. Technology., 14권 1082면(1977년)]가, 또한 무정형 실리콘은 플라스마 CVD[참조: Solid State Com., 17권 1193면(1975년)]가 광범위하게 사용되고 있으며, 박막 트랜지스터를 갖는 액정 표시소자, 태양 전지 등의 제조에 이용되고 있다.
그러나, 이들 CVD법에 의한 실리콘 막의 형성에 있어서는 공정면에서 하기의 점에서 더 나은 개량이 기대되고 있다. ① 기상 반응(氣相 反應)을 사용하므로, 기상에서 실리콘 입자를 발생시키기 위한 장치의 오염이나 이물의 발생에 따른 생산 수율이 낮다. ② 원료가 기체 상태이므로, 표면에 요철이 있는 기판 위에서는 두께가 균일한 막을 수득하기가 어렵다. ③ 막의 형성 속도가 느리므로, 생산성이 낮다. ④ 플라스마 CVD법에서는 복잡하고 고가인 고주파 발생 장치나 진공 장치 등이 필요하다.
또한, 재료면에서는 반응성이 높은 기체 상태의 독성 수소화규소를 사용하므로, 취급에 난점이 있을 뿐만 아니라, 기체 상태이므로, 밀폐 상태의 진공장치가 필요하다. 일반적으로, 이들 장치는 대규모이며 장치 자체가 비쌀 뿐만 아니라, 진공계나 플라스마계에서 막대한 에너지를 소비하므로 제품의 가격 상승에 연계된다.
최근에 이에 대하여 진공 시스템을 사용하지 않고 액체 상태의 수소화규소를 도포하는 방법이 제안되어 있다. 일본 공개특허공보 제(평)1-29661호에는, 기체 상태의 원료를 냉각시킨 기판 위에 액체화하여 흡착시키고 화학적으로 활성인 원자상 수소와 반응시켜 실리콘계 박막을 형성하는 방법이 기재되어 있다. 그러나 원료인 수소화규소를 지속적으로 기화시키고 냉각시키기 위해 복잡한 장치가 필요해질 뿐만 아니라, 막 두께의 제어가 곤란하다는 문제가 있다.
또한, 일본 공개특허공보 제(평)7-267621호에는, 액체 상태의 저분자량 수소화규소를 기판에 도포하는 방법이 기재되어 있는데, 본 방법은 시스템이 불안정하므로, 취급에 어려움이 있는 동시에, 액체 상태이므로, 면적이 큰 기판에 응용하는 경우에 균일한 막 두께를 수득하기가 곤란하다.
한편, 고체 상태의 수소화규소 중합체의 예가 영국 공개특허공보 제2077710호에 보고되어 있지만, 용매에 불용성이므로, 피복에 의한 막을 형성할 수 없다.
또한, 태양 전지의 제조를 목적으로 하여, 일본 공개특허공보 제(평)9-237927호에는, 폴리실란 용액을 기판 위에 도포한 다음, 열분해시켜 실리콘 막을 유리시키는 방법이 기재되어 있다. 그러나 탄소를 함유하는 규소 화합물에서는 열분해 또는 자외선 조사에 의한 광분해에서 탄소가 불순물로서 다량 잔존하여 전기 특성이 우수한 무정형 또는 다결정 실리콘 막을 수득하는 것이 곤란하다.
상기한 실리콘 반도체 막은 통상적으로 주기율표의 제3족 원소나 제5족 원소로 도핑하여 p형 또는 n형 반도체로서 사용된다. 이들 도핑은 통상적으로 실리콘 막을 형성한 다음, 열 확산이나 이온 주입법에 의해 실시된다. 이러한 도핑은 진공중에서 실시되므로, 공정 조절이 번잡하고, 특히 대형 기판 위에 균일하게 도핑된 실리콘 막을 형성하는 것은 곤란하다.
이에 대하여, 이미 기술한 일본 공개특허공보 제(평)9-237927호에는, p형, n형의 도전형을 부여하는 알킬 화합물을 폴리실란 용액에 첨가하여 도포하는 방법, 또는 도펀트 공급원을 함유하는 대기 속에서 폴리실란 용액을 도포한 막을 열분해시키는 방법이 기재되어 있다. 그러나, 전자에서는 폴리실란과 도펀트 함유 알킬 화합물의 용해성이 상이하기 때문에, 균일하게 도핑된 막이 수득되지 않거나, 탄소를 함유하고 있으므로, 상기한 바와 같이 최종적으로 형성된 막에 다량의 탄소가 불순물로서 잔류한다. 또한, 후자에서는 도핑량의 제어가 곤란하다.
발명의 개시
본 발명의 목적은, CVD법 등에서 일정 온도로 가열 유지된 기판 위로 기상으로부터의 퇴적방법을 사용하며, 특정한 규소 화합물을 함유하는 용액을 기판 위에 도포한 다음, 가열 등에 의해 용매를 제거하여 규소 화합물의 도포막를 형성하여 당해 막내에서 분해 반응시키거나, 추가로 레이저 조사(照射)하여 기판 위에 전자 재료로서의 특성을 갖는 목적하는 실리콘 막을 형성시키는, 완전히 새로운 방법을 제공하는 데 있다. 또한, 특히 면적이 큰 기판에 붕소 또는 인으로 도핑된 실리콘 막을 형성하는 장치의 제조에 있어서, 피복법으로 실리콘 막 전구체로서 변성 규소 화합물로 이루어진 막을 형성시킨 다음, 당해 실리콘 전구체 막을 불활성 대기 속에서 열처리 및/또는 광처리하여 반도체의 실리콘으로 변환시키는 동시에, 도핑도 동시에 실시할 수 있는, 실리콘 막의 형성방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 제1의 실리콘 막의 형성방법으로서, 화학식 SinXm의 환계(여기서, n은 5 이상의 정수이고, m은 n, 2n-2 또는 2n의 정수이며, X는 수소원자 및/또는 할로겐 원자이다)를 갖는 규소 화합물을 함유하는 용액을 기판 위에 도포함을 특징으로 하는 실리콘 막의 형성방법이 제공된다.
이러한 방법에 있어서, 바람직하게는, 상기한 용액을 도포한 다음, 용매를 제거하고 당해 도포막 내에서 열분해 및/또는 광분해시키거나, 추가로 레이저 조사공정을 경유하여 최종적으로 실리콘 막을 수득할 수 있다.
또한, 본 발명에 따르면, 제2의 실리콘 막의 제조방법으로서, 화학식 SiaXbYc의 변성 규소 화합물(여기서, X는 수소원자 및/또는 할로겐 원자이고, Y는 붕소원자 또는 인원자이고, a는 3 이상의 정수이고, b는 a 이상 2a+c+2 이하의 정수이며, c는 1 이상 a 이하의 정수이다) 또는 규소 화합물과 변성 규소 화합물과의 혼합물을 함유하는 용액을 기판 위에 도포함을 특징으로 하는, 실리콘 막의 형성방법이 제공된다.
이러한 방법에서, 바람직하게는, 상기한 용액을 도포한 후, 용매를 제거하고 당해 도포막 내에서 열분해 및/또는 광분해시키거나, 추가로 레이저 조사공정을 경유하여 최종적으로 붕소나 인으로 변성된 실리콘 막을 수득할 수 있다.
이상과 같은 방법으로 전자 재료로서 우수한 특성을 갖는 실리콘 막을 수득할 수 있다.
발명을 실시하기 위한 최량의 형태
이하에서 본 발명을 상세하게 설명한다.
본 발명의 제1 실리콘 막 형성방법에서 사용하는 규소 화합물은 화학식 SinXm의 환계(여기서, n은 5 이상의 정수이고, m은 n, 2n-2 또는 2n의 정수이며, X는 수소원자 및/또는 할로겐 원자이다)를 갖는 규소 화합물이다.
특히, 화학식 SinXm의 규소 화합물로서 n이 5 이상 20 이하인 것이 바람직하고, n이 5 또는 6인 것이 보다 바람직하다. n이 5보다 작은 경우, 규소 화합물 자체가 환 구조에 의한 비틀림으로 인해 불안정해져서 취급이 곤란해지며, 또한 n이 20보다 큰 경우, 규소 화합물의 응집력에 기인하여 용액 속에서의 용해성이 저하되어 실제로 사용할 수 있는 용매의 선택성이 협소해진다.
상기한 화학식의 규소 화합물의 구체적인 예로서는, 한 개의 환계를 갖는 것으로서 사이클로펜타실란, 실릴사이클로펜타실란, 사이클로헥사실란, 실릴사이클로헥사실란, 사이클로헵타실란을 들 수 있으며, 구체적으로는 두 개의 환계를 갖는 것으로서 1,1'-비스사이클로부타실란, 1,1'-비스사이클로펜타실란, 1,1'-비스사이클로헥사실란, 1,1'-비스사이클로헵타실란, 1,1'-사이클로부타실릴사이클로펜타실란, 1,1'-사이클로부타실릴사이클로헥사실란, 1,1'-사이클로부타실릴사이클로헵타실란, 1,1'-사이클로펜타실릴사이클로헥사실란, 1,1'-사이클로펜타실릴사이클로헵타실란, 1,1'-사이클로헥사실릴사이클로헵타실란, 스피로[2,2]펜타실란, 스피로[3,3]헵타실란, 스피로[4,4]노나실란, 스피로[4,5]데카실란, 스피로[4,6]운데카실란, 스피로[5,5]운데카실란, 스피로[5,6]도데카실란, 스피로[6,6]트리데카실란을 들 수 있다.
또한, 다환계 화합물로서, 다음 화합물(1) 내지 화합물(5)의 수소화규소 화합물을 들 수 있다.
또한, 이들 수소화규소 화합물 이외에, 이들의 골격의 수소원자를 부분적으로 SiH3그룹이나 할로겐 원자로 치환시킨 규소 화합물을 들 수 있다. 이들은 둘 이상을 혼합하여 사용할 수 있다. 이들 중에서 용매에 대한 용해성의 점에서 1,1'-비스사이클로펜타실란, 1,1'-비스사이클로헥사실란, 스피로[4,4]노나실란, 스피로[4,5]데카실란, 스피로[5,5]운데카실란, 스피로[5,6]도데카실란 및 이들의 골격에 SiH3그룹을 갖는 규소 화합물이 특히 바람직하다.
본 발명의 제1의 방법에서는 위의 화학식 SinXm의 환계를 갖는 규소 화합물을 필수 성분으로 하는 용액을 사용하는데, 당해 용액에 n-펜타실란, n-헥사실란, n-헵타실란 등의 규소 화합물이 함유될 수 있다.
본 발명의 제2의 실리콘 막 형성방법에서 사용하는 용액에는 필수 성분으로서 상기한 화학식 SiaXbYc의 변성 실란 화합물(여기서, X는 수소원자 및/또는 할로겐 원자이고, Y는 붕소원자 또는 인원자이고, a는 3 이상의 정수이고, b는 a 이상 2a+c+2 이하의 정수이며, c는 1 이상 a 이하의 정수이다)이 함유된다. 당해 화학식에서의 X는 수소원자 또는 불소원자, 염소원자, 브롬원자, 요오드 원자 등의 할로겐 원자이며 당해 화학식에서의 Y는 붕소원자 또는 인원자이다. 변성 실란 화합물을 불활성 기체 대기 또는 환원성 기체 대기 중에서 열분해, 광분해 또는 추가로 레이저 조사할 때, 붕소원자 또는 인원자로 변성된 실리콘으로 변환된 것이다. 또한, 당해 화학식에서의 a, b 및 c는 다음 관계가 성립하여, a는 3 이상의 정수이고, b는 a 이상 2a+c+2 이하의 정수이며, c는 1 이상 a 이하의 정수이다. a가 3보다 작은 경우에는 변성 실란 화합물이 기체 상태 또는 액체 상태이므로, 도포법으로 양호한 변성 실란 막을 형성하기 어렵다.
특히, 위의 화학식 SiaXbYc의 규소 화합물로서 a+c가 5 이상 20 이하인 것이 바람직하고, a+c가 5 또는 6인 것이 보다 바람직하다. n이 5보다 작은 경우, 규소 화합물 자체가 환 구조에 의한 비틀림으로 인해 불안정해지므로, 취급이 곤란해지고, 또한 a+c가 20보다 큰 경우, 규소 화합물의 응집력에 기인하여 용액 속에서의 용해성이 저하되어 실제로 사용할 수 있는 용매의 선택성이 협소해진다.
상기한 화학식 SiaXbYc의 구체적인 예로서는 다음 화합물(6) 내지 화합물(27)의 변성 실란 화합물을 들 수 있다.
여기서 화합물(8), (9), (10), (18), (19) 및 (20)에서 n은 0 이상의 정수이고, 화합물(26) 및 (27)에서 m은 2 이상의 정수이다. 또한 이들 화학식에서는 붕소에 의한 변성 실란 화합물만을 들었지만, 인에 의한 변성 실란 화합물 및 붕소에 의한 변성 실란 화합물과 동일한 골격을 갖는 변성 실란 화합물을 들 수 있다.
본 발명에서는, 상기한 변성 실란 화합물을 용액중의 규소 화합물로서 단독으로 사용할 수 있으며, 변성되지 않은 실란 화합물과 혼합하여 사용할 수 있다. 변성 실란 화합물과 변성되지 않은 실란 화합물의 혼합 비율은 변성 실란 화합물의 붕소 또는 인의 변성 원소의 함유율에 따라 상이하지만, 규소원자에 대하여 변성 원소가 1ppb 내지 25% 정도이다.
본 발명의 방법에서는, 위의 화학식 SinXm의 규소 화합물 및/또는 화학식 SiaXbYc의 변성 규소 화합물을 용매에 용해시킨 용액을 기판에 도포한다. 본 발명에서 상기한 용액에 사용하는 용매는 통상적으로 실온에서의 증기압이 0.001 내지 200mmHg인 것을 사용한다. 증기압이 200mmHg보다 높은 경우에는 피복하여 도포막을 형성하는 경우에 용매가 먼저 증발하여 양호한 도포막을 형성하는 것이 곤란해지는 경우가 있다. 한편, 증기압이 0.001mmHg보다 낮은 용매의 경우, 건조가 느려져서 규소 화합물의 코팅막 속에 용매가 잔류하기 쉬워지며, 후공정의 열 및/또는 광처리 후에도 양질의 실리콘 및 변성 실리콘 막이 수득되기 어려운 경우가 있다.
본 발명에서 사용하는 용매로서는 규소 화합물을 용해시키고 용매와 반응하지 않는 것이라면 특별히 한정되지 않지만, 구체적인 예로서 n-헥산, n-헵탄, n-옥탄, n-데칸, 디사이클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스쿠알란 등의 탄화수소계 용매 이외에, 디프로필 에테르, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 에틸렌 글리콜 메틸 에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 메틸 에틸 에테르, 테트라하이드로푸란, 테트라하이드로피란, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 용매, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 아세토니트릴, 디메틸설폭사이드, 클로로포름 등의 극성 용매를 들 수 있다. 이들 중에서 규소 화합물 및 변성 규소 화합물과의 용해성과 당해 용액의 안정성의 측면에서 탄화수소계 용매, 에테르계 용매가 바람직하고, 보다 바람직한 용매로서는 탄화수소계 용매를 들 수 있다. 이들 용매는 단독으로 또는 둘 이상의 혼합물로 하여 사용할 수 있다. 특히 탄화수소계 용매는 규소 화합물의 용해성을 향상시켜, 이후에서 설명하는 열처리나 광처리시의 규소 화합물의 잔류를 억제하는 관점에서 적합하다.
본 발명은, 실리콘 막의 형성에 있어서, 일반적으로 실시되고 있는 CVD법에서와 같이 기체를 공급하지 않고 상기한 바와 같은 규소 화합물을 용해시킨 용액을 기판에 도포한 다음, 용매를 건조시켜 규소 화합물의 막을 형성시키고, 당해 규소 화합물의 막을 열분해 및/또는 광분해시켜 금속 실리콘 막으로 변환시키거나, 열분해 및/또는 광분해 후에 추가로 레이저 처리에 의해 다결정 실리콘 막으로 변환시키는 것이다. 또한, 특히 변성 규소 화합물을 사용하는 경우에는 붕소원자 또는 인원자에 의해 변성된 실리콘 막을 진공 시스템에서 이온 주입하지 않고 p형 또는 n형의 실리콘 막을 형성할 수 있다.
규소 화합물을 함유하는 용액의 도포방법으로서는 스핀 피복법, 로울 피복법, 커튼 피복법, 침지 피복법, 스프레이법, 잉크 제트법 등의 방법을 사용할 수 있다. 도포는 일반적으로는 실온 이상의 온도에서 실시된다. 실온 이하의 온도에서는 규소 화합물의 용해성이 저하되어 일부 석출하는 경우가 있다. 또한, 도포하는 경우의 대기는 질소, 헬륨, 아르곤 등의 불활성 기체 중에서 실시하는 것이 바람직하다. 또한, 필요에 따라, 수소 등의 환원성 기체를 혼입한 것이 바람직하다. 스핀 피복법을 사용하는 경우의 스피너의 회전수는 형성되는 박막의 두께, 도포 용액 조성에 따라 결정되지만, 일반적으로는 100 내지 5000rpm, 바람직하게는 300 내지 3000rpm이 사용된다. 도포한 후에는 용매를 제거하기 위해 가열 처리를 실시한다. 가열하는 온도는 사용하는 용매의 종류, 비점(증기압)에 따라 상이하지만, 통상적으로 100 내지 200℃이다. 대기는 상기한 도포공정과 동일한 질소, 헬륨, 아르곤 등의 불활성 기체 속에서 실시하는 것이 바람직하다.
본 발명에서는 규소 화합물을 열 및/또는 광처리하여 실리콘 막으로 변환시킨다. 본 발명에서 수득되는 실리콘 막은 무정형상 또는 다결정상이지만, 열처리의 경우에는, 일반적으로 도달 온도가 약 550℃ 이하인 온도에서는 무정형상, 그 이상의 온도에서는 다결정상의 실리콘 막이 수득된다. 무정형상의 실리콘 막을 수득하고자 하는 경우에는, 바람직하게는 300 내지 550℃, 보다 바람직하게는 350 내지 500℃에서 열처리가 이루어진다. 도달 온도가 300℃ 미만인 경우에는, 규소 화합물의 열분해가 충분하게 진행되지 않으며, 충분한 두께의 실리콘 막을 형성할 수 없는 경우가 있다. 열처리를 실시하는 경우의 대기는 질소, 헬륨, 아르곤 등의 불활성 기체 또는 수소 등의 환원성 기체를 혼입한 것이 바람직하다. 다결정상의 실리콘 막을 수득하고자 하는 경우에는, 위에서 수득한 무정형상 실리콘 막에 레이저를 조사하여 다결정 실리콘 막으로 변환시킬 수 있다. 레이저를 조사하는 경우의 대기는 질소, 헬륨, 아르곤 등의, 불활성 기체 또는 이들 불활성 기체에 수소 등의 환원성 기체를 혼입한 것 등의, 산소를 함유하지 않은 대기로 하는 것이 바람직하다.
한편, 광처리에 관해서는 규소 화합물 용액의 도포막에 대하여 이의 용매를 제거하기 전 및/또는 용매를 제거한 후에 불활성 기체 대기 중에서 실시할 수 있다. 용매에 가용성인 규소 화합물은 당해 광처리에 의한 반응에 의해 용매 불용성의 강인한 도막으로 변화할 뿐만 아니라, 광처리 후 또는 이와 동시에 열처리를 실시함으로써 광학적 전기 특성이 우수한 실리콘 막으로 변환된다.
본 발명에 있어서, 규소 화합물을 실리콘 막으로 변환시킬 때에 광처리에 사용하는 광원으로서는 저압 또는 고압의 수은 램프, 중수소 램프 또는 아르곤, 크립톤, 크세논 등의 희소 기체의 방전광 이외에, YAG 레이저, 아르곤 레이저, 탄산 기체 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, AFCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력이 10 내지 5000W인 것이 사용되지만, 통상적으로 100 내지 1000W로도 충분하다. 이들 광원의 파장은 규소 화합물이 다소라도 흡수하는 것이라면 특별히 한정되지 않지만, 통상적으로 170 내지 600nm이며, 특히 흡수 효율의 점에서 170 내지 380nm가 특히 바람직하다. 또한, 다결정 실리콘 막으로의 변환 효율의 점에서 레이저 광을 사용하는 것이 특히 바람직하다. 이들 광처리시의 온도는 통상적으로 실온 내지 500℃이고, 수득되는 실리콘 막의 반도체 특성에 따라 적절하게 선택할 수 있다.
본 발명의 규소 화합물 용액의 농도는 1 내지 80중량% 정도이며, 목적하는 실리콘 막 두께에 따라 제조할 수 있다. 80%를 초과하면 석출되기 쉬워서 균일한 도포막이 수득되지 않는다. 이러한 용액은 목적하는 기능을 손상하지 않는 범위에서 필요에 따라 불소계, 실리콘계, 비이온계 등의 표면장력 조절재를 미량 첨가할 수 있다. 이러한 비이온계 표면장력 조절재는 용액의 도포 대상물에 대한 습윤성을 양호하게 하고, 도포된 막의 균질성을 개량하여 도포막이 오톨도톨해지거나 표면이 귤 껍질과 같이 되는 것을 방지하는 데 유용하다.
이러한 비이온성 계면활성제로서는 플루오로화알킬 그룹 또는 퍼플루오로알킬 그룹을 갖는 불소계 계면활성제 또는 옥시알킬 그룹을 갖는 폴리에테르알킬계 계면활성제를 들 수 있다. 불소계 계면활성제로서는 C9F19CONHC12H25, C8F17SO2NH-(C2H40)6H, C9F170(플루로닉 L-35)C9F17, C9F170(플루로닉 P-84)C9F17, C9F70(테트로닉-704)(C9F17)2등을 들 수 있다[여기서, 플루로닉 L-35: 아사히덴카고교(주) 제품, 폴리옥시프로필렌-폴리옥실에틸렌 블록 공중합체, 평균 분자량 1,900; 플로닉 P-84: 아사히덴카고교(주) 제품, 폴리옥시프로필렌-폴리옥실에틸렌 블록 공중합체, 평균 분자량 4,200; 테트로닉-704: 아사히덴카고교(주) 제품, N, N, N', N'-테트라키스(폴리옥시프로필렌-폴리옥시에틸렌 블록 공중합체), 평균 분자량 5,000].
이들 불소계 계면활성제의 구체적인 예로서는 에프톱 EF301, 에프톱 EF303, 에프톱 EF352[신아키다가세이(주) 제품], 메가팍 F171, 메가팍 F173[다이닛폰잉크(주) 제품], 아사히가드 AG710[아사히글래스(주) 제품], 플로라이드 FC-170C, 플로라이드 FC430, 플로라이드 FC431[스미토모쓰리엠(주) 제품], 사프론 S-382, 사프론 SC101, 사프론 SC102, 사프론 SC103, 사프론 SC104, 사프론 SC105, 사프론 SC106[아사히글래스(주) 제품], BM-1000, BM-1100[비.엠-케미(B. M-Chemie) 제품], 슈세고-플루오르(Schsego-Fluor)[슈베크만(Schwegmann) 제품] 등을 들 수 있다.
또한, 폴리에테르알킬계 계면활성제로서는 폴리옥시에틸렌 알킬 에테르, 폴리옥시에틸렌 아릴 에테르, 폴리옥시에틸렌 알킬 페놀 에테르, 폴리옥시에틸렌 지방산 에스테르, 소르비탄 지방산 에스테르, 폴리옥시에틸렌 소르비탄 지방산 에스테르, 옥시에틸렌 옥시프로필렌 블록 중합체 등을 들 수 있다.
이들 폴리에테르알킬계 계면활성제의 구체적인 예로서는 에멀겐 105, 에멀겐 430, 에멀겐 810, 에멀겐 920, 레오돌 SP-40S, 레오돌 TW-L120, 에마놀 3199, 에마놀 4110, 엑셀 P-40S, 브릿지 30, 브릿지 52, 브릿지 72, 브릿지 92, 아랏셀 20, 에마졸 320, 트윈 20, 트윈 60, 머지 45[모두 (주)카오 제품], 노니볼 55[산요가세이(주) 제품] 등을 들 수 있다. 상기 이외의 비이온성 계면활성제로서는, 예를 들면, 폴리옥시에틸렌 지방산 에스테르, 폴리옥시에틸렌 소르비탄 지방산 에스테르, 폴리알킬렌옥사이드 블록 공중합체 등이 있으며, 구체적으로는 케미스타트 2500[산요가세이고교(주) 제품], SN-EX 9228[산노푸코(주) 제품], 노날 530[도호가가쿠고교(주) 제품] 등을 들 수 있다. 이러한 비이온성 계면활성제의 사용량은, (a)+(b) 성분 100중량부에 대하여, 바람직하게는 0.01 내지 10중량부, 특히 바람직하게는 0.1 내지 5중량부이다. 0.01중량부 미만에서는 비이온성 계면활성제의 효과를 발휘할 수 없으며, 한편, 10중량부를 초과하면 수득되는 조성물이 발포되기 쉬워지는 동시에, 열변색을 일으키는 경우가 있어서 바람직하지 않다.
이렇게 하여 제조한 규소 화합물 용액의 점도 범위는 통상적으로 1 내지 100mPa·s이고, 도포장치나 목적하는 도포막 두께에 따라 적절하게 선택할 수 있다. 100mPa·s를 초과하면 균일한 도포막을 수득하기가 곤란해진다.
사용하는 기판에 관해서는 특별히 한정되지 않지만, 통상적인 석영, 붕규산 유리, 소다 유리 이외에 ITO 등의 투명 전극, 금, 은, 구리, 니켈, 티탄, 알루미늄, 텅스텐 등의 금속 기판, 또한 이들 금속을 표면에 갖는 유리, 플라스틱 기판 등을 사용할 수 있다.
이하에서 본 발명을 다음의 실시예에 따라 상세하게 설명하며, 본 발명은 이들 실시예로 한정되지 않는다.
실시예 1
1,1'-비스(사이클로헥사실란) 2g을 톨루엔 10g에 용해시켜 도포 용액을 제조한다. 이 용액의 점도는 8mPa·s이다. 이 용액을 아르곤 대기하에서 석영 기판 위에 스핀 피복하고, 150℃에서 건조시킨 다음, 아르곤 속에서 450℃에서 열분해를 실시한 바, 막 두께가 65nm인 금속 실리콘 막이 수득된다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자만이 검출되었다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 이러한 무정형상의 실리콘 막을 수소 3% 함유 아르곤 속에서 추가로 800℃까지 가열한 바, 520cm-1에서 예리한 피크가 관찰되고, 해석한 결과, 결정화율이 50%인 다결정 실리콘 막이었다.
실시예 2
실시예 1에서 사용한 용매인 톨루엔을 테트라하이드로나프탈렌 10g으로 교체하는 이외에는, 실시예 1과 동일하게 하여, 막 두께가 65nm인 금속 실리콘 막을 수득한다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자만이 검출되었다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 또한, 이러한 무정형상의 실리콘 막에 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 320mJ/cm2로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 70%인 다결정 실리콘이었다.
실시예 3
1, 1'-비스(사이클로펜타실란) 3g을 톨루엔 3g, 크실렌 3g 및 테트라하이드로나프탈렌 3g의 혼합 용매에 용해시켜 도포 용액을 제조한다. 이 용액의 점도는 15mPa·s이다. 이 용액을 아르곤 대기하에서 석영 기판 위에 스핀 피복하고, 200℃에서 건조시킨 다음, 수소 3% 함유 아르곤 대기 속에서 300℃로 가열하면서 500W의 고압 수은 램프로 30분 동안 자외선을 조사한 바, 막 두께가 90nm인 금속 실리콘 막이 수득된다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자만이 검출되었다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 추가로, 당해 무정형상의 실리콘 막을 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 400mJ/cm2로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 70%인 다결정 실리콘이었다.
실시예 4
실릴사이클로펜타실란 2g을 톨루엔 10g에 용해시켜 도포 용액을 제조한다. 이 용액의 점도는 7mPa·s이다. 이러한 용액을 아르곤 대기하에서 석영 기판 위에 스핀 피복하고, 150℃에서 건조시킨 다음, 수소 3% 함유 아르곤 속에서 450℃에서 열분해를 실시한 바, 막 두께가 65nm인 금속 실리콘 막이 수득된다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자만이 검출되었다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 추가로, 당해 무정형상의 실리콘 막을 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 320mJ/cm2으로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 80%인 다결정 실리콘이었다.
실시예 5
붕소 변성 규소 화합물 1-보라헥사실라프리즈만[상기한 화합물(11)] 3g을 톨루엔 10g에 용해시켜 도포 용액을 제조한다. 이 용액의 점도는 6mPa·s이다. 당해 용액을 아르곤 대기하에서 석영 기판 위에 스핀 피복하고, 150℃에서 건조시킨 다음, 수소 3% 함유 아르곤 속에서 500℃에서 열분해를 실시한 바, 막 두께가 65nm인 금속 실리콘 막이 수득된다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자와 붕소원자만이 검출되고 이의 비는 5:1이었다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 무정형상의 변성 실리콘 막을 수소 3% 함유 아르곤 속에서 추가로 800℃까지 가열한 바, 라만 스펙트럼에서 520cm-1에 예리한 피크가 관찰되며, 해석한 결과, 결정화율이 50%인 다결정 변성 실리콘 막이었다.
실시예 6
붕소 변성 규소 화합물 1-보라사이클로헥사실란[상기한 화합물(7)] 1g과 사이클로헥사실란 10g을 테트라하이드로나프탈렌 30g에 용해시켜 도포 용액을 제조한다. 이의 점도는 8.5mPa·s이다. 이를 아르곤 대기 속에서 금을 증착시킨 석영 기판 위에 침지 피복하고, 200℃에서 건조시킨 바, 양호한 막이 형성된다. 당해 기판을 실시예 4와 동일하게 열처리함으로써 실리콘 막으로 변환시킬 수 있다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자와 붕소원자만이 검출되고 이의 비는 60:1이었다. 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 추가로, 당해 무정형상의 변성 실리콘 막을 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 350mJ/cm2으로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 80%인 다결정 실리콘이었다.
실시예 7
인 변성 규소 화합물 1-포스포헥사실라프리즈만 1g과 사이클로펜타실란 10g을 톨루엔 25g에 용해시켜 도포 용액을 제조한다. 이의 점도는 8.5mPa·s이다. 이를 아르곤 대기 속에서 금 증착한 석영 기판 위에 스핀 피복하고, 150℃에서 건조시킨 바, 양호한 막이 형성된다. 당해 기판을 실시예 4와 동일하게 열처리함으로써 실리콘 막으로 변환시킬 수 있다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자와 인원자만이 검출되고 이의 비는 50:1이었다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 추가로, 당해 무정형상의 변성 실리콘 막을 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 350mJ/cm2으로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 75%인 다결정 실리콘이었다.
실시예 8
인 변성 규소 화합물 1-포스포사이클로펜타실란 1g을 톨루엔 3g, 크실렌 3g 및 테트라하이드로나프탈렌 3g의 혼합 용매에 용해시켜 도포 용액을 제조한다. 이 용액의 점도는 11mPa·s이다. 당해 용액을 아르곤 대기하에서 석영 기판 위에 스핀 피복하고, 200℃에서 건조시킨 다음, 수소 3% 함유 아르곤 속에서 300℃로 가열하면서 500W의 고압 수은 램프로 30분 동안 자외선을 조사한 바, 막 두께가 35nm인 금속 실리콘 막이 수득된다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자와 인원자만이 검출되고 다른 원자는 관찰되지 않았다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 추가로, 당해 무정형상의 변성 실리콘 막을 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 300mJ/cm2으로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 75%인 다결정 실리콘이었다.
실시예 9
헥사실라프리즈만[화합물(1)] 2g을 톨루엔 10g에 용해시켜 도포 용액을 제조한다. 이 용액의 점도는 10mPa·s이다. 당해 용액을 3% 수소 함유 아르곤 대기하에서 석영 기판 위에 스핀 피복하고, 기판 온도는 실온 그대로 하여 500W의 고압 수은 램프로 자외선을 5분 동안 조사한다. 그 결과, 형성된 막은 폴리하이드로실란의 막이다. 이어서, 당해 막을 계속해서 수소 3% 함유 아르곤 속에서 500℃에서 가열하여 열분해를 실시한 바, 막 두께가 60nm인 금속 실리콘 막이 수득된다. 당해 실리콘 막을 ESCA로 표면 조성을 분석한 바, 규소원자만이 검출되고 다른 원자는 관찰되지 않았다. 추가로, 당해 실리콘 막을 라만 스펙트럼으로 결정 상태를 측정한 바, 100% 무정형 상태였다. 추가로, 당해 무정형상의 실리콘 막을 아르곤 대기 속에서 파장 308nm의 엑시머 레이저를 에너지 밀도 300mJ/cm2으로 조사하고 다시 라만 스펙트럼을 측정한 바, 결정화율이 85%인 다결정 실리콘이었다.
실시예 10
실시예 9와 동일한 공정으로 무정형상의 실리콘 막을 형성시킨다. 그 후, 당해 실리콘 막에 파장과 에너지 밀도는 실시예 9와 동일한 조건인 엑시머 레이저를 대기 중에서 조사한 다음, 라만 스펙트럼을 측정한 결과, 결정화율이 60%인 다결정 실리콘이었다.
이상, 상세하게 설명한 바와 같이, 본 발명에 따르면, 종래의 실리콘 막 형성방법과는 상이한 신규한 피복 공정으로 실리콘 막을 형성하므로, 종래의 CVD처럼 기상에서의 퇴적이나 진공에서의 이온 주입법이 아닌, 액상 재료를 도포한 다음, 열 및/또는 빛의 에너지로 전자 재료로서의 실리콘 막 및 도프 실리콘 막으로 변환시키는 방법으로서 우수하다.
본 발명은 LSI, 박막 트랜지스터 및 감광체 용도로의 실리콘 막의 형성법에 관한 것이다.
본 발명에서는, 종래의 CVD법과는 상이하고, 실리콘 막 형성시에 분말의 발생을 방지할 수 있으며, 대규모의 진공 공정을 사용하지 않으므로, 고가의 장치를 필요로 하지 않을 뿐만 아니라, 면적이 큰 기판 위에서도 용이하게 막 형성할 수 있으며, 실리콘 막 및 도핑된 p형 및 n형 실리콘 막을 갖는 LSI, 박막 트랜지스터, 광전 변환장치 및 감광체 등의 반도체 장치를 에너지 절약 공정으로 제조하는 것이 가능해진다.

Claims (13)

  1. 화학식 SinXm의 환계(여기서, n은 5 이상의 정수이고, m은 n, 2n-2 또는 2n의 정수이며, X는 수소원자, 할로겐 원자 또는 이들 둘 다이다)를 갖는 규소 화합물을 함유하는 용액을 기판 위에 도포함을 특징으로 하는, 실리콘 막의 형성방법.
  2. 화학식 SiaXbYc의 규소 화합물(여기서, X는 수소원자, 할로겐 원자 또는 이들 둘 다이고, Y는 붕소원자 또는 인원자이고, a는 3 이상의 정수이고, b는 a 이상 2a+c+2 이하의 정수이며, c는 1 이상 a 이하의 정수이다)을 함유하는 용액을 기판 위에 도포함을 특징으로 하는, 실리콘 막의 형성방법.
  3. 화학식 SinXm의 환계(여기서, n은 5 이상의 정수이고, m은 n, 2n-2 또는 2n의 정수이며, X는 수소원자, 할로겐 원자 또는 이들 둘 다이다)를 갖는 규소 화합물과 화학식 SiaXbYc의 규소 화합물(여기서, X는 수소원자 및/또는 할로겐 원자이고, Y는 붕소원자 또는 인원자이고, a는 3 이상의 정수이고, b는 a 이상 2a+c+2 이하의 정수이며, c는 1 이상 a 이하의 정수이다)을 함유하는 용액을 기판 위에 도포함을 특징으로 하는, 실리콘 막의 형성방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 규소 화합물에서 n이 5 이상20 이하임을 특징으로 하는, 실리콘 막의 형성방법.
  5. 제3항에 있어서, 규소 화합물에서 a+c가 5 이상 20 이하임을 특징으로 하는, 실리콘 막의 형성방법.
  6. 제1항 내지 제3항 중의 어느 한 항에 있어서, 규소 화합물을 함유하는 용액의 용질 농도가 1 내지 80중량%임을 특징으로 하는, 실리콘 막의 형성방법.
  7. 제1항 내지 제3항 중의 어느 한 항에 있어서, 규소 화합물을 함유하는 용액의 점도가 1 내지 100mPa·s임을 특징으로 하는, 실리콘 막의 형성방법.
  8. 제1항 내지 제3항 중의 어느 한 항에 있어서, 규소 화합물이, 증기압이 0.001 내지 200mmHg(실온)인 하나 이상의 용매에 용해되어 있음을 특징으로 하는, 실리콘 막의 형성방법.
  9. 제8항에 있어서, 용매가 탄화수소계 용매임을 특징으로 하는, 실리콘 막의 형성방법.
  10. 제1항 내지 제3항 중의 어느 한 항에 있어서, 규소 화합물을 함유하는 용액을 도포하고 용매를 제거하는 건조공정과 당해 도포막 내에서 열분해, 광분해, 또는 열분해 및 광분해시키는 공정을 경유함을 특징으로 하는, 실리콘 막의 형성방법.
  11. 제10항에 있어서, 광분해가, 파장이 170nm 이상 380nm 이하인 빛에 의한 것임을 특징으로 하는, 실리콘 막의 형성방법.
  12. 제10항에 있어서, 레이저 조사처리(raser irradiation)로 무정형으로부터 다결정상 실리콘으로의 변환을 실시하는 공정을 추가로 포함함을 특징으로 하는, 실리콘 막의 형성방법.
  13. 제12항에 있어서, 레이저 조사처리가 산소를 함유하지 않는 대기하에서 실시됨을 특징으로 하는, 실리콘 막의 형성방법.
KR10-2000-7013554A 1999-03-30 2000-03-29 실리콘 막의 형성방법 KR100436319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9031299 1999-03-30
JP99-090312 1999-03-30

Publications (2)

Publication Number Publication Date
KR20010043958A KR20010043958A (ko) 2001-05-25
KR100436319B1 true KR100436319B1 (ko) 2004-06-18

Family

ID=13995025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013554A KR100436319B1 (ko) 1999-03-30 2000-03-29 실리콘 막의 형성방법

Country Status (8)

Country Link
US (1) US6541354B1 (ko)
EP (2) EP1715509B1 (ko)
JP (1) JP3926987B2 (ko)
KR (1) KR100436319B1 (ko)
CN (1) CN1199241C (ko)
DE (1) DE60039744D1 (ko)
TW (1) TW465131B (ko)
WO (1) WO2000059015A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010052441A (ko) * 1999-03-30 2001-06-25 마쯔모또 에이찌 코팅 조성물
KR100562815B1 (ko) * 2000-03-13 2006-03-23 제이에스알 가부시끼가이샤 실리콘막 형성용 용액 조성물 및 실리콘막의 형성 방법
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP3745959B2 (ja) * 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
JP2003055556A (ja) * 2001-08-14 2003-02-26 Jsr Corp シリコン膜またはシリコン酸化膜の形成方法およびそのための組成物
US7067069B2 (en) * 2001-08-14 2006-06-27 Jsr Corporation Silane composition, silicon film forming method and solar cell production method
US7118943B2 (en) 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
JP4042098B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
JP2003313299A (ja) * 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
WO2004019393A1 (ja) * 2002-08-23 2004-03-04 Jsr Corporation シリコン膜形成用組成物およびシリコン膜の形成方法
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
JP4258646B2 (ja) * 2003-06-13 2009-04-30 Ｊｓｒ株式会社 シラン重合体およびシリコン膜の形成方法
US7879696B2 (en) 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US7498015B1 (en) 2004-02-27 2009-03-03 Kovio, Inc. Method of making silane compositions
US7757631B2 (en) * 2004-05-26 2010-07-20 Hewlett-Packard Development Company, L.P. Apparatus for forming a circuit
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US8211396B1 (en) 2004-09-24 2012-07-03 Kovio, Inc. Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
KR100652427B1 (ko) * 2005-08-22 2006-12-01 삼성전자주식회사 Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
US7902063B2 (en) * 2005-10-11 2011-03-08 Intermolecular, Inc. Methods for discretized formation of masking and capping layers on a substrate
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
WO2008045327A2 (en) 2006-10-06 2008-04-17 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
EP2087529A2 (en) * 2006-11-15 2009-08-12 Innovalight, Inc. A method of fabricating a densified nanoparticle thin film with a set of occluded pores
WO2009026126A2 (en) * 2007-08-17 2009-02-26 Ndsu Research Foundation Convergent-divergent-convergent nozzle focusing of aerosol particles for micron-scale direct writing
US8460983B1 (en) 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
JP2008143782A (ja) * 2008-02-08 2008-06-26 Jsr Corp 太陽電池の製造方法
JP2009200419A (ja) * 2008-02-25 2009-09-03 Seiko Epson Corp 太陽電池の製造方法
US8968820B2 (en) * 2008-04-25 2015-03-03 Nanotek Instruments, Inc. Process for producing hybrid nano-filament electrodes for lithium batteries
US20090283766A1 (en) * 2008-05-19 2009-11-19 Silexos, Inc. Methods for increasing film thickness during the deposition of silicon films using liquid silane materials
WO2009148878A2 (en) * 2008-05-29 2009-12-10 Ndsu Research Foundation Method of forming functionalized silanes
EP2366271B1 (en) 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
KR101648867B1 (ko) 2009-06-02 2016-08-17 삼성전자주식회사 실리콘 용액 프로세스를 이용한 실리콘막 제조 방법
DE102009053806A1 (de) 2009-11-18 2011-05-19 Evonik Degussa Gmbh Verfahren zur Herstellung von Siliciumschichten
US8624049B2 (en) * 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
JP5697692B2 (ja) 2010-01-28 2015-04-08 エヌディーエスユー リサーチ ファウンデーション シクロヘキサシラン化合物を生成する方法
DE102010030696A1 (de) * 2010-06-30 2012-01-05 Evonik Degussa Gmbh Modifizierung von Siliciumschichten aus Silan-haltigen Formulierungen
DE102010040231A1 (de) * 2010-09-03 2012-03-08 Evonik Degussa Gmbh p-Dotierte Siliciumschichten
JP6118031B2 (ja) * 2012-03-15 2017-04-19 株式会社東芝 不純物分析装置及び方法
NL2010713C2 (en) 2013-04-26 2014-10-29 Univ Delft Tech Method of forming silicon on a substrate.
DE102013010099B4 (de) * 2013-06-18 2015-07-09 Evonik Industries Ag Verfahren zur Herstellung strukturierter Beschichtungen, mit dem Verfahren hergestellte strukturierte Beschichtungen und ihre Verwendung
NL2013288B1 (en) 2014-07-31 2016-09-21 Univ Delft Tech Low-temperature formation of silicon and silicon oxide structures.
WO2016068713A1 (en) 2014-10-30 2016-05-06 Technische Universiteit Delft Low-temperature formation of thin-film structures
JP6451340B2 (ja) * 2015-01-22 2019-01-16 株式会社豊田中央研究所 複合体及びその製造方法
US10763103B2 (en) * 2015-03-31 2020-09-01 Versum Materials Us, Llc Boron-containing compounds, compositions, and methods for the deposition of a boron containing films
DE102015225289A1 (de) 2015-12-15 2017-06-22 Evonik Degussa Gmbh Dotierte Zusammensetzungen, Verfahren zu ihrer Herstellung und ihre Verwendung
JP2020083728A (ja) * 2018-11-29 2020-06-04 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ ブロックコポリマーを含んでなるアモルファスシリコン形成組成物、およびそれを用いたアモルファスシリコン膜の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218828A (ja) * 1984-04-16 1985-11-01 Canon Inc 堆積膜形成方法
JPS60218837A (ja) * 1984-04-16 1985-11-01 Canon Inc 堆積膜形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3490961A (en) * 1966-12-21 1970-01-20 Sprague Electric Co Method of producing silicon body
GB2077710B (en) 1980-06-11 1983-10-12 Nat Res Dev Synthesising a polysilane
JPS6026664A (ja) * 1983-07-22 1985-02-09 Canon Inc アモルフアスシリコン堆積膜形成法
US4683146A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Process for producing deposition films
US4695331A (en) * 1985-05-06 1987-09-22 Chronar Corporation Hetero-augmentation of semiconductor materials
JPS6429661A (en) 1987-07-24 1989-01-31 Mikuni Kogyo Kk Air-fuel mixture feeder
JPH03102324A (ja) * 1989-09-18 1991-04-26 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH05144741A (ja) 1991-11-21 1993-06-11 Showa Denko Kk アモルフアスシリコン膜の形成方法
JPH06191821A (ja) 1992-12-22 1994-07-12 Showa Denko Kk シリコン膜形成用の高次シラン含有溶液
JP3517934B2 (ja) * 1994-03-24 2004-04-12 昭和電工株式会社 シリコン膜の形成方法
JP3025408B2 (ja) 1994-06-20 2000-03-27 シャープ株式会社 半導体素子の製造方法
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
JPH09237927A (ja) 1995-12-26 1997-09-09 Toshiba Corp 半導体薄膜形成方法および太陽電池の製造方法
JP3887851B2 (ja) * 1996-10-04 2007-02-28 昭和電工株式会社 シリカ被膜形成用組成物及びシリカ被膜の形成方法
JP3408399B2 (ja) 1997-05-23 2003-05-19 シャープ株式会社 シリコン膜の形成方法
JP2000007317A (ja) * 1998-06-19 2000-01-11 Sharp Corp シリコン膜の形成方法
JP2000012465A (ja) * 1998-06-22 2000-01-14 Sharp Corp シリコン膜の形成方法及び太陽電池の製造方法
JP2000031066A (ja) * 1998-07-10 2000-01-28 Sharp Corp シリコン膜の形成方法及び太陽電池の製造方法
US6274648B1 (en) * 1998-10-15 2001-08-14 Shin-Etsu Chemical Co., Ltd. Hollow filler-containing silicone rubber composition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218828A (ja) * 1984-04-16 1985-11-01 Canon Inc 堆積膜形成方法
JPS60218837A (ja) * 1984-04-16 1985-11-01 Canon Inc 堆積膜形成方法

Also Published As

Publication number Publication date
EP1715509A2 (en) 2006-10-25
CN1297577A (zh) 2001-05-30
EP1085560B8 (en) 2009-03-04
EP1715509A3 (en) 2007-09-26
EP1085560B1 (en) 2008-08-06
WO2000059015A1 (fr) 2000-10-05
DE60039744D1 (de) 2008-09-18
EP1085560A4 (en) 2005-07-27
EP1085560A1 (en) 2001-03-21
EP1715509B1 (en) 2011-08-24
US6541354B1 (en) 2003-04-01
CN1199241C (zh) 2005-04-27
KR20010043958A (ko) 2001-05-25
JP3926987B2 (ja) 2007-06-06
TW465131B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
KR100436319B1 (ko) 실리콘 막의 형성방법
EP1087428B1 (en) Method for forming a silicon film and ink composition for inkjet printer
JP3981528B2 (ja) 太陽電池の製造方法
JP4042327B2 (ja) 薄膜トランジスタの製造方法
US6527847B1 (en) Coating composition
TWI272274B (en) High order silane composition, and method of forming silicon film using the composition
KR100627203B1 (ko) 실란 조성물, 실리콘막의 형성법 및 태양 전지의 제조법
JP3865106B2 (ja) シリコン膜パターンの形成方法
JP2003171556A (ja) シリコン膜の形成方法およびそのための組成物
JP4462394B2 (ja) シリコン膜のパターン形成方法
JP4419357B2 (ja) シラン組成物及びそれを用いた太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee