TWI515803B - 矽化鉭內的摻雜鋁 - Google Patents

矽化鉭內的摻雜鋁 Download PDF

Info

Publication number
TWI515803B
TWI515803B TW101141564A TW101141564A TWI515803B TW I515803 B TWI515803 B TW I515803B TW 101141564 A TW101141564 A TW 101141564A TW 101141564 A TW101141564 A TW 101141564A TW I515803 B TWI515803 B TW I515803B
Authority
TW
Taiwan
Prior art keywords
film
tasi
aluminum
substrate
gas
Prior art date
Application number
TW101141564A
Other languages
English (en)
Other versions
TW201330113A (zh
Inventor
呂新亮
甘古利沙謝德利
陳世忠
諾里阿提夫
瑪哈賈尼梅翠伊
張鎂
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201330113A publication Critical patent/TW201330113A/zh
Application granted granted Critical
Publication of TWI515803B publication Critical patent/TWI515803B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

矽化鉭內的摻雜鋁
本發明大體係關於一種在半導體裝置內形成金屬閘極的方法。更特定言之，所揭示的方法係關於一種將N型金屬膜(諸如TaSix)沉積至閘極絕緣基板上的方法。
積體電路技術持續快速發展，諸多電路技術利用半導體製造製程來實現。各式各樣的導電材料可用於在半導體積體電路之閘極內實現各層。
如該技術內所熟知，氧化矽膜已在金氧半導體場效電晶體(metal oxide semiconductor field effect transistor；MOSFET)中主要用作閘極絕緣膜之材料，且多晶矽膜已用作閘極之材料。然而，由於半導體裝置之積體度愈來愈高，故需要減小閘極之線寬及閘極絕緣膜之厚度。在氧化矽膜被用作閘極絕緣膜之材料的情況下，若該閘極絕緣膜之厚度過薄，則絕緣特性不穩定，這是因為經由閘極絕緣膜的直接穿隧所造成的漏電流變大所致。近來已嘗試使用高介電常數材料作為閘極絕緣膜之材料，該高介電常數材料具有較氧化矽膜相對更高之介電常數。又，為將多晶矽閘極空乏效應減至最小，已嘗試使用金屬閘極代替多晶矽閘極。
諸如TaSix之N型金屬膜看起來可用作N型金屬。然 而，在一些應用中，可能需要比經沉積純TaSix膜之工作函數更低之工作函數。因此，需要提供調整TaSix膜之工作函數以較佳地適應NMOS應用的方法。
本發明之一態樣係關於一種用鋁摻雜TaSix膜之方法。以下列出不同的實施例。應理解，下列實施例不僅可如下文所列來組合，亦可根據本發明之範疇以其他適當的組合方式來組合。在一實施例中，該方法包含用含鋁化合物浸泡TaSix膜。
實施例二係關於實施例1之改型，其中含鋁化合物包含三叔丁基鋁(tritertiarybutylaluminum)或二甲基乙基胺鋁烷(dimethylethylaminealane)。
實施例三係關於實施例一或實施例二之改型，其中用含鋁化合物浸泡TaSix膜之步驟包含：將TaSix膜暴露至含鋁前驅物之流。
實施例四係關於實施例1至實施例3中之任一實施例之改型，其中鋁沉積至TaSix膜上。
實施例五係關於實施例1至實施例4中之任一實施例之改型，其中經沉積之鋁擴散遍及TaSix膜。
實施例六係關於實施例1至實施例5中之任一實施例之改型，其中TaSix膜具有約20埃至約60埃之厚度。
實施例七係關於實施例1至實施例6中之任一實施例之改型，其中TaSix膜具有約50℃至約450℃之溫度。
實施例八係關於沉積鋁摻雜的TaSix膜之方法，該方法包含以下步驟：沉積TaSix膜；以及用含鋁化合物浸泡TaSix膜。
實施例九係關於實施例八之改型，該實施例進一步包含以下步驟：重複TaSix膜之沉積及重複用含鋁化合物浸泡TaSix膜。
實施例十係關於實施例八或實施例九之改型，其中每一TaSix膜具有約5埃至約20埃之厚度。
實施例11係關於實施例8至實施例10中之任一實施例之改型，其中基板表面具有約50℃至約450℃之溫度。
實施例12係關於實施例8至實施例11中之任一實施例之改型，其中含鋁化合物包含三叔丁基鋁或二甲基乙基胺鋁烷。
實施例13係關於實施例8至實施例12中之任一實施例之改型，其中用含鋁化合物浸泡TaSix膜之步驟包含以下步驟：將TaSix膜暴露至鋁烷前驅物之流。
實施例14係關於實施例8至實施例13中之任一實施例之改型，其中鋁沉積至TaSix膜上。
實施例15係關於一種沉積鋁摻雜之TaSix膜之方法，方法包含以下步驟：將基板表面暴露至包含TaCl5之第一反應性氣體以在基板表面處提供TaCl5；將具有TaCl5之基板表面暴露至含鋁化合物之第二反應性氣體以在基板表面處提供鉭及鋁；將基板表面暴露至包含TaCl5之第三反應性氣體；及將具有TaCl5之基板表面暴露至矽 烷以在基板表面處提供鉭及矽。
實施例16係關於實施例15之改型，其中該含鋁化合物包含烷基鋁化合物。
實施例17係關於實施例15或實施例16之改型，其中該烷基鋁化合物為三乙基鋁。
實施例18係關於實施例15至實施例17中之任一實施例之改型，其中將基板實質上同時暴露至第二反應性氣體及矽烷。
實施例19係關於實施例15至實施例18中之任一實施例之改型，其中經沉積之膜具有約20埃至60埃之厚度。
實施例20係關於實施例15至實施例19中之任一實施例之改型，其中基板表面具有約50℃至約450℃之溫度。
在描述本發明之若干示例性實施例之前，應理解，本發明不限於以下描述中所闡述之構造或製程步驟之細節。本發明能夠為其他實施例且能夠以各種方式實踐或實施。
工作函數為將電子自固體移除至緊靠固體表面外部之一點所需之最低能量(或將電子自費米能階移至真空中所需之能量)(通常以電子伏特計)。通常，N型金屬之工作函數一般小於4.5 eV。純TaSix膜往往展現約4.4 eV至約4.6 eV之工作函數值。儘管適合於一些NMOS應用 中，但在某些情形下可能需要更低之工作函數。TaSix膜之工作函數可藉由用鋁摻雜該TaSix膜來調整。將鋁用於摻雜該膜時，有可能符合能帶邊緣工作函數。因此，本發明之若干實施例係關於一種提供用鋁摻雜之TaSix膜的方法。本文中所述之某些實施例特定言之係關於將鋁摻雜至已沉積之TaSix膜中。此外，本發明之某些其他實施例係關於TaSix膜在用鋁摻雜時之沉積。根據本發明之一或更多實施例沉積之膜在互補金氧半導體(complementary metal oxide semiconductor；CMOS)整合中適合用作NMOS工作函數金屬。
因此，本發明之一態樣係關於一種用鋁摻雜TaSix膜之方法。方法包含以下步驟：用含鋁化合物浸泡TaSix膜。在與此態樣相關的實施例中，已沉積該TaSix膜，而該浸泡製程用於將鋁摻雜至該已有的TaSix膜中。
本發明之部分實施例係關於一種含鋁化合物。在特定實施例中，該含鋁化合物包含鋁烷型化合物。因此，在更具體實施例中，該含鋁化合物包含三叔丁基鋁(tritertiarybutylaluminum；TTBA)或二甲基乙基胺鋁烷(dimethylethylaminealane；DMEAA)。
如本文使用之「浸泡」或「浸泡製程」意欲代表被引入處理腔室之反應區以將鋁併入基板之表面的大量特定化合物。特定的浸泡製程可包括單一化合物或兩種或兩種以上化合物之混合物/組合物。若使用兩種或兩種以上化合物，則浸泡可包含單一循環。浸泡製程大體具有約 1秒或更長之持續時間。在一或更多實施例中，將基板暴露至反應性氣體，且該氣體與該表面反應，但不沉積層。
根據本發明之特定實施例，用含鋁化合物浸泡TaSix膜包含以下步驟：將TaSix膜暴露至含鋁前驅物之流。此製程可涉及膜沉積，繼之以在不將晶圓自腔室移除的情況下流動含鋁化合物。在某些實施例中，晶圓將處於高溫下，使得含鋁化合物將分解以向經沉積之膜加入鋁。
本發明之此態樣在TaSix膜具有約20埃至約60埃之厚度之實施例中係有利的。在某些其他實施例中，將鋁加入至基板表面。在其他實施例中，鋁可擴散至膜中，尤其在較薄的膜中。若TaSix膜厚度增大，則可能難以獲得鋁均一性，因為經沉積之鋁原子必須進一步擴散。
在某些實施例中，可給予TaSix膜包含用二矽烷浸泡的後處理。此後處理可用於增加膜中矽的量。改變矽含量允許矽與鉭之比率變化。在一些實施例中，矽與鉭之比率為約2。此比率對應於TaSi2，TaSi2為TaSix之最穩定相且能夠經受諸多不同製程而無顯著改變。
本發明之另一態樣係關於一種沉積鋁摻雜的TaSix膜之方法。該方法包含以下步驟：沉積TaSix膜及用含鋁化合物浸泡該TaSix膜。在某些實施例中，該方法進一步包含以下步驟：重複TaSix膜之沉積。在其他實施例中，該方法進一步包含以下步驟：重複用含鋁化合物浸泡該TaSix膜。在另外的其他實施例中，該方法進一步 包含以下步驟：重複沉積TaSix膜及重複用含鋁化合物浸泡TaSix膜兩者。浸泡製程可與上述浸泡製程相同。因此，在某些實施例中，基板表面具有約50℃至約450℃之溫度。在其他實施例中，含鋁化合物包含三叔丁基鋁或二甲基乙基胺鋁烷。又，在特定實施例中，浸泡TaSix膜之步驟包含以下步驟：將TaSix膜暴露至鋁烷前驅物之流。
此態樣在沉積TaSix膜之薄層時尤其有用，因為該製程允許鋁隨著沉積TaSix膜而摻雜。因此，在某些實施例中，每一TaSix膜具有約5埃至約20埃之厚度。在某些實施例中，鋁沉積至該TaSix膜上。在其他實施例中，鋁擴散遍及TaSix膜。
由於TaSix膜層相對薄，故鋁原子更容易擴散遍及膜且增加膜之均一性。因此，在要求總體厚度的鋁摻雜之TaSix膜之實施例中，可重複該方法直至獲得所要厚度為止。所得的膜將較厚，但展現鋁摻雜之良好均一性。
在沉積製程期間可使用鉭前驅物及矽前驅物沉積TaSix。鉭前驅物可選自TaCl5及TaF5。該矽前驅物可選自SiH4及Si2H6。經沉積之金屬層中的「x」值取決於兩個因素。第一個因素為最終所要的工作函數。第二個因素為膜之電阻率。一般而言，x值將在約0.1至約2.5之範圍內。
在一些實施例中，沉積初始層可能是有用的。在一實施例中，初始層可具有約3埃至約15埃之厚度。在特定 實施例中，初始層為TaAlC。即使在一個沉積循環中，TaAlC亦可充當成核層。存在若干沉積TaAlC層的方式。舉例而言，可使用TaCl5及三乙基鋁(triethyl aluminum；TEA)前驅物經由原子層沉積來沉積TaAlC。因此，本發明之另一態樣係關於一種在基板表面上形成金屬層之方法，該方法包含以下步驟：將基板表面暴露至化學式為TaCl5的第一反應性氣體及三乙基鋁的第二反應性氣體，以在原子層沉積製程期間於該基板表面上形成TaAlC層。該製程然後可涉及使具有TaAlC層之該基板表面經受處理製程以移除至少部分未反應之第一反應性氣體及第二反應性氣體。然後可依需要沉積TaSix。可將基板表面順序或同時暴露至兩種前驅物氣體。此方法可進一步包含以下步驟：用SiH4浸泡該表面，且該基板可包含氧化物、TiN或TaN表面。此外，然後可使用前驅物沉積TaSix，該等前驅物選自由TaCl5、TaF5、SiH4、Si2H6及上述化合物之組合組成的群組。此製程亦可包含順序地重複原子層沉積製程及處理製程。方法可另外包含以下步驟：用SiH4浸泡基板之表面以協助TaSix膜沉積。
在另一實施例中，初始層可藉由將基板表面暴露至鋁前驅物來沉積。在特定實施例中，前驅物可為三乙基鋁(TEA)。在其他實施例中，初始層之沉積可包含用鋁前驅物且在特定實施例中用TEA浸泡基板表面。
本發明之又一態樣係關於一種沉積鋁摻雜的TaSix膜 之方法。方法包含以下步驟：將基板表面暴露至包含TaCl5之第一反應性氣體以在基板表面處提供TaCl5；將具有TaCl5之基板表面暴露至含鋁化合物之第二反應性氣體以在基板表面處提供鉭及鋁；將基板表面暴露至包含TaCl5之第三反應性氣體；以及將具有TaCl5之基板表面暴露至矽烷以在基板表面處提供鉭及矽。在特定實施例中，含鋁化合物包含烷基鋁化合物。在進一步特定實施例中，烷基鋁化合物為三乙基鋁(TEA)。
在某些實施例中，含鋁前驅物及矽烷能夠同時或實質上同時流動，此舉被稱作「共同流動」。在其他實施例中，含鋁前驅物及矽烷能夠實質上順序流動，此舉被稱作「交替流動」。在此態樣之特定實施例中，經沉積之膜具有約20埃至約60埃之厚度。在另一實施例中，基板表面具有約50℃至約450℃之溫度。
在一態樣中，使用交替流動或共同流動製程沉積膜。在此態樣之示例性實施例中，使第一化學前驅物(「A」)(例如TaCl5)脈動或流動至基板表面。通常藉由抽空泵送及/或藉由流動的惰性淨化氣體移除過量的未使用反應物及反應副產物。然後，將第二前驅物「B」(例如三乙基鋁(TEA))輸送至表面，其中該先前反應之前驅物產生交換副產物。在一些實施例中，通常利用第二淨化期移除未使用反應物及反應副產物。然後，使另一前驅物「C」(例如矽烷(SiH4))脈動或流動至該表面。此「C」前驅物亦可繼之以淨化步驟。然後可再次流動「A」、 「B」及「C」前驅物。繼續將表面交替暴露至反應物「A」、「B」及「C」，直至達成所要厚度的膜為止，該所要厚度的膜對於大部分預期應用而言會大致在5 nm至40 nm之範圍內，且更具體而言在10 nm至30 nm(100埃至300埃)之範圍內。將理解，「A」、「B」及「C」及淨化氣體能夠同時流動，且基板及/或氣流噴嘴能夠擺動，以使得基板表面依需要順序暴露至淨化氣體、「A」、「B」及「C」氣體。
前驅物及/或反應物可為氣體、電漿、蒸汽或適用於汽相沉積製程之其他物質狀態。在淨化期間，通常將惰性氣體引入處理腔室中以淨化反應區或自反應區移除任何殘餘反應化合物或副產物。或者，淨化氣體可貫穿沉積製程不斷流動，使得在前驅物之脈動之間的時間延遲期間僅淨化氣體流動。
因此，在一或更多實施例中，「A」、「B」及「C」之交替脈動或流動可(例如)在多個循環之脈動前驅物的脈動輸送中用於沉積膜，例如在特定實施例中，A脈動、B脈動、A脈動、C脈動、A脈動、B脈動、A脈動、C脈動，等等的脈動輸送。如上所述，不脈動輸送反應物，氣體能夠自氣體輸送頭或噴嘴同時流動，且可移動基板及/或氣體輸送頭以使得基板表面順序暴露至氣體。當然，前述循環在藉由交替前驅物層形成經沉積之層之多種循環中僅為示例性的。
或者，在共同流動製程中，使前驅物中之至少兩者至 少一起同時流動。在此製程之特定實施例中，例如，可使用A脈動、B脈動、A及C脈動、A脈動、B脈動、A及C脈動等等來沉積膜。
如本文中所使用之沉積氣體或製程氣體係指單一氣體、多種氣體、含電漿之氣體、一或多種氣體及/或一或多種電漿之組合。沉積氣體可含有用於蒸汽沉積製程之至少一種反應化合物。反應化合物在蒸汽沉積製程期間可為氣體、電漿、蒸汽狀態。同樣，製程可含有淨化氣體或載氣且不含反應化合物。
根據本發明之不同實施例的膜可在幾乎任何基板材料上沉積。由於本文中所述之原子層沉積(atomic layer deposition,ALD)製程為低溫，故此等製程與熱不穩定之基板一起使用係尤其有利的。如本文中所使用之「基板表面」係指在製造製程期間於其上執行膜處理之基板上所形成的任何基板或材料表面。舉例而言，可在上執行處理之基板表面視應用而定包括諸如矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator；SOI)、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石之材料及諸如金屬、金屬氮化物、金屬合金及其他導電材料之任何其他材料。基板表面上之阻障層、金屬或金屬氮化物包括鈦、氮化鈦、氮化鎢、鉭及氮化鉭、鋁、銅或適用於裝置製造之任何其他導體或導電或非導電阻障層。基板可具有不同的尺寸，諸如200 mm或300 mm直徑晶圓，以及長方形或正方形面板。本發明之實施例 可能適用之基板包括(但不限於)半導體晶圓，諸如結晶矽(例如，Si<100>或Si<111>)、氧化矽、應變矽、矽鍺、摻雜或無摻雜多晶矽、摻雜或無摻雜矽晶圓、諸如GaAs、GaN、InP等等之III-V材料及圖案化或非圖案化晶圓。可將基板暴露至預處理製程以研磨、蝕刻、還原、氧化、羥化、退火及/或烘焙基板表面。
由於本發明之實施例提供用於沉積或形成鋁摻雜的TaSix膜之方法，故處理腔室經設置以使基板在蒸汽沉積製程期間暴露至一系列氣體及/或電漿。處理腔室可包括A、B及C反應物之單獨供應，以及載氣、淨化氣體及惰性氣體(諸如氬氣及氮氣)之任何供應，該載氣、該淨化氣體及該惰性氣體與反應物及氣體中之每一者的氣體入口流體連通。每一入口可由諸如與中央處理單元(central processing unit；CPU)通訊之質量流量控制器或體積流量控制器之合適的流量控制器控制，該中央處理單元允許反應物中之每一反應物流動至基板以執行如本文中所述之ALD製程。中央處理單元可為任何形式之電腦處理器中之一個形式，該等任何形式之電腦處理器可在工業背景下使用以控制各個腔室及副處理器。CPU可耦接至記憶體且可為諸如隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read only memory；ROM)、快閃記憶體、壓縮光碟、軟碟、硬碟之即用記憶體中之一或多者，或任何其他形式之本端或遠端數位儲存器。支援電路可耦接至CPU，以習知方式支援CPU。 此等電路包括快取、電源、時脈電路、輸入/輸出電路系統、子系統等等。
共同反應物通常為蒸汽或氣體形式。反應物可用載氣輸送。載氣、淨化氣體、沉積氣體或其他製程氣體可含有氮氣、氫氣、氬氣、氖氣、氦氣或上述氣體之組合。本文中所述之各種電漿(諸如氮氣電漿或惰性氣體電漿)可自電漿共同反應性氣體點燃及/或可含有電漿共同反應性氣體。
在一或更多實施例中，可使用於該製程之各種氣體經由氣體通道由各種孔穴或出口脈動輸送至入口中，且進入中央通道中。在一或更多實施例中，可將沉積氣體順序地脈動輸送至噴淋頭且穿過該噴淋頭。或者，如上所述，氣體可經由氣體供應噴嘴或頭同時流動，且可移動基板及/或氣體供應頭以使得基板順序地暴露至氣體。
本發明之另一態樣係關於一種根據上述實施例中之任一實施例用於在基板上沉積膜以執行製程的設備。在一實施例中，該設備包含沉積腔室，該沉積腔室用於在基板上原子層沉積一膜。該腔室包含製程區，該製程區用於支撐基板。該設備包括前驅物入口，該前驅物入口與TiCl4或TaCl5前驅物之供應流體連通。該設備亦包括反應性氣體入口，該反應性氣體入口與鋁烷前驅物之供應流體連通。該設備進一步包括淨化氣體入口，該淨化氣體入口與淨化氣體流體連通。該設備可進一步包括真空埠，該真空埠用於自沉積腔室移除氣體。該設備可進一 步包括輔助氣體入口，該輔助氣體入口用於向沉積腔室供應一或更多輔助氣體(諸如惰性氣體)。沉積腔室可進一步包括構件，該構件用於藉由輻射熱及/或電阻熱加熱基板。
在一些實施例中，可在此處所述用於沉積或形成光阻劑材料之方法期間使用之電漿系統及處理腔室或系統可在PRODUCER®、CENTURA®或ENDURA®系統上執行，所有該等系統皆可購自位於Santa Clara,Calif之應用材料公司。ALD處理腔室之詳細描述可見於共同讓渡之美國專利第6,878,206號、第6,916,398號及第7,780,785號。
根據本發明之一或更多個實施例之製程規定，可在約0.01托(Torr)至約100托範圍(例如約0.1托至約10托，且更具體而言，約0.5托至約5托)內的壓力下對處理腔室或沉積腔室施壓。又，根據一或更多實施例，可加熱腔室或基板以使得沉積能夠在低於約550℃之溫度下發生。
可藉由將基板暴露至「A」、「B」及/或「C」前驅物氣體或蒸汽完成前驅物至基板表面之輸送，該前驅物氣體或蒸汽藉由載氣(例如氮氣或氬氣)通過前驅物之安瓿而形成，該前驅物可為液態。可加熱安瓿。前驅物氣體能夠以約10 sccm至約2,000 sccm範圍內(例如，約50 sccm至約1,000 sccm，且在特定實施例中，約100 sccm至約500 sccm，例如，約200 sccm)的任何適當流速輸 送。可將基板暴露至含金屬的前驅物氣體歷時約0.1秒至約10秒的範圍內的時間週期，例如，約1秒至約5秒，且在特定實例中，歷時大約2秒。一旦前驅物被吸附至基板表面上之所有反應表面部分上，即終止前驅物氣體之流動。在表現理想之ALD製程中，表面容易具有飽和的反應前驅物，以使得額外暴露將不會導致額外之沉積(亦即該製程由於消耗所有反應表面部分而自我限制)。
在特定實施例中，藉由使氬氣以約200 sccm至約1000 sccm之速率流經保持在約70℃至約100℃之間的TaCl5安瓿將基板表面暴露至TaCl5前驅物。在另一特定實施例中，藉由使氬氣以約200 sccm至約1000 sccm之速率流經保持在約30℃至約60℃之間的安瓿將基板表面暴露至含鋁化合物。
可在停止前驅物氣體之流動後使基板及腔室經受淨化步驟。可將淨化氣體以約10 sccm至約2,000 sccm範圍內(例如，約50 sccm至約1,000 sccm，且在特定實例中，約100 sccm至約500 sccm，例如，約200 sccm)的流速投入處理腔室中。該淨化步驟移除處理腔室內部的任何過量前驅物、副產物及其他污染物。淨化步驟可進行歷時約0.1秒至約8秒的時間週期，例如，約1秒至約5秒，且在特定實例中，約4秒。載氣、淨化氣體、沉積氣體或其他製程氣體可含有氮氣、氫氣、氬氣、氖氣、氦氣或上述氣體之組合。在一實例中，載氣包含氮 氣。
實例
實例1A(比較性)
TaSix在約400℃之溫度下直接沉積至基板上。然後膜退火。所得之膜組合物具有約1.7之矽鉭比率。未向該膜加入鋁。MOSCAP分離量測顯示，該膜具有約4.6 eV之工作函數。
實例1B(比較性)
TaSix在約450℃之溫度下直接沉積至基板上。然後膜退火。所得之膜組合物具有約1.5之矽鉭比率。未向該膜加入鋁。MOSCAP分離量測顯示，該膜具有約4.6 eV之工作函數。
實例2A(含鋁之TaSi x )
鋁摻雜的TaSix之膜藉由利用在450℃下的三乙胺與矽烷的共同流動沉積至具有15埃之厚度之高k帽層上。所得之鋁含量為約原子5%。MOSCAP分離量測顯示，該膜具有約4.35 eV之工作函數。
實例2B(具有鋁之TaSi x )
鋁摻雜的TaSix之膜藉由利用如實施例2A中在450℃下之三乙胺及矽烷之共同流動沉積至基板上，但該高k帽層較薄(約8埃)。所得之鋁含量為約原子5%。MOSCAP分離量測顯示，該膜具有約4.25 eV之工作函數。
實例1至實例2證明，用即使低至僅約5%之鋁摻雜TaSix膜亦可有效降低工作函數值。應注意，在以上實例 中，MOSCAP分離結果證明，漏電流及同等氧化物厚度(equivalent oxide thickness；EOT)量測在實例1至實例2中為相同的。
實例4(用氫化二甲基鋁(dimethyl aluminum hydride；DMAH)浸泡)
沉積5個循環之TaSix膜。然後在175℃下用DMAH浸泡該膜。該膜展現元素含量如以下表1中所示。結果證明DMAH浸泡成功地將鋁沉積於TaSix膜之表面處。
貫穿本說明書參看之「一實施例」、「某些實施例」、「一或更多個實施例」或「實施例」意謂，與實施例結合描述之特定特徵、結構、材料或特性包括在本發明之至少一個實施例中。因此，諸如「在一或更多實施例中」、「在某些實施例中」、「在一實施例中」或「在實施例中」之用語在貫穿本說明書之不同位置中之出現未必係指本發明之相同實施例。此外，特定特徵、結構、材料或特性可在一或更多實施例中以任何適當方式組合。
儘管本文已參看特定實施例描述本發明，但應理解，此等實施例僅說明本發明之原理及應用。將對熟習此項技術者顯而易見的是，可在不脫離本發明之精神及範疇之情況下對本發明之方法及設備做出不同的修改及變 更。因此，希望本發明包括在隨附請求項及其等同物範疇內之修改及變更。

Claims (14)

  1. 一種用鋁摻雜一TaSix膜的方法，該方法包含以下步驟：用一含鋁化合物浸泡一TaSix膜。
  2. 如請求項1所述之方法，其中該含鋁化合物包含三叔丁基鋁或二甲基乙基胺鋁烷。
  3. 如請求項1所述之方法，其中用一含鋁化合物浸泡該TaSix膜之步驟包含以下步驟：將一TaSix膜暴露至一含鋁前驅物之一流。
  4. 如請求項1所述之方法，其中將鋁沉積至該TaSix膜上。
  5. 如請求項4所述之方法，其中經沉積之鋁擴散遍及該TaSix膜。
  6. 如請求項1所述之方法，其中該TaSix膜具有約20埃至約60埃之一厚度。
  7. 如請求項1所述之方法，其中該TaSix膜具有約50℃至約450℃之一溫度。
  8. 一種沉積一鋁摻雜的TaSix膜的方法，該方法包含以下步驟： 沉積一TaSix膜；以及用一含鋁化合物浸泡該TaSix膜。
  9. 如請求項8所述之方法，該方法進一步包含以下步驟：重複沉積一TaSix膜以及重複用一含鋁化合物浸泡該TaSix膜。
  10. 如請求項9所述之方法，其中每一TaSix膜具有約5埃至約20埃之一厚度。
  11. 如請求項8所述之方法，其中該基板表面具有約50℃至約450℃之一溫度。
  12. 如請求項8所述之方法，其中該含鋁化合物包含三叔丁基鋁或二甲基乙基胺鋁烷。
  13. 如請求項8所述之方法，其中用一含鋁化合物浸泡一TaSix膜之步驟包含以下步驟：將該TaSix膜暴露至一鋁烷前驅物之一流。
  14. 如請求項8所述之方法，其中將鋁沉積至該TaSix膜上。
TW101141564A 2011-11-15 2012-11-08 矽化鉭內的摻雜鋁 TWI515803B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/296,715 US8592305B2 (en) 2011-11-15 2011-11-15 Doping aluminum in tantalum silicide

Publications (2)

Publication Number Publication Date
TW201330113A TW201330113A (zh) 2013-07-16
TWI515803B true TWI515803B (zh) 2016-01-01

Family

ID=48281046

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141564A TWI515803B (zh) 2011-11-15 2012-11-08 矽化鉭內的摻雜鋁

Country Status (3)

Country Link
US (1) US8592305B2 (zh)
TW (1) TWI515803B (zh)
WO (1) WO2013074339A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806881B (zh) * 2017-07-13 2023-07-01 美商應用材料股份有限公司 金屬閘極之低厚度相依功函數nMOS整合
US10665450B2 (en) 2017-08-18 2020-05-26 Applied Materials, Inc. Methods and apparatus for doping engineering and threshold voltage tuning by integrated deposition of titanium nitride and aluminum films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673968A (en) 1985-07-02 1987-06-16 Siemens Aktiengesellschaft Integrated MOS transistors having a gate metallization composed of tantalum or niobium or their silicides
US7148546B2 (en) 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
WO2007091302A1 (ja) 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置及びその製造方法
TWI536451B (zh) * 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備

Also Published As

Publication number Publication date
WO2013074339A1 (en) 2013-05-23
US20130122697A1 (en) 2013-05-16
TW201330113A (zh) 2013-07-16
US8592305B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
JP6813983B2 (ja) アルミニウム及び窒素を含む材料の選択的堆積
US11139383B2 (en) Titanium aluminum and tantalum aluminum thin films
TWI554636B (zh) 由金屬脒鹽前驅物製造介電膜的方法
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
KR102298038B1 (ko) 금속 합금 막을 증착하는 방법들
KR101692416B1 (ko) 알란-기반 전구체들을 사용한 금속 막들의 증착
TW201323647A (zh) 利用包含鉿或鋯之前驅物之膜的原子層沉積
TWI661080B (zh) 金屬矽化物的選擇性形成
US8895443B2 (en) N-metal film deposition with initiation layer
US9879341B2 (en) Method and apparatus for microwave assisted chalcogen radicals generation for 2-D materials
JP2023537931A (ja) 不純物を含まない金属合金膜を形成するための方法
TWI515803B (zh) 矽化鉭內的摻雜鋁
US11713507B2 (en) Low-k films
US9236467B2 (en) Atomic layer deposition of hafnium or zirconium alloy films
JP7425744B2 (ja) ホウ素核形成層を利用した低温モリブデン膜堆積