KR20100095383A - 증착 챔버 내에서 산화로부터의 도전체 보호 - Google Patents

증착 챔버 내에서 산화로부터의 도전체 보호 Download PDF

Info

Publication number
KR20100095383A
KR20100095383A KR1020100014780A KR20100014780A KR20100095383A KR 20100095383 A KR20100095383 A KR 20100095383A KR 1020100014780 A KR1020100014780 A KR 1020100014780A KR 20100014780 A KR20100014780 A KR 20100014780A KR 20100095383 A KR20100095383 A KR 20100095383A
Authority
KR
South Korea
Prior art keywords
chamber
deposition
pressure
substrate
unloading
Prior art date
Application number
KR1020100014780A
Other languages
English (en)
Other versions
KR101548129B1 (ko
Inventor
타쯔야 요시미
블란크 레너 데
제롬므 누와레이
Original Assignee
에이에스엠 인터내셔널 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 인터내셔널 엔.브이. filed Critical 에이에스엠 인터내셔널 엔.브이.
Publication of KR20100095383A publication Critical patent/KR20100095383A/ko
Application granted granted Critical
Publication of KR101548129B1 publication Critical patent/KR101548129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

일부 실시예들에서, 증착 챔버 내에서 기판 상에 도전성 물질을 증착한 후, 상기 기판을 언로딩하기 위한 준비 동안 환원 가스가 챔버에 투입된다. 증착 챔버는 배치 CVD 챔버일 수 있으며, 증착된 물질은 금속 나이트라이드, 예를 들어 티타늄 금속 나이트라이드와 같은 천이 금속 나이트라이드일 수 있다. 챔버로부터 기판을 언로딩하기 위한 준비의 일부로서, 기판은 냉각될 수 있으며, 챔버는 챔버 압력을 증가시키기 위해 환원 가스로 백필된다. 이 시간 동안에 챔버 속으로 산화제가 투입될 수 있다는 것을 알 수 있다. 환원 가스의 투입은 백필 및/또는 냉각 공정 동안에 산화로부터 노출된 금속-함유 막을 보호할 수 있다는 것을 알 수 있다. 환원 가스는 환원제와 캐리어 가스로 이루어지며, 환원제는 환원 가스의 미량 성분이다. 환원제를 제공함으로써, 노출된 금속-함유 막에 대한 산화의 효과는 감소되고, 따라서 금속막의 도전 성질을 향상시킬 수 있다.

Description

증착 챔버 내에서 산화로부터의 도전체 보호{Protection of conductors from oxidation in deposition chambers}
본 출원은 일반적으로 반도체 제조에 관한 것으로서, 보다 상세하게는 금속 함유막들의 후-증착(post-deposition) 산화를 방지하는 것에 관한 것이다.
반도체 소자 제조는 복잡한 공정이다. 전자 소자들은 전형적으로 반도체 기판 상에 형성되며, 흔히 절연성 요소들에 의해 분리된 도전성 요소들을 포함한다. 도전성 요소들은 예를 들어, 전극들 및 내부연결 도전체로서 역할을 할 수 있다.
트랜지스터 소자들과 같은 여러 가지 전자 소자들은, 통상의 트랜지스터 소자인 금속-산화물-반도체 전계효과 트랜지스터(MOSFET)를 구비하는 오늘날의 집적회로들의 제조에 존재한다. 일반적으로, MOSFET는 게이트 유전체 위로 형성된 도전성 게이트 전극을 포함하며, 게이트 유전체는 전형적으로 단결정 실리콘으로 된 반도체 기판 위에 놓여져 있다. MOSFET와 같은 전자 소자들에서 신뢰할 수 있는 성능을 위해서는, 금속 또는 금속 나이트라이드와 같은 도전성 물질들로 구성될 수 있는 게이트 전극과 같은 도전성 부분들의 도전율을 유지하는 것이 중요하다.
높은 도전율과 낮은 저항률을 갖는 도전성 막들을 형성하는 공정들에 대한 요구가 지속되고 있다.
본 발명의 일부 실시예들에 따르면, 천이금속 나이트라이드막 제조 방법이 제공된다. 기판이 화학기상증착(CVD) 챔버 내에 제공된다. 어떤 증착 압력과 증착 온도에서 CVD 챔버 내의 상기 기판 상에 천이금속 나이트라이드막이 증착된다. 연속적으로, CVD 챔버 내의 압력이 CVD 챔버 내로 환원 가스를 플로우(flow)시킴으로써 증착 압력으로부터 언로딩(unloading) 압력으로 증가된다. 환원 가스는 불활성 가스와 환원제를 포함한다. CVD 챔버 내의 압력이 증가되면서, 기판의 온도는 증착 온도로부터 언로딩 온도로 감소된다. 기판이 언로딩 압력과 언로딩 온도에서 CVD 챔버로부터 언로딩된다.
본 발명의 다른 실시예들에 따르면, 반도체 처리 방법이 제공된다. 기판이 증착 챔버 내에 제공된다. 어떤 증착 압력에서 챔버 내의 상기 기판 상에 도전성 막이 증착된다. 연속적으로, 챔버 내의 압력이 챔버 내로 환원 가스를 플로우시킴으로써 증착 압력으로부터 언로딩 압력으로 증가된다. 환원 가스는 불활성 가스와 환원제를 포함한다. 챔버 내에서 환원제의 양은 불활성 가스의 양 보다 적다. 기판이 언로딩 압력에서 챔버로부터 언로딩된다.
기판을 증착 챔버로부터 언로딩될 때 환원 가스를 플로우시켜줌으로써 산화를 방지하여 높은 도전율과 낮은 저항률을 갖는 도전성 막을 형성할 수 있다.
본 출원은 상세한 설명과, 본 출원을 묘사하지만 제한하고자 하는 것이 아닌 첨부한 도면들로부터 보다 잘 이해될 것이다.
도 1은 본 발명의 일부 실시예들에서 사용되는 수직 퍼니스 반응기를 나타낸다.
도 2는 본 발명의 일부 실시예들에 따른 기판 처리 방법을 보여주는 플로우차트이다.
도 3은 본 발명의 일부 실시예들에 따른 증착 공정 및 증착 후 백필(backfill) 공정 동안에 온도 및 압력 변화를 보여주는 그래프이다.
도 4는 본 발명의 일부 실시예들에 따라 상이한 조건들 하에서 처리된 티타늄 나이트라이드막들의 저항률들을 비교해주는 그래프이다.
화학기상증착(CVD) 챔버와 같은 증착 챔버들의 내부는 고도로 제어된 환경 하에 있다. 온도들, 압력들 및 반응성의 화학종(chemical species)들의 존재 및 농도들이, 챔버 내에서 기판 상에 박막을 증착하는 것과 같은 원하는 공정 결과들을 얻기 위해 밀접히 제어된다. 그 결과, 챔버 내로 플로우되는 불활성 가스를 포함하는 가스들은 일반적으로 매우 순도가 높다.
전형적으로 증착은 예를 들어, 100 Torr 또는 10 Torr 보다 작은 감소된 압력에서, 약 450 ℃ 이상 또는 약 600 ℃의 증가된 온도에서 일어난다. 증착 공정 후, 챔버는 챔버로부터 기판을 언로딩하기에 적합한 대략 대기압 수준으로 챔버 압력을 가져가기 위하여 가스로 백필(backfilled)될 수 있다. 게다가 챔버와 기판의 온도는 기판을 언로딩하기에 적합한 수준으로 냉각될 수도 있다.
증착 챔버 환경은 백필 및 냉각 동안 잘 제어되어 있다. 전형적으로 불활성 가스가 백필을 위해 사용된다. 이러한 가스들은 일반적으로 순도가 높은 것으로 인식되어 왔으며, 그리하여 원하지 않은 산화 또는 다른 반응들이 일어날 것으로 예상되지는 않는다. 그럼에도 불구하고, 산화가 발생되어 문제가 될 수 있다는 것이 발견되었다. 이러한 산화는 챔버에서의 증착이 산화제를 사용하지 않는, 예를 들어 금속 또는 금속 나이트라이드가 증착되는 경우에도 발생된다. 이론적으로 제한받지 않지만, 이러한 산화제는 불활성 가스 소오스 자체에 존재할 수 있으며, 챔버에 불활성 가스를 플로우시키는 과정에서 가스 운송 시스템으로부터 포함될 수 있으며, 챔버에 잔류량으로 존재할 수도 있다. 챔버로 투입되는 불활성 가스에서의 산화제의 존재는, 거의 진공 압력으로부터 대략 대기압으로 가스 압력을 증가시키기 위해 많은 양의 가스가 증착 챔버 내로 플로우되는 백필 동안에 더욱 악화된다. 산화제는 금속 함유 물질들의 산화를 유발하여, 원하지 않는 산소 결합과 이러한 물질들에서 원하지 않는 저항률 증가를 초래한다. 어떠한 산화된 물질은 두꺼운 막에 비하여 얇은 막에서 많은 파편을 만들어 내기 때문에, 산화는 금속 나이트라이드 박막과 같은 얇게 증착된 막에서 특히 문제가 된다. 최근 집적회로의 스케일이 계속적으로 축소됨에 따라, 보다 얇아진 금속 나이트라이드 박막이 더욱 더 일반화됨에 따라 이러한 산화에 대한 문제는 확대되고 있다.
바람직하게도, 본 발명의 실시예들은 증착 챔버가 냉각 및/또는 백필되는 후증착 언로딩 공정 동안에 산화를 제어한다. 일부 실시예들에서, 예를 들어 금속 나이트라이드막과 같은 금속 함유막을 증착한 후, 백필 공정 동안에 금속 나이트라이드막의 산화를 억제하기 위해 연속되는 후-증착 백필/냉각 동안에 환원 가스가 사용된다. 환원 가스는 불활성 가스와 혼합되어 있는 환원제를 포함한다. 환원제를 제공함으로써, 금속 나이트라이드막은 산화로부터 보호되며, 따라서 원하는 도전성 성질을 유지한다. 일부 실시예들에서, 금속 함유막은 약 100 nm 이하, 또는 약 40 nm 이하, 또는 약 3 nm 내지 약 20 nm 사이의 두께를 갖는다.
환원제는 환원 가스의 미량 성분이다. 바람직하게는, 환원제는 가스이며, 환원 가스의 약 4 체적% 이하, 또는 약 2 체적% 이하를 구성한다. 일부 실시예들에서, 환원 가스내의 환원제의 농도는 약 0.1 내지 약 4 체적%의 범위 내가 된다. 바람직하게도, 환원 가스는 증착된 금속-함유막의 저항률을 낮은 수준으로 유지되게 하는, 산화를 효과적으로 억제한다. 더구나 환원 가스는 무해하며 비폭발성이다. 따라서, 증착 챔버는 유리하게 개방되고, 언로딩 환경, 궁극적으로는 클린룸 환경과 연통되어질 수 있으며, 증착 챔버가 증착 챔버 분위기의 성분을 변화시킬 필요없이 여전히 환원 가스로 충전된 동안에 기판이 언로딩될 수 있다.
이하 참조가 도면들에 대해 이루어질 것이며, 동일한 참조번호는 전체에 걸쳐 동일한 부분을 인용한다. 백필 동안 산화를 억제하기 위해 여기에 개시된 방법들은, 금속 나이트라이드 표면들, 천이 금속 나이트라이드 표면들과 같은 노출된 도전성 표면들을 갖는 여러 가지 구조들에 적용될 수 있다는 것이 인식되어 질 것이다.
도 1을 참조하면, 일부 실시예들에서 사용되는 반응기가 도시되어 있다. 반응기(10)는 수직 퍼니스 반응기이며, 수직적으로 서로로부터 분리된 기판(40)들을 수용하며, 가열과 로딩 시퀀스에 효과적인 장점을 갖는다. 기판은 실리콘 웨이퍼를 포함하는 예를 들어, 반도체 기판일 수 있다. 일부 실시예들에서, 반응기(10)는 25개 이상 또는 50개 이상의 기판을 수용할 수 있다. 적절한 수직 퍼니스의 예들로서는, 네덜란드 알미어의 ASM 인터네셔널 N.V.로부터 상업적으로 얻을 수 있는 A400TM과 A412TM이 있다. 그러나 일부 실시예들이 수직 배치 퍼니스의 맥락에서 존재하지만, 여기에 개시된 원칙들 및 이점들은 단일 웨이퍼 반응기들을 포함하는 공지된 다른 타입의 반응기들에도 적용될 것이라는 것을 알 수 있을 것이다.
도 1에 대한 참조를 계속하면, 튜브(12)는 수직 퍼니스 또는 반응기(10)의 내부에 있는 반응 챔버(20)를 한정한다. 튜브(12)의 하부 말단은 하부 서포트 면(14)과 접촉하면서 챔버(20)를 기계적으로 밀봉하는 플렌지(90)가 된다. 공정 가스들이 챔버(20)의 상부에 있는 가스 입구(22)를 통해 반응 챔버(20)내로 투입될 수 있고, 챔버(20)의 바닥에 있는 가스 출구(24)를 통해 배기될 수 있다. 반응 챔버(20)는 수직적으로 떨어져 있는 기판들 또는 웨이퍼들(40)의 스택을 보유하고 있는 웨이퍼 보트(30)를 수용한다.
공정 튜브 플렌지(90)는 그 위에 공정 가스들의 응축을 피하기 위해 상승된 온도에서 유지될 수 있다. 상기 상승된 온도는 공정에 따라 다양할 수 있으며, 바람직하게는 공정 가스들의 성질에 기초하여 선택된다는 것을 알 수 있다. 플렌지(90) 온도의 조정은 전기 히터들 및 웨이퍼 냉각 시스템을 제공하여 얻어질 수 있다. 웨이퍼 냉각은 뜨거운 웨이퍼(40) 배치(batch)를 언로딩하는 동안 플렌지(90)의 과열을 피하기 위해 기본적으로 요구된다.
여러 가지 시스템들이 반응 챔버(20)에 반응체들 또는 프리커서(precursor)들을 공급하기 위해 사용될 수 있다. 예를 들어, 프리커서가 가스인 경우 가스는 가스 소오스로부터 챔버(20)로 직접 플로우될 수 있다. 가스 플로우의 시간과 속도는 반응기(10)에 연결된 프로그램된 컨트롤러에 의해 제어될 수 있다. 이번에는 상기 컨트롤러가 챔버(20)에 연결된 파이프 시스템에서 매스 플로우 컨트롤러(mass flow controller)를 제어한다.
프리커서가 액체로 저장된 경우, 프리커서를 챔버(20)로 가스 형태로 공급하기 위해 버블러가 사용될 수 있다. 이러한 프리커서 플로우의 시간과 속도는 버블러 내의 액체를 통하여 캐리어 가스의 플로우를 제어하고, 액체의 온도를 제어함으로써 조정될 수 있다. 캐리어 가스에 의해 운반되는 액체 프리커서의 양은 온도 증가에 따라 증가하는 것을 알 수 있다.
공정 가스들은 여러 가지 방법으로 챔버(20)내로 투입될 수 있다. 예를 들어, 도 1에 도시된 반응기에서는, 가스는 상부 입구(22)를 통해 상부에서 반응기(10)의 내부(20)로 투입되고, 가스 출구 또는 배기구(24)를 통해 반응기(10)의 바닥에서 배기된다. 다른 실시예들에서는, 공정 가스들은 수직적으로 분산 및 분리된 홀들의 배열을 갖는 수직적으로 연장된 인젝터를 통해 투입될 수 있다.
도 2를 참조하면, 일부 실시예들에 따라 기판을 처리하는 방법의 플로우챠트가 제공된다. 우선적으로, 기판이 증착 또는 반응 챔버에 제공된다(210). 일부 실시예들에서, 상기 챔버는 저압 CVD, 펄스된 CVD, 또는 플라즈마-강화된 CVD에 적합한 챔버를 포함할 수 있다. 또한 상기 챔버는 원자층 증착(ALD) 또는 물리기상증착(PVD)을 수행하기 위해 구성될 수 있다.
챔버 내에 제공된(210) 기판은 증착이 요구되어지는 작업물을 포함한다. 일부 실시예들에서 상기 기판은 단결정 실리콘 웨이퍼, SOI(Semiconductor-on-insulator) 기판, 또는 에피택셜 실리콘 표면, 실리콘-저머늄 표면 또는 웨이퍼 상에 증착된 III-V족 물질이다. 작업물은 웨이퍼에 한정되지 않으며, 반도체 공정에 채용되는 유리, 플라스틱 또는 다른 기판을 포함한다. 일부 실시예들에서, 상기 기판은 예를 들어, 실리콘 및 절연체 영역과 같은 두개 이상의 다른 타입의 표면 모폴로지를 갖는 혼합(mixed) 기판을 포함한다.
일부 실시예들에서, 챔버 내에 제공된 기판은 하나 또는 그 이상의 층들이 기판 위로 증착된 부분적으로 제조된 집적회로를 포함한다. 상기 층들은 실리콘 다이옥사이드, 실리콘 나이트라이드, 금속 옥사이드 또는 금속 실리케이트 등과 같은 유전체 물질을 포함한다. 또한 상기 층들은 게이트 전극 구조로서 사용될 수 있는 폴리실리콘, 또는 텅스텐 또는 티타늄을 포함하는 여러 가지 타입의 금속 등과 같은 도전성 물질을 포함할 수 있다. 일부 실시예들에서, 그 위에 유전체 층과 티나늄 나이트라이드를 포함하는 금속-함유 층이 형성된 기판이 CVD 챔버에 제공된다.
챔버 내에 기판을 제공(210)한 후, 막이 인-시튜(in situ)로 기판상에 증착된다. 증착 동안에, 챔버는 약 350℃ 이상 또는 약 450 ℃ 이상 또는 약 600 ℃ 이상의 상대적으로 고온(또는 증착 온도)으로 유지될 수 있다. 상기 증착 온도를 확보하기 위해, 일부 실시예들에서는, 고온 열 에너지를 발생시킬 수 있는 복사 열 소오스가 챔버를 가열하기 위해 챔버의 외측에 제공된다. 부가하여, 증착 동안에 챔버는 약 100 Torr 이하, 또는 약 10 Torr 이하, 또는 심지어 0 Torr의 고진공 압력 근처의 낮은 증착 압력으로 유지될 수 있다.
일부 실시예들에서, 상기 증착막은 금속 나이트라이드, 또는 천이 금속 나이트라이드 또는 폴리실리콘 등과 같은 도전체를 포함한다. 바람직한 실시예에서, 상기 증착막은 제한적이지는 않지만 텅스텐 나이트라이드, 티타늄 나이트라이드, 티타늄 실리콘 나이트라이드 또는 탄탈륨 나이트라이드를 포함하는 천이 금속 나이트라이드 등과 같은 금속 나이트라이드 막을 포함한다. 상기 막은 예를 들어, 블랑켓(blanket) 또는 선택적 증착 공정을 사용하여 증착될 수 있다. 상기 막의 최종 두께는 상기 막의 의도된 목적에 따라 다양할 수 있다. 일부 실시예들에서 도전성 막은 약 100 nm 이하, 또는 약 40 nm 이하의 두께로 증착된다. 일부 실시예들에서 상기 막은 화학기상증착에 의해 증착된다.
도 2를 참조하면, 기판 상에 상기 막을 증착(220)한 후, 챔버 내의 가스 압력은 백필 공정에서 챔버 내로 환원 가스를 플로우시켜줌으로써 증가된다(230). 환원 가스를 플로우시켜줌으로써 챔버 내의 압력은 낮은 증착 압력으로부터 챔버로부터 기판을 언로딩하기에 적합한 보다 높은 압력으로 증가한다. 일부 실시예들에서, 상기 환원 가스는 환원제로서 수소(H2) 가스를 포함한다. 다른 적당한 환원제는 메탄올, 에탄올 프로판올, 이소프로필 알콜 및 이들의 조합과 같은 알콜을 포함한다. 상기 환원제는 예를 들어 N2, Ar, He 등의 불활성 가스 또는 불활성 가스의 조합과 혼합되어 있다. 바람직하게는, 상기 환원제는 상기 환원 가스의 소량 성분이다. 예를 들어, 일부 실시예들에서, 환원제는 환원 가스의 약 4 체적% 이하 또는 약 2 체적% 이하를 구성한다. 일부 실시예들에서, 상기 환원제는 환원 가스의 약 0.1 내지 약 4 체적% 또는 약 0.1 내지 약 2 체적% 를 구성한다.
일부 실시예들에서, 환원제가 백필 공정 이전, 예를 들어 증착 공정 동안에 증착 챔버 내로 투입되고, 후-증착 백필 공정 동안 챔버 내로 예를 들어, 캐리어 가스의 플로우와 함께 계속적으로 플로우될 수 있다. 환원 가스가 증착 공정 시간부터 후-증착 백필 공정을 걸쳐 계속적으로 플로우되는 실시예들에서, 환원 가스의 플로우 속도는 다양하거나 또는 일정하게 유지될 수 있다. 예를 들어, 환원제가 증착 동안에 상대적으로 고농도로 되었다가, 백필 동안에 농도가 약 0.1 내지 4 체적% 또는 약 0.1 내지 2 체적%로 감소될 수 있다.
일부 다른 실시예들에서, 환원 가스의 플로우는 챔버 내의 압력을 증가시키기 위해 막 증착 후에 그리고 후-증착 백필 동안 시작된다. 환원 가스의 플로우가 증착 공정 동안 또는 후-증착 백필 동안에 시작되는 지 여부에 관계없이, 일부 실시예들에서, 환원 가스의 플로우는 기판이 웨이퍼 챔버로부터 언로드될 때까지 계속될 수 있다.
계속하여 도 2를 참조하면, 챔버 내의 압력을 증가시키면서(230), 온도 또한 감소될 수 있다(240). 온도는 상대적으로 높은 증착 온도로부터 챔버로부터 처리된 기판을 언로딩하기에 적합한 온도로 감소될 수 있다. 일부 실시예들에서, 온도는 챔버 외부의 복사 열 소오소로부터 방출된 열의 강도를 감소시킴으로써 감소될 수 있다.
일단 챔버 압력이 적절한 언로딩 압력으로 증가되고, 챔버 온도가 적절한 언로딩 온도로 감소되면, 기판이 챔버로부터 언로드된다(250). 일부 실시예들에서, 상기 언로딩 압력은 대략 대기압이고, 상기 언로딩 온도는 약 400 ℃ 이하, 또는 약 350 ℃ 이하이다. 매우 낮은 언로딩 온도가 파티클 발생을 일으킬 수 있다는 것을 알 수 있다. 일부 실시예들에서, 이러한 파티클 발생을 방지하기 위해 상기 언로딩 온도는 약 250 ℃ 이상, 바람직하게는 약 300 ℃ 이상, 예를 들어 약 300 ℃와 약 400 ℃ 사이의 범위에서 설정된다.
환원 가스는 기판 상에서 노출된 도전체들, 예를 들어 금속 나이트라이드의 산화를 억제한다. 결과적으로, 상기 도전체들은 유리하게도 낮은 저항률을 갖는다. 일부 실시예들에서, 증착된 막의 저항률은 약 10 nm 이하의 막 두께에서 약 80 μΩ·㎝ 이하, 또는 약 70 μΩ·㎝ 이하이다. 일부 실시예들에서, 금속막의 저항률은 약 20 nm 이하의 막 두께에서 약 70 μΩ·㎝ 이하, 또는 60 μΩ·㎝ 이하이다.
도 3은 일부 실시예들에 따라 증착 및 후-증착 백필 및 냉각 동안 증착 챔버 내의 온도 및 압력 변화를 그래프화하여 도시한 것이다. 도시된 바와 같이, 기판을 챔버 내로 제공한 후, 챔버는 예를 들어 약 10 Torr 이하의 증착 압력으로 비워지고, 챔버 온도는 예를 들어 약 600 ℃의 증착 온도로 증가된다. 일단 원하는 압력과 온도가 얻어지면, 증착 공정이 수행된다.
증착 공정이 수행된 후, 챔버는 챔버 압력을 증가시키기 위해 환원 가스로 백필된다. 상기 환원 가스는 예를 들어, H2 및 N2, 바람직하게는 N2 속에서 약 4 체적%의 H2로 형성될 수 있다(이러한 환원 가스는 형성 가스로서 언급될 수 있다). 또한 증착 후, 챔버와 그 내의 기판은 약 600 ℃의 증착 온도로부터 약 300 ℃의 언로딩 온도로 냉각된다.
일단 챔버 압력 및 온도가 원하는 언로딩 압력 및 언로딩 온도에 도달하면, 챔버는 개방되고 기판이 제거될 수 있다. 일부 실시예들에서, 기판은 웨이퍼 보트 상에 수직적으로 분리되어 보유되며, 기판을 언로딩하는 것은 증착 챔버로부터 웨이퍼 보트를 언로딩하는 것을 포함한다.
계속하여 도 3을 참조하면, 당업자들은 x-축 상의 시간은 어느 정도 임의적이고, 증착 공정과 백필 공정 어느 것도 특정한 기간 제한을 한정할 필요가 없다는 것을 알 수 있을 것이다.
실시예
여러 조건하에 생산된 티타늄 나이트라이드 막의 저항률이 분석되었다. 티타늄 나이트라이드 막은 네덜란드 알미어의 ASM 인터네셔널 N.V.로부터 상업적으로 입수할 수 있는 A412TM CVD 배치 반응기 내에서 기판 상에 증착되었다. 상기 티타늄 나이트라이드는 각기 약 2 g/min 및 0.2 slm의 플로우 속도로 TiCl4 및 NH3를 사용하여 화학기상증착에 의해 증착되었다. 증착 온도는 약 600 ℃ 이였으며, 증착 압력은 약 0.2 Torr이었다. 이러한 조건들 하에서 증착 공정들이 여러 가지 기간 동안 수행되었으며, 그 결과 티타늄 나이트라이드 막이 10 nm, 20 nm, 40 nm의 두께를 갖도록 증착되었다. 증착된 막은 여러 가지 후-증착 공정을 통한 후, 상기 막의 저항률이 측정되었으며, 그 결과는 도 4에 나타냈다.
모든 경우들에서, 상기 후-증착 공정은 챔버 내의 압력을 약 대기압으로 증가시키도록 증착 챔버를 백필하는 단계와 300 ℃의 언로딩 온도로 기판을 냉각시키는 단계를 포함하였다. 상기 후-증착 공정들은 아래와 같은 3개의 공정들로 구별시켰다.
(1) 후-증착 백필 동안에 어떠한 환원제도 제공되지 않으며, 후-증착 어닐(anneal)도 수행되지 않은 "표준(standard)" 공정. 증착 챔버는 단순히 질소 가스로 백필되었으며, 기판은 언로딩 온도로 냉각되었다.
(2) 환원 가스가 후-증착 백필 동안에 제공된 본 발명의 일부 실시예들에 따른 공정. 상기 환원 가스는 4 체적% 농도의 H2(형성 가스)를 갖는, H2와 N2의 혼합물로 구성되었다.
(3) 후-증착 백필 동안에 어떤 환원제도 제공되지 않은 표준 공정. 상기 표준 공정에 부가하여, 상기 기판은 엑스-시튜(ex-situ) 후 증착 어닐이 수행된다. 상기 엑스-시튜 어닐은 0.4% NH3, 19.5% H2 및 분위기의 나머지는 N2를 함유하는 어닐 챔버에서 약 750 ℃의 온도에서 30 분 동안 수행되었다.
도 4를 참조하면, 여러 가지 막들의 저항률이 연속적으로 측정되었다. 모든 막 두께에 대하여, 환원제가 백필 동안에 제공되지 않으며, 후-증착 어닐이 수행되지 않은 표준 후-증착 공정은, 바람직하지 않게도 실험된 다른 후-증착 방법들을 사용하여 처리된 티타늄 나이트라이드 막들 보다 매우 높은 저항률을 갖는 티타늄 나이트라이드 막들을 초래하였다는 것을 그래프는 보여준다.
참조로서, 당업자들은 환원 가스하에서 엑스-시튜 후 증착 어닐은 증착된 막의 저항률을 감소시킬 수 있다는 것을 이해할 것이다. 이것은 도 4에서 명백하며, 엑스-시튜 후 증착 어닐에 대한 결과는, 엑스-시튜 후 증착 어닐이 없는 표준 공정에 비하여, 가장 얇은 막에 대하여 약 20 μΩ·㎝, 가장 두꺼운 막에 대하여 약 10 μΩ·㎝의 저항률의 감소를 보여준다.
유리하게도, 백필 및 냉각 동안에 증착 챔버 내로 환원 가스를 플로우시키는 것은 환원 가스 하에서의 엑스-시튜 어닐로부터 결과되는 것과 유사한 저항률 결과를 가져다 준다는 것을 알 수 있었다. 10 nm의 두께에서, 저항률은 엑스-시튜 어닐을 수행한 막들에 대한 결과 보다도 약간 작은 약 70 μΩ·㎝이었다. 20 nm 및 40 nm의 두께에서는, 저항률은 각기 60 μΩ·㎝ 및 50 μΩ·㎝ 보다 작았다. 따라서, 특히 약 40 nm 이하, 또는 약 20 nm 이하의 얇은 막에 대하여 환원 가스를 이용한 백필 및 냉각은 엑스-시튜 후 증착 어닐에 의해 얻어지는 것과 유사한 저항률 결과들을 얻는다. 이것은 엑스-시튜 어닐이 생략될 수 있고, 그럼으로써 공정 단계들이 감소되고, 금속 나이트라이드 또는 천이 금속 나이트라이드 막과 같은 도전성 막들의 생산성에서 처리량을 증가시킨다는 것을 나타낸다.
후 증착 백필 환경에 유리하게 적용되지만, 본 기술은 여러 가지 다른 환경에 적용될 수 있다. 예를 들어, 증착이 상대적으로 낮은 온도에서 수행되는 경우, 증착 온도 및 언로딩 온도는 동일하게 될 수 있어서 증착 후 온도를 감소시키기 위한 요구를 생략할 수 있다. 그럼에도 불구하고 환원 가스를 증착 챔버로 플로우시키는 것은 챔버가 백필되고, 기판이 증착 챔버로부터 언로딩을 위해 준비될 때 산화를 억제하는 데 유리한 점을 제공한다.
따라서, 본 발명의 사상 또는 정신으로부터 벗어남이 없이 본 발명에서의 다양한 수정 및 변형이 이루어질 수 있다는 것은 당업자들에게 명백할 것이다. 따라서, 첨부된 청구항들 또는 그 등가물의 사상 내라면, 본 발명은 본 발명의 다양한 수정 및 변형을 커버하는 것이라고 의도될 수 있다.
10 ; 반응기 12 ; 튜브
14 ; 하부 서포트 면 20 ; 챔버
22 ; 가스 입구 24 ; 가스 출구, 배기구
30 ; 웨이퍼 보트 40 ; 웨이퍼
90 ; 플렌지

Claims (18)

  1. 화학기상증착(CVD) 챔버 내에 기판을 제공하는 단계;
    어떤 증착 압력과 증착 온도에서 상기 CVD 챔버 내에서 상기 기판 상에 천이 금속 나이트라이드막을 증착하는 단계;
    불활성 가스 및 환원제를 포함하는 환원 가스를 상기 CVD 챔버 내로 플로우시킴으로써 상기 증착 압력으로부터 언로딩 압력으로 상기 CVD 챔버 내의 압력을 연속적으로 증가시키는 단계; 및
    상기 언로딩 압력과 언로딩 온도에서 상기 CVD 챔버로부터 상기 기판을 언로딩하는 단계;
    를 포함하는 천이금속 나이트라이드막 제조 방법.
  2. 제1항에 있어서, 상기 CVD 챔버 내의 압력을 증가시키는 동안에 상기 증착 온도로부터 상기 언로딩 온도로 상기 기판의 온도를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  3. 제1항에 있어서, 상기 증착 압력은 10 Torr 보다 작은 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  4. 제1항에 있어서, 상기 언로딩 압력은 대기압임을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  5. 제1항에 있어서, 상기 언로딩 온도는 400 ℃ 이하인 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  6. 제1항에 있어서, 상기 천이금속 나이트라이드는 40 nm 보다 작은 두께를 갖는 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  7. 제1항에 있어서, 상기 환원제는 H2를 포함하는 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  8. 제1항에 있어서, 상기 CVD 챔버 내의 상기 환원제의 농도는 4 체적% 이하인 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  9. 제1항에 있어서, 상기 천이금속 나이트라이드는 티타늄 나이트라이드를 포함하는 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  10. 제1항에 있어서, 상기 CVD 챔버는 25개 이상의 기판을 처리하도록 구성된 수직 배치 반응기를 포함하는 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  11. 제1항에 있어서, 상기 환원 가스의 플로우는 상기 천이금속 나이트라이드막을 증착한 후에 시작되는 것을 특징으로 하는 천이금속 나이트라이드막 제조 방법.
  12. 증착 챔버 내에 기판을 제공하는 단계;
    어떤 증착 압력에서 상기 챔버 내에서 상기 기판 상에 도전성 막을 증착하는 단계;
    환원 가스가 불활성 가스 및 환원제를 포함하며, 상기 챔버 내에서 상기 환원제의 양이 상기 불활성 가스의 양보다 작으며, 상기 환원 가스를 상기 챔버 내로 플로우시킴으로써 상기 챔버 내의 압력을 연속적으로 증가시키는 단계; 및
    상기 언로딩 압력에서 상기 챔버로부터 상기 기판을 언로딩하는 단계;
    를 포함하는 반도체 처리 방법.
  13. 제12항에 있어서, 상기 증착 압력은 10 Torr 보다 작은 것을 특징으로 하는 반도체 처리 방법.
  14. 제12항에 있어서, 상기 언로딩 압력은 대기압인 것을 특징으로 하는 반도체 처리 방법.
  15. 제12항에 있어서, 상기 도전성 막은 천이금속 나이트라이드 또는 실리콘을 포함하는 것을 특징으로 하는 반도체 처리 방법.
  16. 제15항에 있어서, 상기 언로딩된 기판의 상기 도전성 막은 80 μΩ·㎝ 보다 작은 저항률을 갖는 것을 특징으로 하는 반도체 처리 방법.
  17. 제12항에 있어서, 상기 환원제는 H2, 메탄올, 에탄올, 프로판올, 이소프로필 알콜 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 반도체 처리 방법.
  18. 제12항에 있어서, 상기 환원제는 상기 챔버 내 가스의 전체 체적의 2 체적% 이하를 구성하는 것을 특징으로 하는 반도체 처리 방법.


KR1020100014780A 2009-02-20 2010-02-18 증착 챔버 내에서 산화로부터의 도전체 보호 KR101548129B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/390,145 US7829457B2 (en) 2009-02-20 2009-02-20 Protection of conductors from oxidation in deposition chambers
US12/390,145 2009-02-20

Publications (2)

Publication Number Publication Date
KR20100095383A true KR20100095383A (ko) 2010-08-30
KR101548129B1 KR101548129B1 (ko) 2015-08-28

Family

ID=42631351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100014780A KR101548129B1 (ko) 2009-02-20 2010-02-18 증착 챔버 내에서 산화로부터의 도전체 보호

Country Status (3)

Country Link
US (1) US7829457B2 (ko)
JP (1) JP5599623B2 (ko)
KR (1) KR101548129B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
KR20170040269A (ko) 2014-08-01 2017-04-12 더 거번먼트 오브 더 유나이티드 스테이츠 오브 아메리카 에즈 레프리젠티드 바이 더 세크러테리 오브 더 네이비 화합물 반도체 장치를 위한 에피택셜 금속성 전이 금속 질화물 레이어
JP7258826B2 (ja) 2020-06-30 2023-04-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123866A (ja) 1982-01-14 1983-07-23 Agency Of Ind Science & Technol 気相メッキ方法
JP2624736B2 (ja) 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
JP2655666B2 (ja) 1988-02-10 1997-09-24 株式会社日立製作所 配線形成方法
US5008160A (en) 1988-07-11 1991-04-16 Jenkin William C Method of securing adherent coatings by CVD from metal carbonyls, and articles thus obtained
US5518061A (en) * 1988-11-10 1996-05-21 Lanxide Technology Company, Lp Method of modifying the properties of a metal matrix composite body
US5108983A (en) 1989-11-21 1992-04-28 Georgia Tech Research Corporation Method for the rapid deposition with low vapor pressure reactants by chemical vapor deposition
JP2892170B2 (ja) 1990-07-20 1999-05-17 株式会社東芝 熱処理成膜方法
US5253656A (en) * 1991-05-23 1993-10-19 Rincoe Richard G Apparatus and method for monitoring contact pressure between body parts and contact surfaces
GB9206442D0 (en) 1992-03-25 1992-05-06 Metal Research Semiconductors Treatment chamber
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
US5444217A (en) 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
KR0141195B1 (ko) 1994-06-08 1998-07-15 김광호 저저항 게이트전극을 갖는 반도체소자의 제조방법
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
KR0183729B1 (ko) 1995-08-18 1999-04-15 김광호 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US5834068A (en) 1996-07-12 1998-11-10 Applied Materials, Inc. Wafer surface temperature control for deposition of thin films
US5756392A (en) 1997-01-22 1998-05-26 Taiwan Semiconductor Manuacturing Company, Ltd. Method of formation of polycide in a semiconductor IC device
US5872017A (en) 1997-01-24 1999-02-16 Seh America, Inc. In-situ epitaxial passivation for resistivity measurement
US5916378A (en) 1997-03-11 1999-06-29 Wj Semiconductor Equipment Group, Inc. Method of reducing metal contamination during semiconductor processing in a reactor having metal components
US5985691A (en) 1997-05-16 1999-11-16 International Solar Electric Technology, Inc. Method of making compound semiconductor films and making related electronic devices
US6276072B1 (en) 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
US6013134A (en) 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
US6193911B1 (en) 1998-04-29 2001-02-27 Morton International Incorporated Precursor solution compositions for electronic devices using CCVD
US6329899B1 (en) 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
KR100297628B1 (ko) * 1998-10-09 2001-08-07 황 철 주 반도체소자제조방법
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6204204B1 (en) 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6265297B1 (en) 1999-09-01 2001-07-24 Micron Technology, Inc. Ammonia passivation of metal gate electrodes to inhibit oxidation of metal
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6743473B1 (en) 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
JP2001262378A (ja) 2000-03-16 2001-09-26 Matsushita Electric Ind Co Ltd プラズマ処理方法
US6679951B2 (en) 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US6838115B2 (en) 2000-07-12 2005-01-04 Fsi International, Inc. Thermal processing system and methods for forming low-k dielectric films suitable for incorporation into microelectronic devices
US6458714B1 (en) 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
US7022541B1 (en) 2001-11-19 2006-04-04 The Board Of Trustees Of The Leland Stanford Junior University Patterned growth of single-walled carbon nanotubes from elevated wafer structures
US7256370B2 (en) 2002-03-15 2007-08-14 Steed Technology, Inc. Vacuum thermal annealer
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US6890867B2 (en) 2003-02-25 2005-05-10 Micron Technology, Inc. Transistor fabrication methods comprising selective wet-oxidation
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
KR100615602B1 (ko) * 2004-09-15 2006-08-25 삼성전자주식회사 매끄러운 표면을 갖는 타이타늄 나이트라이드 막의 형성방법들 및 이를 이용한 반도체 장치의 형성방법들
US7966969B2 (en) * 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7435665B2 (en) 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
JP2006196910A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
US20060240680A1 (en) 2005-04-25 2006-10-26 Applied Materials, Inc. Substrate processing platform allowing processing in different ambients
US7851358B2 (en) 2005-05-05 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low temperature method for minimizing copper hillock defects
JP2007077455A (ja) 2005-09-14 2007-03-29 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP5036172B2 (ja) * 2005-11-21 2012-09-26 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
US7407875B2 (en) 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof

Also Published As

Publication number Publication date
KR101548129B1 (ko) 2015-08-28
JP2010209465A (ja) 2010-09-24
JP5599623B2 (ja) 2014-10-01
US20100216306A1 (en) 2010-08-26
US7829457B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
US6348420B1 (en) Situ dielectric stacks
US7790556B2 (en) Integration of high k gate dielectric
KR101002445B1 (ko) 단일 웨이퍼 저압 화학 기상 증착을 이용한 실리콘 산화물 및 옥시나이트라이드 증착 방법
JP4281082B2 (ja) 堆積前の表面調整方法
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP2006511946A (ja) 高品質の低温窒化シリコン膜を形成するための方法及び装置
US9245793B2 (en) Plasma treatment of low-K surface to improve barrier deposition
US20110151660A1 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
JP2005310927A (ja) 紫外線照射による高品質シリコン窒化膜の成膜方法
KR100860683B1 (ko) 성막 방법 및 열처리 장치
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
KR20180111556A (ko) 에칭 방법 및 에칭 장치
KR101579504B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
JP3578155B2 (ja) 被処理体の酸化方法
JP5224628B2 (ja) ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン／シリコン複合膜を形成する方法
KR101217393B1 (ko) 성막 방법, 플라즈마 처리 장치 및 기억 매체
TWI515803B (zh) 矽化鉭內的摻雜鋁
US8507388B2 (en) Prevention of oxidation of substrate surfaces in process chambers
JP2003023006A (ja) 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
JP2021008642A (ja) 基板処理方法及び基板処理装置
JP2003077913A (ja) 被処理体の窒化方法及び半導体素子
JP2005197446A (ja) 成膜装置及び成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 5