JPWO2003026019A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2003026019A1 JPWO2003026019A1 JP2003529534A JP2003529534A JPWO2003026019A1 JP WO2003026019 A1 JPWO2003026019 A1 JP WO2003026019A1 JP 2003529534 A JP2003529534 A JP 2003529534A JP 2003529534 A JP2003529534 A JP 2003529534A JP WO2003026019 A1 JPWO2003026019 A1 JP WO2003026019A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- semiconductor device
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 135
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 15
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 234
- 229910052757 nitrogen Inorganic materials 0.000 claims description 122
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 120
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 105
- 229910052710 silicon Inorganic materials 0.000 claims description 105
- 239000010703 silicon Substances 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 57
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 45
- 238000005121 nitriding Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 239000007800 oxidant agent Substances 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 125000004429 atom Chemical group 0.000 claims description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052755 nonmetal Inorganic materials 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 31
- 238000009792 diffusion process Methods 0.000 abstract description 27
- 239000010408 film Substances 0.000 description 331
- 239000000758 substrate Substances 0.000 description 66
- 108091006146 Channels Proteins 0.000 description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 29
- 239000007789 gas Substances 0.000 description 29
- 239000001301 oxygen Substances 0.000 description 29
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 28
- 239000000203 mixture Substances 0.000 description 25
- 238000010438 heat treatment Methods 0.000 description 24
- 238000000137 annealing Methods 0.000 description 21
- 238000000231 atomic layer deposition Methods 0.000 description 21
- 238000002425 crystallisation Methods 0.000 description 21
- 230000008025 crystallization Effects 0.000 description 21
- 239000010410 layer Substances 0.000 description 18
- 238000005546 reactive sputtering Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 17
- 239000010409 thin film Substances 0.000 description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 14
- 229910021529 ammonia Inorganic materials 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 12
- 239000012298 atmosphere Substances 0.000 description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 11
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 229910052593 corundum Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 229910001845 yogo sapphire Inorganic materials 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 229910052746 lanthanum Inorganic materials 0.000 description 5
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000007792 addition Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- -1 for example Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002829 nitrogen Chemical class 0.000 description 3
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229940110728 nitrogen / oxygen Drugs 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005191 phase separation Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、半導体上にＡｌ、Ｏ、Ｎ原子を主体とする膜を用いる。または、ＭＩＳ構造を有する半導体装置において、ソース、ドレインの間のチャネル領域上に、ゲート絶縁膜としてＡｌ、Ｏ、Ｎ原子を主体とする膜を設ける。ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜に要求される特性を満足する。特に、膜中の固定電荷を持たず、不純物拡散が低減される。
Description
技術分野
本発明は、半導体装置に用いられる絶縁膜及びその絶縁膜の製造方法に関する。また、本発明は、その絶縁膜を用いたトランジスタ素子、半導体装置及びその製造法に関する。
背景技術
近年、半導体デバイスの更なる高集積化・高性能化・省消費電力を実現するために、半導体デバイスに用いる絶縁膜に関して、その特性を改善するために様々な研究がなされている。半導体デバイスに用いられる絶縁膜としては、トランジスタのゲート絶縁膜、素子分離膜、キャパシタ絶縁膜、層間絶縁膜、パッシベーション膜などがあり、それぞれ用いる箇所に応じた絶縁膜材料の研究が進められている。
絶縁膜については、リーク電流を保持しつつシリコン酸化膜換算膜厚ｔｏｘの縮小を図ることが試みられている。シリコン酸化膜換算膜厚ｔｏｘは、比誘電率ε、実膜厚ｔの薄膜に対して ｔｏｘ＝εＳｉＯｔ／εで定義される。
例えば、ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜には、シリコン酸化膜換算膜厚１ｎｍ以下でゲートリーク電流密度がゲート電圧１．０Ｖ時に１Ａ／ｃｍ２以下である絶縁特性が要求されている。
従来、トランジスタのゲート絶縁膜として、シリコン酸化膜が使用されてきた。しかし、膜厚１ｎｍ以下のシリコン酸化膜に電圧１Ｖを印加すると、直接トンネル電流だけでも１０Ａ／ｃｍ２を超えるため、使用することができない。
そこで、上記絶縁膜として高誘電率を有する金属酸化物を適用することが試みられている。ゲート絶縁膜への金属酸化物の適用によりチャネル中電子の移動度の劣化がなければ、トランジスタの速度を落とすことなく低電圧化・省消費電力が実現できる。
ゲート絶縁膜に適用される金属絶縁物には、上記の絶縁特性だけではなく、次のような特性も求められる。
第一に、トランジスタ製造プロセス中熱処理によるゲート容量の低下を防ぐために、シリコン基板（もしくは極薄のシリコン酸化膜・シリコン窒化膜・シリコン酸窒化膜のうちいずれかに覆われたシリコン基板）との界面が熱力学的に安定であることである。
第二に、トランジスタの閾値シフト・チャネル移動度低下抑制のため膜中に固定電荷を持たないことである。
第三に、トランジスタの閾値シフト・ばらつきを抑制するため膜中の不純物拡散が起こらないことである。
絶縁性、シリコン基板との界面安定性の観点から、現在までにＺｒＯ２、ＨｆＯ２及びそのシリケート、ランタン系の酸化物及びそのシリケートのゲート絶縁膜への適用が研究されている。ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物は誘電率が２０以上と高く、絶縁性に優れているが、ゲート絶縁膜として使用するには以下のような問題がある。
まず、結晶化温度が４００〜６００度と低いため、トランジスタを作成した場合、その形成時プロセス中の熱処理により絶縁膜の顕著な結晶化が起きる。そのため、シリコンとの界面の平坦性が低下しチャネル中の移動度が低下する。さらに、絶縁膜にランダムにできた粒界は特性ばらつきの原因となる可能性がある。また、結晶の粒界を通して上部電極の物質がシリコン基板に到達するとトランジスタ作製時にチャネルの移動度の低下、閾値のシフトのばらつきが起きトランジスタ性能が劣化する可能性が高い。
さらに、結晶化が面内でランダムに起こると、ゲート絶縁膜エッチング時に均一にエッチングできず、その結果ソース・ドレイン領域にエッチング残りが生じる可能性がある。その上、ジルコニウム、ハフニウム、ランタン系の金属は従来のシリコン半導体デバイスのプロセスには存在しなかった物質であり、シリコン半導体製造ライン導入のためには多くの汚染調査を行う必要がある。よって、ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物をシリコン半導体トランジスタのゲート絶縁膜として用いるのは現在のところ難しい。
ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物のシリケートは誘電率が１０程度ではあるが大きなバンドギャップを持ち、また、相分離・結晶化温度が８００度以上と高温であるためゲート絶縁膜として有望視されている。しかし、シリケートは、膜厚の均一性などの観点からゲート絶縁膜の成膜方法として最も有望視されている気相原子層成長を用いて成膜できない。
また、ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物を含むので、やはり製造ライン導入のためには多くの汚染調査を行う必要がある。よって、ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物のシリケートをシリコン半導体トランジスタのゲート絶縁膜として用いるのは現在のところ難しい。
結晶化温度が高く、またＡｌがシリコン半導体プロセスにすでに存在することから、ゲート絶縁膜として酸化アルミニウム（Ａｌ２Ｏ３）の適用の研究もなされている。Ａｌ２Ｏ３は比較的高い比誘電率（非晶質で８〜１０程度、単結晶では１２程度）と高い絶縁性を持ち且つシリコンとの界面が熱力学的に安定である。また、Ａｌ２Ｏ３は、８００度以上の結晶化温度を持つ。Ａｌがシリコン半導体プロセスにすでに常用されている元素である。また、Ａｌ２Ｏ３は、ゲート絶縁膜の成膜方法として最も有望視されている気相成長原子層成長を用いて成膜可能である。以上の理由から、Ａｌ２Ｏ３は、上記のゲート絶縁膜として、近年盛んに研究されている。
インターナショナル・エレクトロン・デバイス・ミーティング・テクニカル・ダイジェスト２０００年度版２２３ページ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ ２０００ Ｐ．２２３）には、ゲート絶縁膜として酸化アルミニウム膜を、ゲート電極として多結晶シリコンを用いゲート長０．０８μｍの微細トランジスタを試作した報告がある。しかしながら、これには以下の問題点がある。
第一に、酸化アルミニウム（Ａｌ２Ｏ３）膜中には負の固定電荷が存在する点である。酸化アルミニウム中にＡｌ欠損もしくは格子間酸素があると負に帯電した固定電荷が発生すると考えられる。現在この負電荷の起源がどちらであるかについては明らかになっていないが、この負の固定電荷のため酸化アルミニウム（Ａｌ２Ｏ３）膜をゲート絶縁膜に適用した場合チャネル中の電子の移動度が低下してしまう。またトランジスタの閾値もシフトしてしまう。実際にこの報告では、膜中の負の固定電荷のために電子の移動度がシリコン酸化膜を用いた場合の１／３になりゲート絶縁膜として酸化アルミニウム膜を用いた利点が見出せない。
第二に、酸化アルミニウム薄膜にホウ素に対する拡散耐性がないことである。このため、従来のようにゲート電極としてホウ素をドープした多結晶シリコンを用いた場合トランジスタの閾値シフトが起こってしまう。
アプライド・フィジックス・レターズ７７巻２２０７ページ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．７７（２０００），Ｐ．２２０７）には、ホウ素ドープ多結晶シリコン電極／Ａｌ２Ｏ３（８ｎｍ）／ｎ−Ｓｉ系においてアニール温度を８００度から８５０度とした場合、多結晶シリコン電極よりＡｌ２Ｏ３を通ってシリコン基板に８．８×１０１２Ｂｉｏｎｓ／ｃｍ２のホウ素が拡散しフラットバンド電圧が１．５４Ｖと大幅にシフトしたとの報告がある。
トランジスタを形成する際には１０００℃程度の熱処理があるため、ホウ素の拡散により、トランジスタの大幅な閾値のシフト・ばらつきが起こってしまう。そこで、この報告は、Ａｌ２Ｏ３膜とＳｉとの間に０．５ｎｍ以下の非常に薄いシリコン酸窒化膜を設け、ホウ素の拡散をブロックすることで８００℃〜８５０℃のアニール後も、フラットバンドシフト電圧差を９０ｍＶ程度にすることができたと報告している。しかしながら、先に述べたように、Ａｌ２Ｏ３をゲート絶縁膜に適用する場合に、負の固定電荷によるチャネル電子の移動度低下してしまう。また、界面にシリコン窒化膜を用いると、シリコンとの界面の窒素濃度が大きくなり、正の固定電荷によりチャネル中の電子の移動度が低下してしまう。
特開平７−１９３１４７号公報には、ＳｉＯ２とＳｉ３Ｎ４の積層膜にＡｌを導入し、サイアロン（Ｓｉ３Ｎ４−ＡｌＮ−Ａｌ２Ｏ３系固容体）をゲート絶縁膜として適用することにより、絶縁性と誘電率の向上を図っている。しかしながら、Ｓｉを多量に含んでいるので、誘電率が低下してしまう。
以上のように、Ａｌ２Ｏ３をゲート絶縁膜として使用可能とするには、絶縁性及びシリコンとの界面安定性を保持しつつ、固定電荷を低減し且つ膜中不純物拡散を低減する必要がある。しかし、現在のところそれを同時に実現することは困難であり、特にＡｌ２Ｏ３の固定電荷を減少させるための解決策は存在しない。
本発明は、これらの問題に鑑みてなされたものであり、特に半導体トランジスタのゲート絶縁物として酸化アルミニウムを用いる際の問題点を解決する。本発明は、ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜に要求される特性を満足する、特に膜中固定電荷を持たずまた膜中不純物拡散が低減された金属絶縁体薄膜をゲート絶縁膜に用いたデバイスの構造・製造方法を提供することを目的とする。
発明の開示
本発明の半導体装置は、ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、半導体がシリコンを主とする膜、またはシリコンであり、絶縁膜はＡｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする。また、本発明は、ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、前記半導体がシリコンを主とする膜、またはシリコンであり、前記絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする。
本発明は、ソース領域とドレイン領域とチャネル領域と、チャネル領域と絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、チャネル領域がシリコンを主とする膜、またはシリコンであり、絶縁膜がＡｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする。また、ソース領域とドレイン領域とチャネル領域と、チャネル領域と絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、チャネル領域がシリコンを主とする膜、またはシリコンであり、絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする。
さらに、本発明の半導体装置の絶縁膜は、非金属原子中の窒素濃度比が０．１％以上１０％以下であり、絶縁膜の膜厚が５ｎｍ以下であることを特徴とする。
本発明は、ソース領域とドレイン領域と、チャネル領域と、チャネル領域と第１の絶縁膜、第２の絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、第１の絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、第２の絶縁膜が、Ａｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする。また、ソース領域とドレイン領域とチャネル領域と、チャネル領域と第１の絶縁膜、第２の絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、第１の絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、第２の絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする。さらに、本発明の半導体装置は、第１の絶縁膜が第２の絶縁膜よりもチャネル領域側に存在することを特徴とし、ゲート電極が、多結晶シリコンまたはシリコンゲルマニウム混晶、金属窒化物であることを特徴とする。
本発明の絶縁膜の製造方法は、アルミニウムを堆積する工程と、酸化剤と窒化剤を同時に供給し酸化と窒化を行う工程とにより酸窒化アルミニウム膜を形成することを特徴とする。または、アルミニウムを堆積する工程と酸化剤と窒化剤を交互に供給し酸化と窒化を行う工程とにより酸窒化アルミニウム膜を形成することを特徴とする。また、本発明の絶縁膜の製造方法は、酸化アルミニウム堆積する工程と、酸化アルミニウムを窒化する工程とにより酸窒化アルミニウム膜を形成することを特徴とする。また、本発明の絶縁膜の製造方法は、非金属原子中の窒素濃度比が０．１％以上１０％以下であることを特徴とする。
さらに本発明の半導体装置の製造方法は、上記記載の絶縁膜を形成する工程を含むことを特徴とする。また本発明の半導体装置の製造方法は、上記の絶縁膜の製造方法によりゲート絶縁膜を形成する工程を含むことを特徴とする。
本発明者は、絶縁膜にＡｌ、Ｏ、Ｎ原子を主体とする膜を用いることにより、優れた絶縁特性、シリコンとの界面安定性を示し、かつ高誘電率で固定電荷が低く、膜中の不純物拡散が抑制できることを見出した。Ａｌ、Ｏ、Ｎ原子を主体とする膜、例えば、酸化アルミニウムに窒素添加を行った酸窒化アルミニウムを用いた場合には、膜中の負の固定電荷密度は著しく低減した。また、窒素添加された酸窒化アルミニウムとシリコン界面（もしくは極薄のシリコン酸化膜・シリコン酸窒化膜等のうちいずれかに覆われたシリコン基板）との界面が熱力学的に安定であり、膜中の不純物原子の拡散が抑制されることを確認した。
Ａｌ、Ｏ、Ｎ原子を主体とする膜において、膜中の負の固定電荷密度が低減する理由については、定かではないが、窒素が固定電荷の起源となる欠陥を補償することによるものと推論している。また、膜中の不純物拡散が低減する理由についても定かではないが、窒素の添加により固定電荷の起源となる欠陥が低減したためと推論している。
ここでいうＡｌ、Ｏ、Ｎを主体とする膜とは、基本的にはアルミナ（Ａｌ２Ｏ３）と窒化アルミニウム（ＡｌＮ）の固溶体の薄膜であり、その化学組成は（１−ｘ）ＡｌＯ３／２・ｘＡｌＮと表記できる。ここに、（１−ｘ）、ｘはそれぞれ固溶体中でのＡｌ２Ｏ３とＡｌＮの構成比を表し、０＜ｘ＜１である。このような絶縁膜を指して、以後は酸窒化アルミニウム膜と称する。
なお、実施の形態においては、ＳＩＭＳ等による組成分析から直接に求められることから、非金属元素（酸素と窒素の和）のうちの窒素原子の比で酸窒化アルミニウム絶縁膜の組成比を表すこともある。この「非金属元素中の窒素濃度比」と上記した固溶体表式中のモル組成比ｘとの換算は容易であり、非金属元素中の窒素濃度比は、 ２ｘ／（３−ｘ） という式から換算できる。
このような酸窒化アルミニウム膜は、その構造として結晶構造、アモルファス構造のいずれもとることができる。しかし、半導体装置中の絶縁膜としての利用を考慮すると、結晶粒界が存在せずリーク電流が低く抑えられるアモルファス構造であることが好ましい。
また、上記した固溶体表式は、それぞれ化学量論組成のアルミナ、窒化アルミニウムが固溶した理想的な場合を示すものであるが、実際の、特にアモルファス状態の膜ではこの元素構成比は理想状態からずれることがある。しかし、リーク電流や固定電荷密度が許容される範囲において若干のずれは許容される。具体的には、Ａｌに対する酸素及び窒素量が、化学量論組成の場合の−１０％〜＋５％の範囲で変動しても、絶縁膜の特性には殆ど影響を与えない。本発明における酸窒化アルミニウムには、このような若干の組成のずれがある場合も含まれる。
さらに、本発明の酸窒化アルミニウム膜は、Ａｌ、Ｏ、Ｎ以外の原子を添加物として含有していてもよい。ただし、膜中へのＡｌ、Ｏ、Ｎ以外の添加は、膜の結晶化温度、誘電率、絶縁性に影響を及ぼすことがあるので、結晶化温度の低下、誘電率の低下、絶縁性等の特性劣化を生じないことが好ましい。具体的には、本発明で用いる酸窒化アルミニウム膜には、Ｚｒ、Ｈｆあるいはランタノイド系金属を添加することができる。これらの金属はＺｒＯ２、ＨｆＯ２などの絶縁性酸化物の形で添加し、母体となる酸窒化アルミニウムと固溶体を形成することが好ましい。この際、添加する金属酸化物の量を全体の２０％以内、好ましくは１０％以内とするならば、特性劣化は殆ど無視できる。
すなわち、添加する金属酸化物をＭＯ、添加物のモル比をｙとするとき、
（１−ｙ）｛（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ｝・ｙＭＯ
においてｙ≦０．２、好ましくはｙ≦０．１であることが望ましい。
また、金属酸化物以外にも、絶縁性金属窒化物などの絶縁性物質を添加することも可能である。
酸窒化アルミニウム膜は、半導体デバイスに適用可能な絶縁体膜のどれに使用しても良い。ここでは、主にゲート絶縁膜として用いた例を示しているが、高誘電率を有するため、例えばＤＲＡＭの容量絶縁膜として使用しても良い。また、ＭＩＳ構造の半導体としては、シリコンを主とする膜を用いることができる。
シリコンを主とする膜とは、シリコン以外の、例えばゲルマニウム、炭素等を添加したものであっても良い。しかし、例えば、ゲルマニウム、炭素を添加した場合には、ゲルマニウムは全体の２０％、または１０％以下、炭素は全体の１％以下程度であることが望ましい。例えば、Ｓｉ（１−ｘ−ｙ）・Ｇｅｘ・Ｃｙと表すとすると、ｘ、ｙはそれぞれ０≦ｘ≦０．２、０≦ｙ≦０．０１であることが望ましい。このように、半導体としては、シリコン単結晶だけでなく、ゲルマニウム等のＩＶ族半導体、シリコン基板だけでなく、ＳＯＩでも用いることができる。
また、基板の厚さ、半導体の膜厚もトランジスタの形成に有効な膜厚であれば、どのような厚さでも可能である。本発明の絶縁膜を用いることにより、アルミナに比較して固定電荷密度を低くすることができる。これはトランジスタのゲート絶縁膜として使用した場合も劣化を起こさず安定である。
さらに、上記絶縁膜は、窒素の濃度比が、０．１％以上１０％以下であることが望ましい。ここでいう窒素の濃度比とは、酸窒化アルミニウム膜中の非金属原子（主に窒素原子と酸素原子の総量）を１としたときの窒素原子の割合を示している。窒素の濃度比が０．１〜１０％の時には、フラットバンドシフトが低減され不純物の拡散が抑制でき、かつ固定電荷密度が低減される。
また、窒素の濃度比が、０．１〜１０％であれば、窒化アルミニウムの誘電率・バンドギャップ（比誘電率：６．２、バンドギャップ：６．２ｅＶ）が酸化アルミニウム（比誘電率（非晶質）：８〜１０程度、バンドギャップ：８．３ｅＶ）に比べ小さいことによる絶縁性の劣化がほとんど無く、不純物拡散の抑制が得られるからである。
窒素の濃度比が０．１％となった場合に、アルミナに比べ固定電荷密度が急激に減少し、さらに窒素の濃度比が３．５％となるに従い減少傾向は飽和しほぼ固定電荷密度の最小値に近づく。従って、窒素の濃度比は少なくとも０．１％以上、さらに好ましくは３．５％以上とすることが望ましい。窒素の濃度比が１０％より増えると、リーク電流密度が急激に増え、また誘電率が急激に低下し、結晶化温度が急激に下がる。このような理由から、窒素の濃度比を１０％以下にすることが望ましい。
さらに、上部電極が不純物添加多結晶シリコンの場合、熱処理前後のフラットバンド電圧の差がより減少することから、窒素の濃度比がさらに５％以下であることが好ましい。なお、これを（１−ｘ）ＡｌＯ３／２・ｘＡｌＮで表現したｘに換算すると、窒素の濃度比が０．１〜１０％では、ｘは約１．５０×１０−３〜１．４３×１０−１（０．１５％〜１４．３％）となる。
結晶化温度は窒素濃度の増加により低下するが、窒素濃度が５％以下の場合は結晶化温度が８００度以上に保たれていること、さらに結晶化した場合においても粒界が十分発達したり表面平坦性が低下したりしないからである。
絶縁膜の膜厚は５ｎｍ以下であることが望ましい。これは、欠陥を効果的に補償させることができる窒素プラズマを用いる場合に、窒素プラズマ中の活性種が、５ｎｍよりも深いと付近で急激に失活してしまうため、５ｎｍより深い領域には窒素が入っていかないからである。
絶縁膜は、２種以上の積層膜であっても良く、この場合にはいずれかの層に酸窒化アルミニウム膜があれば良い。酸窒化アルミニウム膜以外の層には、シリコン酸化膜または、シリコン酸窒化膜が考えられる。好ましくは、絶縁膜が、第１の絶縁膜、第２の絶縁膜を有する２種の積層膜であり、第２の絶縁膜として酸窒化アルミニウム膜、第１絶縁膜としてシリコン酸化膜またはシリコン酸窒化膜であることが好ましい。
絶縁膜をゲート絶縁膜として用いる場合には、チャネル領域側から第１の絶縁膜、第２の絶縁膜、ゲート電極という順で構成することが望ましい。この場合、第１の絶縁膜の厚さは、０．５ｎｍ程度の極薄であることが望ましい。これは、極薄にすることで、酸窒化アルミニウム膜の実効比誘電率の低下を防ぎ、またシリコンとの界面準位密度も低減されるためチャネル中の電子の移動度の低下が抑制でき更なるトランジスタの高速化を実現できるためである。
ここで、高温での熱処理等により、これら第１の絶縁膜、第２の絶縁膜との界面にＳｉを含有した新たな層が形成されることも考えられる。しかしながら、Ｓｉの含有量は、それによる誘電率の低下を無視できる程度のわずかな量であり、そのような層が形成されたとしても本発明の絶縁膜の少なくとも一部にはＡｌ、Ｏ、Ｎのみからなる層が存在するため、高誘電率を保持することができる。
シリコン半導体トランジスタのゲート絶縁膜として酸窒化アルミニウムを用いた場合に、ゲート電極として多結晶シリコンもしくはシリコン・ゲルマニウム混晶を用いると、酸窒化アルミニウムの高い不純物拡散耐性のために、ホウ素などのドーピング元素拡散による閾値シフト・移動度の低下がほとんどないシリコン半導体トランジスタを実現できる。
シリコン半導体トランジスタのゲート絶縁膜として酸窒化アルミニウムを、ゲート電極として金属窒化物を用いると、ゲート電極形成以後のトランジスタ作製プロセスで金属窒化膜の仕事関数は変化しない。これは、酸窒化アルミニウムでは欠陥が補償されているため金属窒化物から窒素が抜けるための経路が存在せず、金属窒化物の酸窒化アルミニウムと接する部分の窒素量が一定に保たれるためである。よって、ゲート電極形成以後のトランジスタ作製プロセスの自由度が向上し生産性が向上する。
また、この絶縁膜をトランジスタのゲート絶縁膜として使用した場合、ゲート電極の側壁に用いるサイドウオールとしては、既知の材料のどんなものを用いることもでき、シリコン酸化膜、シリコン酸窒化膜等を用いることができる。
酸窒化アルミニウムを反応性スパッタで形成することにより、シリコン表面に効率良く非晶質の酸窒化アルミニウムを堆積することができる。反応性スパッタ法としては、従来行われているどの方法を用いても良い。反応性スパッタ装置としては、平行平板型、ナローギャップ型、マグネトロン型、３極管型の各種のプラズマ発生装置等、いかなるものも使用可能である。
本発明の絶縁膜形成における反応性スパッタのターゲットとしては、アルミニウム、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム等を用いることができるが、Ａｌ、酸素、窒素を効果的に導入できるものであればどんなものでも良い。また、チャンバー内に供給する酸素と窒素の混合ガスの混合比を変化させることにより、酸窒化アルミニウム中の窒素の濃度比を容易に制御することが可能である。
ターゲットとしてアルミニウムを用いる場合には、チャンバー内に少なくとも窒素、酸素を導入し、必要によっては、その他のプラズマ生成維持あるいはスパッタ効率向上のための各種供給ガス、例えばＡｒ等の希ガスを導入しても良い。
ターゲットに酸化アルミニウムを用いる場合には、少なくとも窒素ガスを導入し、必要に応じて希ガス、酸素を供給することができる。窒化アルミニウムをターゲットとした場合には、少なくとも酸素を供給ガスとして導入し、必要に応じて希ガス、窒素を供給することができる。ターゲットとして酸窒化アルミニウムを用いる場合には、少なくとも希ガスを供給ガスとして導入し、必要に応じて窒素と酸素の混合ガスを供給することができる。この場合には、通常の反応性スパッタで用いる基板温度（４００℃以下）で、非晶質の酸窒化アルミニウム膜を形成することができる。
また、ここで形成した酸窒化アルミニウムは、酸化アルミニウムを窒化した酸窒化アルミニウムの場合と比べて、酸窒化アルミニウムの構成元素として添加されているので、形成後の脱離工程が不要である。
また、形成した酸窒化アルミニウム膜を熱処理することにより、膜中に含有する酸素空孔を効果的に補償できる。ここでいう熱処理とは、シリコン表面上に形成した酸窒化アルミニウムを、酸素を含む雰囲気内でアニールすることを指す。
また、シリコン表面上にアルミニウム原料を供給し、アルミニウムを吸着する工程と、酸化剤と窒化剤の混合比を調整しながら供給し酸化と窒化を行う工程と、を同時または交互に繰り返す原子層堆積法（ＡＬＤ法）により、シリコン表面上に非金属原子中の窒素の濃度比が０．１％以上１０％以下の酸窒化アルミニウム膜を形成することができる。
このＡＬＤ法によれば、原料前駆体のウエハー表面への吸着と酸化反応を交互に繰り返すことにより、ゲート絶縁膜に要求されるウエハー内の優れた均一性を保持することができる。アルミニウムを吸着する際の金属原料としては、アルミニウムを効果的に吸着できればどのようなものでも良く、トリメチルアルミニウム等のＡｌを含む有機金属が考えられる。
また、酸化剤、窒化剤としても十分に酸化と窒化を行えるものであればどのようなものでも良い。例えば、酸化剤としてはＨ２Ｏもしくは酸素、窒化剤としては、アンモニアを用いることができる。酸窒化反応では、例えば酸化剤としてのＨ２Ｏと、窒化剤としてアンモニアとを混合したものでも良いし、酸化剤として酸素プラズマを、窒化剤としてヒドラジンもしくは窒素プラズマを用いてもよい。
また、トリメチルアルミニウムを照射後に、水や酸素プラズマを照射し、酸化アルミニウムを一原子層堆積後、窒素プラズマを照射して膜中に窒素を含有させても良い。反応性スパッタと同様に、形成した酸窒化アルミニウムを加熱しても良い。
シリコン表面上に酸化アルミニウムを形成後、酸化アルミニウムを窒化する工程により酸窒化アルミニウム膜を形成することもできる。酸化アルミニウムの形成は、反応性スパッタもしくはＡＬＤ法等、酸化アルミニウムを形成することができればどの方法を用いても良い。窒化方法としては、窒素プラズマすなわち窒素イオンと窒素ラジカルの混合体、もしくはアンモニアもしくはヒドラジンを用いる等、各種の窒化手段が可能である。
特に、窒化方法として、窒素プラズマを用いた場合には、プラズマの高い反応性のため窒化活性種がシリコン基板まで到達しない。よって、シリコン基板の窒化による固定電荷の形成を防ぎ酸化アルミニウム膜中の固定電荷を補償することが可能なため、この方法によれば閾値シフトのない、低電圧・省消費電力のトランジスタを作成することが出来る。
また、窒素プラズマを用いて窒化を行う場合には、圧力を変化させることにより膜中の窒素の濃度比を制御することができる。プラズマ生成圧力を低下するほど窒素の濃度比は増加する。これは生成圧力が低下するほど、平均自由行程の上昇やプラズマ電子温度の上昇によって、プラズマ中の窒素ラジカル等の活性効率が上昇するためである。これを利用して、例えば、圧力を１０−１Ｐａから１Ｐａまで変化させることにより、酸窒化アルミニウム膜中の窒素の濃度比を１〜１０％の範囲で容易に制御でき、固定電荷を低減し不純物拡散を効果的に抑制することが可能となる。
また、窒化工程後の熱処理によっても、酸窒化アルミニウム膜中の窒素の濃度比を好ましい範囲に制御することができることがわかった。これは、熱処理により、酸窒化アルミニウム膜中の窒素が容易に脱離するためと考えられる。熱処理の温度は、Ｓｉの酸化を防ぐため、Ｓｉの酸化温度の６００℃以下であることが望ましい。この熱処理を行うことにより、非金属原子中の窒素の濃度比が０．１％以上１０％以下の酸窒化アルミニウム膜を形成することができる。このように、窒素を熱処理によって除去すると、ゲート絶縁膜堆積以後のトランジスタ形成プロセスでの熱処理によってシリコンとゲート絶縁膜の界面においてシリコン窒化膜が生じない。従って、シリコン基板窒化による固定電荷の形成を防ぐことが出来るため、閾値シフトのない高速のトランジスタを作成することが出来る。
特開昭６４−２３５７１号公報には、ＩＩＩ−Ｖ族化合物半導体上に形成した窒化アルミニウム膜の表面または側面を酸化層で覆った構造が記載されている。これは、ＩＩＩ−Ｖ族化合物半導体上に形成した窒化アルミニウムが吸湿性であるため、ゲート絶縁膜の上側または側面から水分が浸透することを防止する保護層として酸化層を設けたものである。従って、本発明の主な目的として挙げられるゲート絶縁膜の絶縁特性、固定電荷の低減、シリコンとの界面安定性を実現しているものではなく、シリコン上に絶縁膜を形成する本発明とは本質的に異なるものである。
発明を実施するための最良の形態
（第１の実施形態）
第１の実施形態では、シリコン基板上に反応性スパッタで酸窒化アルミニウム膜を堆積した。反応性スパッタ装置として、マグネトロンスパッタ装置を使用した。基板としてはｎ型シリコン基板（１００）を使用した。ターゲットとしてアルミニウムを用い、ターゲットと基板間距離を約１０ｃｍとして反応性スパッタを行い、厚さ５ｎｍの酸窒化アルミニウム薄膜を成膜した。スパッタをしていないときのチャンバー内の圧力は５×１０−５Ｐａであった。
成膜時には酸素・窒素混合ガスを供給した。混合ガスの全圧は、基板へのスパッタ粒子の打ち込みを抑制するため、ガスの平均自由行程がターゲットとウェハーとの距離の数分の一程度になるようにするのが好ましい。ガスの平均自由行程Ｌ（ｃｍ）は、圧力がＰ（Ｐａ）のときＬ＝１．３３／Ｐとあらわされるので、例えばターゲットとウェハー間距離が１０ｃｍの時にはガス圧を０．５Ｐａ程度以上にするのが好ましい。ガス圧が安定したらＲＦ電源で周波数１３．５６ＭＨｚの高周波をターゲットと基板を載せたサセプター（ヒーターを内臓）の間に印加した。反応性スパッタ時、基板加熱は行わず窒素・酸素混合気体を供給しチャンバー内圧を０．６ＰａとしＲＦ電源（周波数１３．５６ＭＨｚ）の高周波のパワーは５００Ｗであった。酸素空孔の補償のために基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理（７００℃）で活性化した。
反応性スパッタにより成膜された酸窒化アルミニウム薄膜の固定電荷密度をフラットバンド電圧シフトから計算し求めた。固定電荷密度は１０−８Ｃ／ｃｍ２以下となり、アルミナを用いた場合と比べて固定電荷が低減されていることがわかった。また、この膜のリーク電流密度を求めると、１０−２Ａ／ｃｍ２以下となった。このリーク電流密度はフラットバンド電圧を１Ｖ超えた電圧印加時のものである。この結果により、酸窒化アルミニウム膜では、リーク電流が抑制されていることがわかった。さらに、この膜の誘電率を求めると９．５程度の値となり、酸化アルミニウムに比べ高誘電率特性が実現されることが明らかとなった。
また、この膜の結晶化温度は８００℃以上となり、高温での結晶化温度が達成された。これら窒素の濃度比と比誘電率、固定電荷密度、リーク電流密度の関係については、第２の実施の形態で詳細に述べることとする。
以上ターゲットしてアルミニウムを用いた場合について述べたが、酸化アルミニウムもしくは窒化アルミニウムもしくは酸窒化アルミニウムのいずれをターゲットに用いてもターゲットとしてアルミニウムを用いた場合と同様な結果が得られた。
（第２の実施形態）
第２の実施の形態は、シリコン基板と酸窒化アルミニウムとの間に第１の絶縁膜を設けて積層膜とした以外は、第１の実施の形態とほぼ同様である。第２の実施の形態では、基板として０．５ｎｍのシリコン酸化膜（第１の絶縁膜）付きｎ型シリコン基板（１００）を使用した点が第１の実施の形態を異なる。
アルミニウムをターゲットとして用い、ターゲットと基板間距離は約１０ｃｍで反応性スパッタを行い、厚さ５ｎｍの酸窒化アルミニウム薄膜を堆積した。スパッタをしていないときのチャンバー内の圧力は５×１０−５Ｐａであった。成膜時には酸素・窒素混合ガスを供給し、チャンバー内圧を０．６ＰａとしＲＦ電源（周波数１３．５６ＭＨｚ）の高周波のパワーは５００Ｗであった。酸素空孔の補償のために基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理（７００℃）で活性化した。
反応性スパッタにより成膜された酸窒化アルミニウム薄膜の、固定電荷量、不純物拡散、結晶化温度、リーク電流及び比誘電率の組成依存性を調べた。ここでの酸窒化アルミニウムの厚さは５ｎｍでほぼ一定とし、組成比による成膜時間の違いを考慮して膜厚一定になるように成膜を行った。
図１に活性化アニール温度が７００℃の場合における比誘電率の組成依存性を示す。比誘電率は、シリコン基板上に形成した第１の絶縁膜であるシリコン酸化膜、第２の絶縁膜である酸窒化アルミニウム膜の積層膜全体の静電容量を測定し、その値から酸窒化アルミニウム膜の比誘電率を求めた。
図１により、膜厚が一定の条件において、窒素の濃度比が１０％を超えると誘電率が急激に低下することが分かる。図１において、窒素の濃度比が７５％を超える領域についてはデータがないが、この窒素濃度領域においては絶縁性が酸化アルミニウムに対して著しく劣る点及び結晶化温度が著しく低下する点などの理由から本発明の目的に適さない領域であるためである。
図２Ａに、フラットバンド電圧シフトから計算した酸窒化アルミニウム薄膜中の固定電荷密度の組成依存性を示す。図２Ｂは図２Ａの一部を拡大したものである。図２Ａおよび図２Ｂより酸化アルミニウムに窒素を添加した結果、固定電荷密度が減少していることがわかる。また、図２Ｂにより、窒素の濃度比が０．１％となったときに固定電荷がアルミナに比べて急激に減少しており、さらに１％となった場合には、アルミナに比べ固定電荷密度が約１／１０以下に減少しているのがわかる。また、さらに窒素の濃度比が３．５％となった場合に固定電荷密度が最小値に近づいていき、５％付近で最小値となっているのがわかる。この後、窒素の濃度比を増加し続けても、固定電荷密度の減少が起こっていない。図１の比誘電率の組成依存性から換算膜厚を考慮すると、窒素の濃度比が増加するに従って換算膜厚は増加する。このため、換算膜厚を一定値とするという要求のもとでは、実際の膜厚は小さくなり、それに伴って固定電荷密度も減少することが予想される。しかしながら、比誘電率の組成による変化量は、図２Ａおよび図２Ｂの固定電荷密度の変化量とケタ違いに小さいので、換算膜厚を所定の条件で一定とした場合にも、窒素の濃度比が、０．１〜１０％であれば、十分に固定電荷を低減することができる。
次に、図３に、リーク電流の組成依存性を示した。リーク電流密度はフラットバンド電圧を１Ｖ超えた電圧印加時のものである。窒素の濃度比が１０％以上になるとリーク電流密度が急増することがわかる。これについても、換算膜厚を一定値にするという要求のもとでは、窒素の濃度比の増加に伴い実際の膜厚が小さくなることを考慮すると、リーク電流密度は実線の傾きより大きくなり急激に増加することが考えられる。しかし、先に述べたことと同様、図３のリーク電流密度の変化量に比べて比誘電率の変化量がケタ違いに小さいので、換算膜厚を所定条件で一定としても窒素の濃度比が０〜１０％とした場合に、リーク電流を低減させることができる。
また、図２Ａ、図３には窒素濃度が７５％を超える領域についてはデータがないが、この窒素濃度領域においては絶縁性が酸化アルミニウムに対して著しく劣る点及び結晶化温度が著しく低下する点などの理由から本発明の目的に適さない領域である。
図４に活性化アニール温度が７００℃と８００℃時のフラットバンド電圧差の組成依存性を示す。図４より酸化アルミニウムに５％以下の窒素を添加した結果フラットバンドの差がほとんどなくなっていることがわかる。また、窒素の濃度比が０．１〜１０％の範囲では、フラットバンド電圧の差が、０．６Ｖ以下であり、さらに、窒素の濃度比が１〜５％の範囲であれば、フラットバンド電圧の差が０．３Ｖ以下となり、不純物の拡散が抑えられていることがわかる。また、窒素の濃度比が５％を超えるとホウ素の拡散抑制効果が低下する。それは、後述するように当該窒素濃度領域においては酸窒化アルミニウム薄膜の著しい結晶化によって上部電極とシリコン基板を結ぶ結晶粒界が形成されホウ素がその粒界を介してシリコン基板に拡散するためと考えられる。また、これについても、換算膜厚を所定条件とすると、グラフの形状が若干変化することが考えられるが、比誘電率の変化量が小さいため、影響は及ばない。図４においても窒素濃度が７５％を超える領域についてはデータがないが、理由は上記と同様で、この窒素濃度領域においては絶縁性が酸化アルミニウムに対して著しく劣る点及び結晶化温度が著しく低下する点などの理由から本発明の目的に適さない領域であるためである。
また、作成した酸窒化アルミニウムの結晶化温度の組成依存性を、酸窒化アルミニウムを窒素中で１分間急速加熱しＸ線回折測定することにより求めた。この結果を図５に示す。使用Ｘ線はＣｕＫα（波長：０．１５４１８ｎｍ）である。測定に用いた酸窒化アルミニウム膜の膜厚は２５ｎｍであった。図５より非金属原子中の窒素濃度が１０％を超える場合結晶化温度が８００℃以下となり、８００℃以上の加熱により酸窒化アルミニウムが相分離を起こしかつ窒化アルミニウムが結晶化していることが分かる。よって非金属原子中の窒素濃度が１０％を超える場合上記のような不純物拡散が起きているものと推論される。
さらに、第１の絶縁膜、第２の絶縁膜を有する積層膜である場合に、第１の絶縁膜として本実施の形態のようにシリコン酸化膜だけでなく、シリコン酸窒化膜等の他の絶縁膜を用いた場合であっても、シリコンとの界面が熱力学的に安定となることはＴＥＭ観察を用いて確認できた。これにより、シリコンと酸窒化アルミニウムとの界面に第１の絶縁膜を設け積層膜とすることによって、シリコン界面順位密度が低減されることがわかった。
以上ターゲットしてアルミニウムを用いた場合について述べたが酸化アルミニウムもしくは窒化アルミニウムもしくは酸窒化アルミニウムのいずれをターゲットに用いてもターゲットしてアルミニウムを用いた場合と同様な結果が得られた。
（第３の実施形態）
第３の実施の形態では、原子層堆積法（ＡＬＤ法）により酸窒化アルミニウムを形成した。本実施の形態で用いたプラズマ源付原子層堆積装置の概念図を図６に示す。本装置は試料処理室１０１と交換室１０２から成り、交換室１０２には複数枚のウェハ１０３が収納可能である。試料処理室１０１と交換室１０２の間にはゲートバルブ１０４が設けられており、それそれの部屋は複数のポンプにより構成される排気系１０５、１０６により排気される。
交換室より試料処理室に運ばれたウェハ１０８の直下にはヒータ１０７があり、ウェハを所定の温度に加熱する。また、ウェハ１０８の上方部、チャンバー上部にはプラズマ源としてＥＣＲプラズマ源１０９がある。
また、ウェハ上面に金属酸窒化物を形成するために、金属材料ガス及び酸化剤及び窒化剤ガス供給系１１０〜１２１により導入される。
ガス供給系１１０〜１２１は、金属材料ガス供給系１１０〜１１３及び酸化剤供給系１１４〜１１７及び窒化剤供給系１１８〜１２１より構成される。各々のガス供給系は基本的に同じ構成であり、１１０、１１４、１１８の原料シリンダ、１１１及び１１３、１１５及び１１７、１１９及び１２１のストップバルブ、１１２、１１６、１２０のマスフローコントローラから成る。原料シリンダ１１０には金属材料ガスのトリメチルアルミニウムが、原料シリンダ１１４には酸化剤の水もしくは酸素が、原料シリンダ１１８には窒化剤のアンモニアもしくはヒドラジンもしくは窒素が入っている。トリメチルアルミニウムの原料シリンダ１１０はマスフローコントローラ１１２の正常動作のため４５℃に加熱されている。
次に、成膜手順について説明する。ＡＬＤ法による酸化アルミニウムの堆積には、通常はトリメチルアルミニウムと酸化剤の水の交互照射が行われる。ＡＬＤ法で酸窒化アルミニウムを堆積するには、酸化剤の水にアンモニアを加えて基板に照射する。
基板としては、ｎ型シリコン基板（１００）を使用した。堆積装置は１０−５Ｐａ以下の減圧下に排気され、基板温度３００℃で、まずトリメチルアルミニウムを分圧１Ｐで１０秒照射し、つづいてＨ２Ｏとアンモニアの混合気体を１Ｐａで１０秒照射する。１サイクルあたりの堆積は約０．１ｎｍであり、２０回繰り返して２ｎｍの酸窒化アルミニウムを堆積した。本手法では、Ｈ２Ｏとアンモニアの混合比を任意に可変することにより膜中の窒素量を任意に可変できることを確認した。上記の手順により原子層堆積法で成膜した場合酸窒化アルミニウムの構成元素として窒素は添加された。
つづいて、基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理で活性化し、膜特性を評価した。本手法で堆積した酸窒化アルミニウムは、スパッタ法で堆積した前記酸窒化アルミニウム膜と、同じ窒素含有量において同等の性質を示すことを確認した。
（第４の実施の形態）
第４の実施の形態では、第３の実施の形態と同様のＡＬＤ法を用いるが、酸窒化方法として、第３の実施の形態ではＨ２Ｏとアンモニアの混合気体を用いたのに対し、第４の実施の形態ではプラズマ照射を行った点が異なる。
プラズマ照射を行う場合にも、第３の実施の形態と同様のシリコン基板を用い、図６に示した装置を使用した。プラズマ源はウエハー直上２０ｃｍの位置に取り付けてある。基板温度３００℃でトリメチルアルミニウムを照射後に、圧力１０−１ＰａでＯ２とＮ２の混合ガスを導入し、電力８０Ｗで１５秒プラズマを照射し、以後各照射を交互に繰り返すことにより酸窒化アルミニウムを堆積した。１サイクルあたりの堆積は同様に約０．１ｎｍであり、２０回繰り返して２ｎｍの酸窒化アルミニウムを堆積した。本手法では、Ｏ２とＮ２の混合比を任意に可変することにより、膜中の窒素量を任意に可変できることを確認した。つづいて、基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理で活性化し膜特性を評価した。
この方法により作成した酸窒化アルミニウムは、スパッタ法で堆積した前記酸窒化アルミニウム膜と、同じ窒素含有量において同等の性質を示すことを確認した。また、トリメチルアルミニウム照射後に水や酸素プラズマを照射して通常の酸化アルミニウムを堆積後、窒素プラズマを照射して膜中に窒素を含有させ、以後各照射を繰り返しても同等の膜が堆積できることを確認した。
以上示したように、ＡＬＤ法により作成した酸窒化アルミニウム膜においても、固定電荷を低減し、不純物拡散を抑制でき、かつ高誘電率特性が実現できた。
（第５の実施の形態）
第５の実施形態は、シリコンと酸窒化アルミニウムとの界面に第１の絶縁膜としてシリコン酸化膜を有し、積層膜としている点が第３の実施の形態と異なる。
ＡＬＤ法により酸窒化アルミニウム膜を堆積した。基板としては０．５ｎｍのシリコン酸化膜（第１の絶縁膜）付きｎ型シリコン基板（１００）を使用した。第３の実施の形態と同様の条件でトリメチルアルミニウムを照射し、つづいて水とアンモニアの混合気体を照射した。これを交互に繰り返し、２ｎｍの酸窒化アルミニウムを堆積した。第３の実施の形態と同様にアニールを行った後、上部電極を成膜して膜特性を評価した。本手法で堆積した酸窒化アルミニウムは、スパッタ法で堆積した前記酸窒化アルミニウム膜と、同じ窒素含有量において同等の性質を示すことを確認した。
第５の実施の形態で作成した酸窒化アルミニウム膜は、積層膜としているため、第３の実施の形態に比べて界面順位密度が低減されチャネル電子の移動度の低下が抑制できることも確認した。酸窒化アルミニウム膜とシリコンとの間の第１の絶縁膜として、シリコン酸化膜以外の絶縁膜、例えばシリコン酸窒化膜と用いても同様であった。また、Ｈ２Ｏとアンモニアの混合気体を用いる代わりに、第４の実施の形態と同様、Ｏ２とＮ２の混合ガスから生成した混合プラズマを用いてプラズマ照射を行った場合においても、同等の酸窒化アルミニウム膜が得られることができた。
（第６の実施の形態）
第６の実施の形態では、酸化アルミニウムを所定の膜厚堆積し、続いて膜表面より窒化して酸窒化アルミニウム薄膜を形成する手法を行った。酸化アルミニウムがＡＬＤ法を用いて形成し、窒素プラズマ（窒素イオンと窒素ラジカルの混合体）で窒化反応を行った。
０．５ｎｍのシリコン酸化膜付きｎ型シリコン基板（１００）を基板に使用し、ＡＬＤ法により２ｎｍのＡｌ２Ｏ３を堆積した。つづいて、Ａｌ２Ｏ３膜表面に窒素プラズマを照射した。真空反応に小型ＥＣＲプラズマ源を装着した前述の装置に基板を導入し窒化を行った。基板温度３００℃、圧力１０−１Ｐａ、電力８０Ｗで１０分窒化を行ったところ、膜に窒素が含有されていることが確認できた。
次に、基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。以上のアニールの結果、膜中に含まれる大部分の窒素は離脱し、アニール前の窒素含有量によらず約１ａｔｏｍ％の微量の窒素が含有されるのみになった。アニールによる窒素脱離は、窒化反応にアンモニアやヒドラジンを用い場合でも同様に見られた。よって、後窒化によって酸化アルミニウムに添加される容易に除去できない窒素の最大量は約１ａｔｏｍ％程度になる。
つづいて、酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理で活性化し、膜特性を評価した。以上の窒化処理を行った膜は、スパッタ法で堆積した窒素量が約１％の酸窒化アルミニウム膜と同等の性質を示すことを確認した。
また、膜中の固定電荷を１／１０に低減するまでにシリコン基板に結びついた窒素原子の面密度は、１×１０−１０／ｃｍ２となり、小さくすることができることを確認した。これはプラズマの高い反応性のため窒化活性種がシリコン基板まで到達しないことによる。よって、この方法によれば閾値シフトのない、低電圧・省消費電力のトランジスタを作成することが出来る。
以上窒素プラズマを使用した例について述べたが、窒化反応にアンモニアやヒドラジンを用い窒化しても同様の効果が得られることを確認した。
（第７の実施の形態）
第７の実施の形態では、第６の実施の形態で行った酸化アルミニウムを窒化する方法において、圧力の変化による窒素の濃度比変化を調べた。
シリコン酸化膜に覆われたシリコン基板上に、１００ｎｍの酸化アルミニウム堆積し、窒素圧力を変化させて、窒素プラズマによって窒化した場合の窒素プロファイルを調べた。窒化の条件は第３の実施形態と同様に行った。圧力を低くしていくとプラズマ中粒子の温度上昇のためより深くまで窒素が添加されるようになるが、プラズマが安定して生成できる最低圧力（１０−１Ｐａ）時においては、５ｎｍ程度までしか窒素は入っていかなかった。よって、酸化アルミニウムへの窒素添加の際に、固定電荷を補償できる能力が高い窒素プラズマを用いる場合、酸化アルミニウムの膜厚は５ｎｍ以下とするべきであることがわかった。
以上の実施形態では、基板としてシリコン酸化膜に覆われたシリコン基板を用いたが、これらの結果は、シリコン基板もしくは極薄のシリコン酸窒化膜のうちいずれかに覆われたシリコン基板を用いた場合においても同様である。
（第８の実施の形態）
図７Ｄに第１の実施形態に係わるｎ型トランジスタの断面図を示す。
不純物濃度５×１０１５ｃｍ−３程度のｎ型単結晶シリコン基板２０１上にＳＴＩ構造の素子分離領域２０２が形成されている。また、ｎ型トランジスタ形成領域にはｐウェル（図示せず）が形成されている。この素子分離領域２０２で分離されたトランジスタ領域には、しきい値をコントロールするための不純物濃度５×１０１６ｃｍ−３程度のｐ型チャネル不純物層が形成されており（図示せず）、不純物濃度５×１０１９ｃｍ−３程度のｎ型拡散層からなるソース−ドレイン領域２０３が形成されている。チャネル領域２０４上に、シリコン酸窒化膜２０５（シリコン酸化膜換算膜厚０．５ｎｍ）が形成され、更にその上に１．２ｎｍの膜厚の酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝５％）２０６が形成されている。
酸窒化アルミニウム膜２０６上に多結晶シリコンとＷＳｉからなるゲート電極２０７がソース−ドレイン領域２０３に対して自己整合的に形成されている。層間絶縁膜２０８に設けたコンタクト孔を介して各ソース−ドレイン領域２０３と電気的に導通した各ソース−ドレイン電極２０９が形成されている。さらに、パッシベーション膜２１０によって全体が覆われている。
次に、第１の実施形態に係わるｎ型単体トランジスタの製造方法について図７Ａ〜図７Ｄを用いて順次説明する。
まず、ｎ型単結晶シリコン基板２０１の表面を、過酸化水素、アンモニア、塩酸の混合水溶液を用いる洗浄法により洗浄する。なお、単結晶シリコン基板２０１表面を洗浄することが目的であるため、上記以外の洗浄法を用いてもよい。
次に、シリコン基板２０１上にｐウェルを形成する。次に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）法を用いて基板２０１上に溝を掘り、その溝に絶縁膜を埋め込みトレンチ型の素子分離領域２０２を形成する。
続いて、厚さ５ｎｍ程度のシリコン酸化膜２１１を形成した後、チャネルイオン注入を行いｐ型チャネル不純物層（図示せず）を形成する。さらに、８００℃、１０秒程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）によりｐ型チャネル不純物層の活性化を行う。（図７Ａ）
次に、シリコン酸化膜をフッ酸により剥離し、シリコン酸窒化膜２０５（シリコン酸化膜換算膜厚０．５ｎｍ）を形成後、膜厚１．２ｎｍの金属酸窒化物絶縁膜２０６として酸窒化アルミニウム（Ｎ／Ｏ＋Ｎ）＝５％）を、アルミニウムターゲットを用いた反応性スパッタ法にて基板加熱を行わず形成する。反応性スパッタ時、窒素・酸素混合気体を供給しチャンバー内圧を０．６ＰａとしＲＦ電源（周波数１３．５６ＭＨｚ）の高周波のパワーは５００Ｗであった。ターゲットしてはアルミニウムだけではなく、酸化アルミニウムもしくは窒化アルミニウムもしくは酸窒化アルミニウムのいずれも用いることが可能であるし、反応性スパッタ法ではなく、ＡＬＤ法もしくは酸化アルミニウムの窒化を用いても良い。
ＡＬＤ法を用いる場合、先に示した第３、第４、および第５の実施の形態で行った酸窒化アルミニウムの形成と同様に行うことができる。酸化アルミニウムの窒化を用いる場合は、第６の実施の形態と同様に行うことができる。次に、１気圧酸素雰囲気４００℃で、１０分のアニールを行った。
さらに、次に、金属酸窒化物絶縁膜２０６上に低圧気相成長法（ＬＰＣＶＤ）により多結晶シリコン２０７を形成する。次に、多結晶シリコン２０７上にフォトレジストパターン（図示せず）を形成する。（図７Ｂ）。このフォトレジストパターンをエッチング用マスクとして用いる異方性エッチングにより、多結晶シリコン２０７及び金属酸窒化物絶縁膜２０６をパターニングする。
次に、フォトレジストパターン、多結晶シリコン２０７、金属酸化物絶縁膜２０６をイオン注入用マスクとして用い、基板２０１に不純物イオン（砒素）を注入することにより、多結晶シリコン２０７、金属酸化物絶縁膜２０６に対して自己整合的にソース−ドレイン領域２０３を形成する（図７Ｃ）。
次に、フォトレジストパターンを除去し、ソース−ドレイン及び多結晶シリコン２０７活性化のための熱処理（１気圧窒素雰囲気、１０００℃、１秒）を行う。次に、層間絶縁膜２０８を形成する。次に、ソース−ドレイン領域２０３及び多結晶シリコン２０７まで達するコンタクト孔を形成し、Ｃｏ及びＴｉＮ（図示せず）を堆積し、窒素中で７００℃、１０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施した後、これをパターニングしてソース電極及びドレイン電極２０９及び多結晶シリコン２０７とＷＳｉからなるゲート電極を形成する（図７Ｄ）。
さらに、窒素：水素比９：１雰囲気中で４００℃、１０分のアニールを行い、最後に全面にパッシベイション膜２１０を形成し、図７Ｄに示すトランジスタを得る。
第８実施の形態のトランジスタでは、酸窒化アルミニウムが固定電荷を持たず且つ高い不純物拡散耐性を持つことから、閾値シフト・チャネル中の移動度の劣化は見られなかった。また、単位面積当たりのゲート容量は３．７［μＦ／ｃｍ２］であり、ゲート絶縁膜のシリコン換算膜厚が１．０ｎｍのとき期待される単位面積当たりのゲート容量３．６［μＦｒａｄ／ｃｍ２］を上回っていた。つまり、作成したトランジスタのゲート絶縁膜のシリコン換算膜厚は１．０ｎｍ以下である。
また、図８に上記工程で作成したトランジスタのゲートリーク電流密度のゲート電圧依存性を示す。ゲート電圧１．０Ｖ時のゲートリーク電流密度は１Ａ／ｃｍ２である。また、上記工程で作成したトランジスタのゲート絶縁膜とシリコン界面の界面準位密度は５×１０１０／ｃｍ２ｅＶであった。この値は通常の熱酸化で形成されたシリコン酸化膜とシリコン界面の界面準位密度とほぼ同じ値であった。このように作成されたトランジスタの動作を確認したところ正常な動作を示した。
上記の構造においてゲート電極としてシリコン・ゲルマニウム混晶体を用いた場合でも、多結晶シリコンを用いた場合と同様な効果が得られた。
（第９の実施形態）
図９Ｅに第９の実施形態に係わるｎ型単体トランジスタの断面図を示す。不純物濃度５×１０１５ｃｍ−３程度のｎ型単結晶シリコン基板３０１上にＳＴＩ構造の素子分離領域３０２が形成されている。
また、ｎ型トランジスタ形成領域にはｐウェル（図示せず）が形成されている。この素子分離領域３０２で分離されたトランジスタ領域には、不純物濃度５×１０１９ｃｍ−３程度（３０３ａ）と不純物濃度５×１０２０ｃｍ−３程度（３０３ｂ）のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するｎ型拡散層からなるソース・ドレイン領域３０３が形成されている。閾値をコントロールするための不純物濃度５×１０１６ｃｍ−３程度のｐ型チャネル不純物層がチャネル領域３０４のみに選択的に形成されている（図示せず）。
チャネル領域３０４上には、膜厚０．５ｎｍのシリコン酸化膜３０５が形成され、更にその上に１．２ｎｍの膜厚の酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝１％）３０６が形成されている。また、酸窒化アルミニウム膜３０６上にはＴｉＮとＷからなるゲート電極３０７がソース−ドレイン領域３０３ｂに対して自己整合的に形成されている。
金属酸窒化物絶縁膜３０６と層間絶縁膜３０８の間にはシリコン酸化膜３０９がある。層間絶縁膜３０８及び３１０に設けたコンタクト孔を介して各ソース−ドレイン領域３０３と電気的に導通した各ソース−ドレイン電極３１１が形成されている。更にパッシベイション膜３１２によって全体が覆われている。
次に、第９の実施形態に係わる単体トランジスターの製造方法について図９Ａ〜図９Ｄを用いて順次説明する。
ｎ型単結晶シリコン基板３０１の表面を第一の実施例と同様に洗浄しｐウェルを形成する。
次に、ＲＩＥ法を用いて基板３０１上に溝を掘り、その溝に絶縁膜を埋め込みトレンチ型の素子分離領域３０２を形成する。次に、厚さ５ｎｍ程度のシリコン酸化膜３１３を形成し、このシリコン酸化膜の上にダミーゲートパターン３１４を形成するための多結晶シリコン膜を膜厚３００ｎｍ程度全面に堆積し、リソグラフィー法とＲＩＥ法によりダミーゲートパターンに加工する。ダミーゲートパターン３１４に多結晶シリコンを用いたのはＲＩＥ時にシリコン酸化膜３１３に対して選択比が取り易いため、シリコン基板３０１へのＲＩＥによるエッチングダメージが抑えやすいためである。
次に、ＬＤＤ構造を形成するため、ダミーゲートパターン３１４となる多結晶シリコン膜をマスクとして、リンのイオン注入を７０ＫｅＶ、４×１０１３ｃｍ−２程度行い、ｎ−型拡散層３０３ａを形成する（図９Ａ）。次に、シリコン酸化膜を全面に堆積した後、全面のＲＩＥを行い、ダミーゲートパターン３０５の側壁に厚さ２０ｎｍ程度のシリコン酸化膜３０９を形成する。
その後、砒素のイオン注入を３０ＫｅＶ、５×１０１５ｃｍ−２程度行い、ｎ＋型拡散層３０３ｂを形成し、ＬＤＤ構造を形成する（図９Ｂ）。次に、全面にＣＶＤにてシリコン酸化膜３０８を３００ｎｍ程度堆積し、窒素雰囲気中７５０℃、３０分アニールする。
次に、窒素雰囲気中９５０℃、１０秒のＲＴＡを行いソース・ドレインのイオン注入層の活性化を行う。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって全面の平坦化を行い、ダミーゲートパターン３１４になる多結晶シリコン膜の表面を露出させる。
次に、露出したダミーゲートパターン３１４をＲＩＥによって選択的に除去しシリコン酸化膜３１３の表面を露出させる。次に、層間絶縁膜３０８及び側壁絶縁膜３０９をマスクとして、所望のチャネル領域３０４にのみイオン注入を行う。ｎチャネルトランジスタの場合、０．７Ｖ程度の閾値を設定するためには、ホウ素を１０ＫｅＶ、５×１０１２ｃｍ−２程度イオン注入し、チャネル領域にのみ選択的にｐ型チャネル領域を形成する（図９Ｃ）。
次に、シリコン酸化膜３１３を希釈したフッ酸で除去し、露出したシリコン基板表面に膜厚０．５ｎｍのシリコン酸化膜３０５を形成する。次に、全面にＡＬＤを用いて膜厚１．２ｎｍの酸化アルミニウムを堆積した。次に、酸化アルミニウムを窒素プラズマによって後窒化して金属酸窒化物絶縁膜３０６として酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝１％）を形成する。
酸化アルミニウムを堆積するのに用いるＡＬＤ法では原料としてはトリメチルアルミニウムを、酸化剤としては水もしくは酸素プラズマを用いた。基板温度３００℃で１Ｐａのトリメチルアルミニウムを１０秒間、つづいて酸化剤を照射し、それを交互に繰り返すことにより成膜した。なおプラズマを用いる場合には電力８０Ｗで１５秒プラズマを照射した。
ここでは酸化アルミニウムの堆積にＡＬＤ法を用いているが、反応性スパッタを用いてもよい。酸化アルミニウムを窒化するのに窒素プラズマを用いる場合では基板温度３００℃、圧力１０−１Ｐａ、電力８０Ｗで１０分窒化を行った。なお、窒化にはアンモニアもしくはヒドラジンを用いて行っても良い。また、ここでは酸化アルミニウムの窒化によって酸窒化アルミニウムを堆積しているが、酸窒化アルミニウムを直接堆積することも可能である。
次に、窒素雰囲気中８００℃、１０秒のＲＴＡを行いチャネル領域不純物の活性化を行う。また、この工程によりシリコン基板３０１・シリコン酸化膜３０５の界面に存在する終端されていない結合数が減少し界面準位密度の低減が実現できる。更に、酸素雰囲気中４００℃、１０分の熱処理を行い酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝１％）薄膜膜中の酸素空孔の補償を行う。
次に、ゲート電極３０７としてＴｉＮ及びＷを全面に形成する。次に、全面をＣＭＰすることにより、ゲート電極及び金属酸窒化物絶縁膜３０６を、ダミーゲートが除去された溝の中に埋め込み、ゲート電極３０７を形成する（図９Ｄ）。
次に、全面に層間絶縁膜３１０としてシリコン酸化膜を２００ｎｍ程度堆積し、ソース−ドレイン領域３０３まで達するコンタクト孔を形成する。
次に、Ｃｏ及びＴｉＮ（図示せず）及びＷを堆積し、窒素中で７００℃、１０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理した後、これをパターニングしソース電極及びドレイン電極３１１を形成する。更に、窒素：水素比９：１雰囲気中で４００℃、１０分のアニールを行い、最後に全面にパッシベイション膜３１２を形成し図９Ｅに示すトランジスタを得る。
本発明者はこのように形成されたトランジスタの性能が第８の実施の形態のトランジスタと同等な性質を有し正常な動作を行うことを確認した。
本実施例のようにゲート電極に金属窒化物であるＴｉＮを用いた場合、酸窒化アルミニウムが高い不純物拡散耐性を持つため金属窒化物からの窒素抜けを抑制できた。よってゲート電極形成以後のトランジスタ作製プロセスによる閾値が変動を抑制できた。また同様な効果を、ゲート電極がＴｉ、Ｚｒ、Ｈｆ、Ｗ、Ｔａの窒化物及びそれらの化合物もしくはそのいくつかを積層したものである場合にも確認した。
また、酸化アルミニウムの窒化後に、熱処理により容易に脱離する窒素を除去すると、ゲート絶縁膜堆積以後のプロセスにおいてシリコン基板の窒化するを抑制できた。その結果、良好な移動度を有するトランジスタを実現できることを確認した。
産業上の利用可能性
本発明の半導体装置、その製造方法により、ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜に要求される特性を満足することが可能となった。特に、膜中固定電荷を低減し、不純物拡散を抑制できるため、閾値シフト・移動度の劣化を防ぐことができる。
【図面の簡単な説明】
図１は、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜の誘電率の組成依存性を表すグラフである。
図２Ａおよび図２Ｂは、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜中の固定電荷の組成依存性を表すグラフである。
図３は、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜のリーク電流の組成依存性を表すグラフである。
図４は、本発明の実施例で使用した、熱処理によって金属酸窒化物薄膜をホウ素が通過することにより生じるフラットバンド電圧の変化の組成依存性を表すグラフである。
図５は、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜の結晶化温度の組成依存性を示すグラフである。
図６は、本発明で使用した原子層堆積装置の装置図である。
図７Ａ〜図７Ｄは、本発明の実施例で使用した半導体装置の構造及び製造過程を示す断面図である。
図８は、本発明の実施例で使用した半導体装置のゲートリーク特性を示すグラフである。
図９Ａ〜図９Ｅは、本発明の実施例で使用した半導体装置の構造及び製造過程を示す断面図である。
本発明は、半導体装置に用いられる絶縁膜及びその絶縁膜の製造方法に関する。また、本発明は、その絶縁膜を用いたトランジスタ素子、半導体装置及びその製造法に関する。
背景技術
近年、半導体デバイスの更なる高集積化・高性能化・省消費電力を実現するために、半導体デバイスに用いる絶縁膜に関して、その特性を改善するために様々な研究がなされている。半導体デバイスに用いられる絶縁膜としては、トランジスタのゲート絶縁膜、素子分離膜、キャパシタ絶縁膜、層間絶縁膜、パッシベーション膜などがあり、それぞれ用いる箇所に応じた絶縁膜材料の研究が進められている。
絶縁膜については、リーク電流を保持しつつシリコン酸化膜換算膜厚ｔｏｘの縮小を図ることが試みられている。シリコン酸化膜換算膜厚ｔｏｘは、比誘電率ε、実膜厚ｔの薄膜に対して ｔｏｘ＝εＳｉＯｔ／εで定義される。
例えば、ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜には、シリコン酸化膜換算膜厚１ｎｍ以下でゲートリーク電流密度がゲート電圧１．０Ｖ時に１Ａ／ｃｍ２以下である絶縁特性が要求されている。
従来、トランジスタのゲート絶縁膜として、シリコン酸化膜が使用されてきた。しかし、膜厚１ｎｍ以下のシリコン酸化膜に電圧１Ｖを印加すると、直接トンネル電流だけでも１０Ａ／ｃｍ２を超えるため、使用することができない。
そこで、上記絶縁膜として高誘電率を有する金属酸化物を適用することが試みられている。ゲート絶縁膜への金属酸化物の適用によりチャネル中電子の移動度の劣化がなければ、トランジスタの速度を落とすことなく低電圧化・省消費電力が実現できる。
ゲート絶縁膜に適用される金属絶縁物には、上記の絶縁特性だけではなく、次のような特性も求められる。
第一に、トランジスタ製造プロセス中熱処理によるゲート容量の低下を防ぐために、シリコン基板（もしくは極薄のシリコン酸化膜・シリコン窒化膜・シリコン酸窒化膜のうちいずれかに覆われたシリコン基板）との界面が熱力学的に安定であることである。
第二に、トランジスタの閾値シフト・チャネル移動度低下抑制のため膜中に固定電荷を持たないことである。
第三に、トランジスタの閾値シフト・ばらつきを抑制するため膜中の不純物拡散が起こらないことである。
絶縁性、シリコン基板との界面安定性の観点から、現在までにＺｒＯ２、ＨｆＯ２及びそのシリケート、ランタン系の酸化物及びそのシリケートのゲート絶縁膜への適用が研究されている。ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物は誘電率が２０以上と高く、絶縁性に優れているが、ゲート絶縁膜として使用するには以下のような問題がある。
まず、結晶化温度が４００〜６００度と低いため、トランジスタを作成した場合、その形成時プロセス中の熱処理により絶縁膜の顕著な結晶化が起きる。そのため、シリコンとの界面の平坦性が低下しチャネル中の移動度が低下する。さらに、絶縁膜にランダムにできた粒界は特性ばらつきの原因となる可能性がある。また、結晶の粒界を通して上部電極の物質がシリコン基板に到達するとトランジスタ作製時にチャネルの移動度の低下、閾値のシフトのばらつきが起きトランジスタ性能が劣化する可能性が高い。
さらに、結晶化が面内でランダムに起こると、ゲート絶縁膜エッチング時に均一にエッチングできず、その結果ソース・ドレイン領域にエッチング残りが生じる可能性がある。その上、ジルコニウム、ハフニウム、ランタン系の金属は従来のシリコン半導体デバイスのプロセスには存在しなかった物質であり、シリコン半導体製造ライン導入のためには多くの汚染調査を行う必要がある。よって、ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物をシリコン半導体トランジスタのゲート絶縁膜として用いるのは現在のところ難しい。
ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物のシリケートは誘電率が１０程度ではあるが大きなバンドギャップを持ち、また、相分離・結晶化温度が８００度以上と高温であるためゲート絶縁膜として有望視されている。しかし、シリケートは、膜厚の均一性などの観点からゲート絶縁膜の成膜方法として最も有望視されている気相原子層成長を用いて成膜できない。
また、ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物を含むので、やはり製造ライン導入のためには多くの汚染調査を行う必要がある。よって、ＺｒＯ２、ＨｆＯ２及びランタン系の酸化物のシリケートをシリコン半導体トランジスタのゲート絶縁膜として用いるのは現在のところ難しい。
結晶化温度が高く、またＡｌがシリコン半導体プロセスにすでに存在することから、ゲート絶縁膜として酸化アルミニウム（Ａｌ２Ｏ３）の適用の研究もなされている。Ａｌ２Ｏ３は比較的高い比誘電率（非晶質で８〜１０程度、単結晶では１２程度）と高い絶縁性を持ち且つシリコンとの界面が熱力学的に安定である。また、Ａｌ２Ｏ３は、８００度以上の結晶化温度を持つ。Ａｌがシリコン半導体プロセスにすでに常用されている元素である。また、Ａｌ２Ｏ３は、ゲート絶縁膜の成膜方法として最も有望視されている気相成長原子層成長を用いて成膜可能である。以上の理由から、Ａｌ２Ｏ３は、上記のゲート絶縁膜として、近年盛んに研究されている。
インターナショナル・エレクトロン・デバイス・ミーティング・テクニカル・ダイジェスト２０００年度版２２３ページ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ ２０００ Ｐ．２２３）には、ゲート絶縁膜として酸化アルミニウム膜を、ゲート電極として多結晶シリコンを用いゲート長０．０８μｍの微細トランジスタを試作した報告がある。しかしながら、これには以下の問題点がある。
第一に、酸化アルミニウム（Ａｌ２Ｏ３）膜中には負の固定電荷が存在する点である。酸化アルミニウム中にＡｌ欠損もしくは格子間酸素があると負に帯電した固定電荷が発生すると考えられる。現在この負電荷の起源がどちらであるかについては明らかになっていないが、この負の固定電荷のため酸化アルミニウム（Ａｌ２Ｏ３）膜をゲート絶縁膜に適用した場合チャネル中の電子の移動度が低下してしまう。またトランジスタの閾値もシフトしてしまう。実際にこの報告では、膜中の負の固定電荷のために電子の移動度がシリコン酸化膜を用いた場合の１／３になりゲート絶縁膜として酸化アルミニウム膜を用いた利点が見出せない。
第二に、酸化アルミニウム薄膜にホウ素に対する拡散耐性がないことである。このため、従来のようにゲート電極としてホウ素をドープした多結晶シリコンを用いた場合トランジスタの閾値シフトが起こってしまう。
アプライド・フィジックス・レターズ７７巻２２０７ページ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．７７（２０００），Ｐ．２２０７）には、ホウ素ドープ多結晶シリコン電極／Ａｌ２Ｏ３（８ｎｍ）／ｎ−Ｓｉ系においてアニール温度を８００度から８５０度とした場合、多結晶シリコン電極よりＡｌ２Ｏ３を通ってシリコン基板に８．８×１０１２Ｂｉｏｎｓ／ｃｍ２のホウ素が拡散しフラットバンド電圧が１．５４Ｖと大幅にシフトしたとの報告がある。
トランジスタを形成する際には１０００℃程度の熱処理があるため、ホウ素の拡散により、トランジスタの大幅な閾値のシフト・ばらつきが起こってしまう。そこで、この報告は、Ａｌ２Ｏ３膜とＳｉとの間に０．５ｎｍ以下の非常に薄いシリコン酸窒化膜を設け、ホウ素の拡散をブロックすることで８００℃〜８５０℃のアニール後も、フラットバンドシフト電圧差を９０ｍＶ程度にすることができたと報告している。しかしながら、先に述べたように、Ａｌ２Ｏ３をゲート絶縁膜に適用する場合に、負の固定電荷によるチャネル電子の移動度低下してしまう。また、界面にシリコン窒化膜を用いると、シリコンとの界面の窒素濃度が大きくなり、正の固定電荷によりチャネル中の電子の移動度が低下してしまう。
特開平７−１９３１４７号公報には、ＳｉＯ２とＳｉ３Ｎ４の積層膜にＡｌを導入し、サイアロン（Ｓｉ３Ｎ４−ＡｌＮ−Ａｌ２Ｏ３系固容体）をゲート絶縁膜として適用することにより、絶縁性と誘電率の向上を図っている。しかしながら、Ｓｉを多量に含んでいるので、誘電率が低下してしまう。
以上のように、Ａｌ２Ｏ３をゲート絶縁膜として使用可能とするには、絶縁性及びシリコンとの界面安定性を保持しつつ、固定電荷を低減し且つ膜中不純物拡散を低減する必要がある。しかし、現在のところそれを同時に実現することは困難であり、特にＡｌ２Ｏ３の固定電荷を減少させるための解決策は存在しない。
本発明は、これらの問題に鑑みてなされたものであり、特に半導体トランジスタのゲート絶縁物として酸化アルミニウムを用いる際の問題点を解決する。本発明は、ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜に要求される特性を満足する、特に膜中固定電荷を持たずまた膜中不純物拡散が低減された金属絶縁体薄膜をゲート絶縁膜に用いたデバイスの構造・製造方法を提供することを目的とする。
発明の開示
本発明の半導体装置は、ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、半導体がシリコンを主とする膜、またはシリコンであり、絶縁膜はＡｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする。また、本発明は、ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、前記半導体がシリコンを主とする膜、またはシリコンであり、前記絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする。
本発明は、ソース領域とドレイン領域とチャネル領域と、チャネル領域と絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、チャネル領域がシリコンを主とする膜、またはシリコンであり、絶縁膜がＡｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする。また、ソース領域とドレイン領域とチャネル領域と、チャネル領域と絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、チャネル領域がシリコンを主とする膜、またはシリコンであり、絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする。
さらに、本発明の半導体装置の絶縁膜は、非金属原子中の窒素濃度比が０．１％以上１０％以下であり、絶縁膜の膜厚が５ｎｍ以下であることを特徴とする。
本発明は、ソース領域とドレイン領域と、チャネル領域と、チャネル領域と第１の絶縁膜、第２の絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、第１の絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、第２の絶縁膜が、Ａｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする。また、ソース領域とドレイン領域とチャネル領域と、チャネル領域と第１の絶縁膜、第２の絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、第１の絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、第２の絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする。さらに、本発明の半導体装置は、第１の絶縁膜が第２の絶縁膜よりもチャネル領域側に存在することを特徴とし、ゲート電極が、多結晶シリコンまたはシリコンゲルマニウム混晶、金属窒化物であることを特徴とする。
本発明の絶縁膜の製造方法は、アルミニウムを堆積する工程と、酸化剤と窒化剤を同時に供給し酸化と窒化を行う工程とにより酸窒化アルミニウム膜を形成することを特徴とする。または、アルミニウムを堆積する工程と酸化剤と窒化剤を交互に供給し酸化と窒化を行う工程とにより酸窒化アルミニウム膜を形成することを特徴とする。また、本発明の絶縁膜の製造方法は、酸化アルミニウム堆積する工程と、酸化アルミニウムを窒化する工程とにより酸窒化アルミニウム膜を形成することを特徴とする。また、本発明の絶縁膜の製造方法は、非金属原子中の窒素濃度比が０．１％以上１０％以下であることを特徴とする。
さらに本発明の半導体装置の製造方法は、上記記載の絶縁膜を形成する工程を含むことを特徴とする。また本発明の半導体装置の製造方法は、上記の絶縁膜の製造方法によりゲート絶縁膜を形成する工程を含むことを特徴とする。
本発明者は、絶縁膜にＡｌ、Ｏ、Ｎ原子を主体とする膜を用いることにより、優れた絶縁特性、シリコンとの界面安定性を示し、かつ高誘電率で固定電荷が低く、膜中の不純物拡散が抑制できることを見出した。Ａｌ、Ｏ、Ｎ原子を主体とする膜、例えば、酸化アルミニウムに窒素添加を行った酸窒化アルミニウムを用いた場合には、膜中の負の固定電荷密度は著しく低減した。また、窒素添加された酸窒化アルミニウムとシリコン界面（もしくは極薄のシリコン酸化膜・シリコン酸窒化膜等のうちいずれかに覆われたシリコン基板）との界面が熱力学的に安定であり、膜中の不純物原子の拡散が抑制されることを確認した。
Ａｌ、Ｏ、Ｎ原子を主体とする膜において、膜中の負の固定電荷密度が低減する理由については、定かではないが、窒素が固定電荷の起源となる欠陥を補償することによるものと推論している。また、膜中の不純物拡散が低減する理由についても定かではないが、窒素の添加により固定電荷の起源となる欠陥が低減したためと推論している。
ここでいうＡｌ、Ｏ、Ｎを主体とする膜とは、基本的にはアルミナ（Ａｌ２Ｏ３）と窒化アルミニウム（ＡｌＮ）の固溶体の薄膜であり、その化学組成は（１−ｘ）ＡｌＯ３／２・ｘＡｌＮと表記できる。ここに、（１−ｘ）、ｘはそれぞれ固溶体中でのＡｌ２Ｏ３とＡｌＮの構成比を表し、０＜ｘ＜１である。このような絶縁膜を指して、以後は酸窒化アルミニウム膜と称する。
なお、実施の形態においては、ＳＩＭＳ等による組成分析から直接に求められることから、非金属元素（酸素と窒素の和）のうちの窒素原子の比で酸窒化アルミニウム絶縁膜の組成比を表すこともある。この「非金属元素中の窒素濃度比」と上記した固溶体表式中のモル組成比ｘとの換算は容易であり、非金属元素中の窒素濃度比は、 ２ｘ／（３−ｘ） という式から換算できる。
このような酸窒化アルミニウム膜は、その構造として結晶構造、アモルファス構造のいずれもとることができる。しかし、半導体装置中の絶縁膜としての利用を考慮すると、結晶粒界が存在せずリーク電流が低く抑えられるアモルファス構造であることが好ましい。
また、上記した固溶体表式は、それぞれ化学量論組成のアルミナ、窒化アルミニウムが固溶した理想的な場合を示すものであるが、実際の、特にアモルファス状態の膜ではこの元素構成比は理想状態からずれることがある。しかし、リーク電流や固定電荷密度が許容される範囲において若干のずれは許容される。具体的には、Ａｌに対する酸素及び窒素量が、化学量論組成の場合の−１０％〜＋５％の範囲で変動しても、絶縁膜の特性には殆ど影響を与えない。本発明における酸窒化アルミニウムには、このような若干の組成のずれがある場合も含まれる。
さらに、本発明の酸窒化アルミニウム膜は、Ａｌ、Ｏ、Ｎ以外の原子を添加物として含有していてもよい。ただし、膜中へのＡｌ、Ｏ、Ｎ以外の添加は、膜の結晶化温度、誘電率、絶縁性に影響を及ぼすことがあるので、結晶化温度の低下、誘電率の低下、絶縁性等の特性劣化を生じないことが好ましい。具体的には、本発明で用いる酸窒化アルミニウム膜には、Ｚｒ、Ｈｆあるいはランタノイド系金属を添加することができる。これらの金属はＺｒＯ２、ＨｆＯ２などの絶縁性酸化物の形で添加し、母体となる酸窒化アルミニウムと固溶体を形成することが好ましい。この際、添加する金属酸化物の量を全体の２０％以内、好ましくは１０％以内とするならば、特性劣化は殆ど無視できる。
すなわち、添加する金属酸化物をＭＯ、添加物のモル比をｙとするとき、
（１−ｙ）｛（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ｝・ｙＭＯ
においてｙ≦０．２、好ましくはｙ≦０．１であることが望ましい。
また、金属酸化物以外にも、絶縁性金属窒化物などの絶縁性物質を添加することも可能である。
酸窒化アルミニウム膜は、半導体デバイスに適用可能な絶縁体膜のどれに使用しても良い。ここでは、主にゲート絶縁膜として用いた例を示しているが、高誘電率を有するため、例えばＤＲＡＭの容量絶縁膜として使用しても良い。また、ＭＩＳ構造の半導体としては、シリコンを主とする膜を用いることができる。
シリコンを主とする膜とは、シリコン以外の、例えばゲルマニウム、炭素等を添加したものであっても良い。しかし、例えば、ゲルマニウム、炭素を添加した場合には、ゲルマニウムは全体の２０％、または１０％以下、炭素は全体の１％以下程度であることが望ましい。例えば、Ｓｉ（１−ｘ−ｙ）・Ｇｅｘ・Ｃｙと表すとすると、ｘ、ｙはそれぞれ０≦ｘ≦０．２、０≦ｙ≦０．０１であることが望ましい。このように、半導体としては、シリコン単結晶だけでなく、ゲルマニウム等のＩＶ族半導体、シリコン基板だけでなく、ＳＯＩでも用いることができる。
また、基板の厚さ、半導体の膜厚もトランジスタの形成に有効な膜厚であれば、どのような厚さでも可能である。本発明の絶縁膜を用いることにより、アルミナに比較して固定電荷密度を低くすることができる。これはトランジスタのゲート絶縁膜として使用した場合も劣化を起こさず安定である。
さらに、上記絶縁膜は、窒素の濃度比が、０．１％以上１０％以下であることが望ましい。ここでいう窒素の濃度比とは、酸窒化アルミニウム膜中の非金属原子（主に窒素原子と酸素原子の総量）を１としたときの窒素原子の割合を示している。窒素の濃度比が０．１〜１０％の時には、フラットバンドシフトが低減され不純物の拡散が抑制でき、かつ固定電荷密度が低減される。
また、窒素の濃度比が、０．１〜１０％であれば、窒化アルミニウムの誘電率・バンドギャップ（比誘電率：６．２、バンドギャップ：６．２ｅＶ）が酸化アルミニウム（比誘電率（非晶質）：８〜１０程度、バンドギャップ：８．３ｅＶ）に比べ小さいことによる絶縁性の劣化がほとんど無く、不純物拡散の抑制が得られるからである。
窒素の濃度比が０．１％となった場合に、アルミナに比べ固定電荷密度が急激に減少し、さらに窒素の濃度比が３．５％となるに従い減少傾向は飽和しほぼ固定電荷密度の最小値に近づく。従って、窒素の濃度比は少なくとも０．１％以上、さらに好ましくは３．５％以上とすることが望ましい。窒素の濃度比が１０％より増えると、リーク電流密度が急激に増え、また誘電率が急激に低下し、結晶化温度が急激に下がる。このような理由から、窒素の濃度比を１０％以下にすることが望ましい。
さらに、上部電極が不純物添加多結晶シリコンの場合、熱処理前後のフラットバンド電圧の差がより減少することから、窒素の濃度比がさらに５％以下であることが好ましい。なお、これを（１−ｘ）ＡｌＯ３／２・ｘＡｌＮで表現したｘに換算すると、窒素の濃度比が０．１〜１０％では、ｘは約１．５０×１０−３〜１．４３×１０−１（０．１５％〜１４．３％）となる。
結晶化温度は窒素濃度の増加により低下するが、窒素濃度が５％以下の場合は結晶化温度が８００度以上に保たれていること、さらに結晶化した場合においても粒界が十分発達したり表面平坦性が低下したりしないからである。
絶縁膜の膜厚は５ｎｍ以下であることが望ましい。これは、欠陥を効果的に補償させることができる窒素プラズマを用いる場合に、窒素プラズマ中の活性種が、５ｎｍよりも深いと付近で急激に失活してしまうため、５ｎｍより深い領域には窒素が入っていかないからである。
絶縁膜は、２種以上の積層膜であっても良く、この場合にはいずれかの層に酸窒化アルミニウム膜があれば良い。酸窒化アルミニウム膜以外の層には、シリコン酸化膜または、シリコン酸窒化膜が考えられる。好ましくは、絶縁膜が、第１の絶縁膜、第２の絶縁膜を有する２種の積層膜であり、第２の絶縁膜として酸窒化アルミニウム膜、第１絶縁膜としてシリコン酸化膜またはシリコン酸窒化膜であることが好ましい。
絶縁膜をゲート絶縁膜として用いる場合には、チャネル領域側から第１の絶縁膜、第２の絶縁膜、ゲート電極という順で構成することが望ましい。この場合、第１の絶縁膜の厚さは、０．５ｎｍ程度の極薄であることが望ましい。これは、極薄にすることで、酸窒化アルミニウム膜の実効比誘電率の低下を防ぎ、またシリコンとの界面準位密度も低減されるためチャネル中の電子の移動度の低下が抑制でき更なるトランジスタの高速化を実現できるためである。
ここで、高温での熱処理等により、これら第１の絶縁膜、第２の絶縁膜との界面にＳｉを含有した新たな層が形成されることも考えられる。しかしながら、Ｓｉの含有量は、それによる誘電率の低下を無視できる程度のわずかな量であり、そのような層が形成されたとしても本発明の絶縁膜の少なくとも一部にはＡｌ、Ｏ、Ｎのみからなる層が存在するため、高誘電率を保持することができる。
シリコン半導体トランジスタのゲート絶縁膜として酸窒化アルミニウムを用いた場合に、ゲート電極として多結晶シリコンもしくはシリコン・ゲルマニウム混晶を用いると、酸窒化アルミニウムの高い不純物拡散耐性のために、ホウ素などのドーピング元素拡散による閾値シフト・移動度の低下がほとんどないシリコン半導体トランジスタを実現できる。
シリコン半導体トランジスタのゲート絶縁膜として酸窒化アルミニウムを、ゲート電極として金属窒化物を用いると、ゲート電極形成以後のトランジスタ作製プロセスで金属窒化膜の仕事関数は変化しない。これは、酸窒化アルミニウムでは欠陥が補償されているため金属窒化物から窒素が抜けるための経路が存在せず、金属窒化物の酸窒化アルミニウムと接する部分の窒素量が一定に保たれるためである。よって、ゲート電極形成以後のトランジスタ作製プロセスの自由度が向上し生産性が向上する。
また、この絶縁膜をトランジスタのゲート絶縁膜として使用した場合、ゲート電極の側壁に用いるサイドウオールとしては、既知の材料のどんなものを用いることもでき、シリコン酸化膜、シリコン酸窒化膜等を用いることができる。
酸窒化アルミニウムを反応性スパッタで形成することにより、シリコン表面に効率良く非晶質の酸窒化アルミニウムを堆積することができる。反応性スパッタ法としては、従来行われているどの方法を用いても良い。反応性スパッタ装置としては、平行平板型、ナローギャップ型、マグネトロン型、３極管型の各種のプラズマ発生装置等、いかなるものも使用可能である。
本発明の絶縁膜形成における反応性スパッタのターゲットとしては、アルミニウム、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム等を用いることができるが、Ａｌ、酸素、窒素を効果的に導入できるものであればどんなものでも良い。また、チャンバー内に供給する酸素と窒素の混合ガスの混合比を変化させることにより、酸窒化アルミニウム中の窒素の濃度比を容易に制御することが可能である。
ターゲットとしてアルミニウムを用いる場合には、チャンバー内に少なくとも窒素、酸素を導入し、必要によっては、その他のプラズマ生成維持あるいはスパッタ効率向上のための各種供給ガス、例えばＡｒ等の希ガスを導入しても良い。
ターゲットに酸化アルミニウムを用いる場合には、少なくとも窒素ガスを導入し、必要に応じて希ガス、酸素を供給することができる。窒化アルミニウムをターゲットとした場合には、少なくとも酸素を供給ガスとして導入し、必要に応じて希ガス、窒素を供給することができる。ターゲットとして酸窒化アルミニウムを用いる場合には、少なくとも希ガスを供給ガスとして導入し、必要に応じて窒素と酸素の混合ガスを供給することができる。この場合には、通常の反応性スパッタで用いる基板温度（４００℃以下）で、非晶質の酸窒化アルミニウム膜を形成することができる。
また、ここで形成した酸窒化アルミニウムは、酸化アルミニウムを窒化した酸窒化アルミニウムの場合と比べて、酸窒化アルミニウムの構成元素として添加されているので、形成後の脱離工程が不要である。
また、形成した酸窒化アルミニウム膜を熱処理することにより、膜中に含有する酸素空孔を効果的に補償できる。ここでいう熱処理とは、シリコン表面上に形成した酸窒化アルミニウムを、酸素を含む雰囲気内でアニールすることを指す。
また、シリコン表面上にアルミニウム原料を供給し、アルミニウムを吸着する工程と、酸化剤と窒化剤の混合比を調整しながら供給し酸化と窒化を行う工程と、を同時または交互に繰り返す原子層堆積法（ＡＬＤ法）により、シリコン表面上に非金属原子中の窒素の濃度比が０．１％以上１０％以下の酸窒化アルミニウム膜を形成することができる。
このＡＬＤ法によれば、原料前駆体のウエハー表面への吸着と酸化反応を交互に繰り返すことにより、ゲート絶縁膜に要求されるウエハー内の優れた均一性を保持することができる。アルミニウムを吸着する際の金属原料としては、アルミニウムを効果的に吸着できればどのようなものでも良く、トリメチルアルミニウム等のＡｌを含む有機金属が考えられる。
また、酸化剤、窒化剤としても十分に酸化と窒化を行えるものであればどのようなものでも良い。例えば、酸化剤としてはＨ２Ｏもしくは酸素、窒化剤としては、アンモニアを用いることができる。酸窒化反応では、例えば酸化剤としてのＨ２Ｏと、窒化剤としてアンモニアとを混合したものでも良いし、酸化剤として酸素プラズマを、窒化剤としてヒドラジンもしくは窒素プラズマを用いてもよい。
また、トリメチルアルミニウムを照射後に、水や酸素プラズマを照射し、酸化アルミニウムを一原子層堆積後、窒素プラズマを照射して膜中に窒素を含有させても良い。反応性スパッタと同様に、形成した酸窒化アルミニウムを加熱しても良い。
シリコン表面上に酸化アルミニウムを形成後、酸化アルミニウムを窒化する工程により酸窒化アルミニウム膜を形成することもできる。酸化アルミニウムの形成は、反応性スパッタもしくはＡＬＤ法等、酸化アルミニウムを形成することができればどの方法を用いても良い。窒化方法としては、窒素プラズマすなわち窒素イオンと窒素ラジカルの混合体、もしくはアンモニアもしくはヒドラジンを用いる等、各種の窒化手段が可能である。
特に、窒化方法として、窒素プラズマを用いた場合には、プラズマの高い反応性のため窒化活性種がシリコン基板まで到達しない。よって、シリコン基板の窒化による固定電荷の形成を防ぎ酸化アルミニウム膜中の固定電荷を補償することが可能なため、この方法によれば閾値シフトのない、低電圧・省消費電力のトランジスタを作成することが出来る。
また、窒素プラズマを用いて窒化を行う場合には、圧力を変化させることにより膜中の窒素の濃度比を制御することができる。プラズマ生成圧力を低下するほど窒素の濃度比は増加する。これは生成圧力が低下するほど、平均自由行程の上昇やプラズマ電子温度の上昇によって、プラズマ中の窒素ラジカル等の活性効率が上昇するためである。これを利用して、例えば、圧力を１０−１Ｐａから１Ｐａまで変化させることにより、酸窒化アルミニウム膜中の窒素の濃度比を１〜１０％の範囲で容易に制御でき、固定電荷を低減し不純物拡散を効果的に抑制することが可能となる。
また、窒化工程後の熱処理によっても、酸窒化アルミニウム膜中の窒素の濃度比を好ましい範囲に制御することができることがわかった。これは、熱処理により、酸窒化アルミニウム膜中の窒素が容易に脱離するためと考えられる。熱処理の温度は、Ｓｉの酸化を防ぐため、Ｓｉの酸化温度の６００℃以下であることが望ましい。この熱処理を行うことにより、非金属原子中の窒素の濃度比が０．１％以上１０％以下の酸窒化アルミニウム膜を形成することができる。このように、窒素を熱処理によって除去すると、ゲート絶縁膜堆積以後のトランジスタ形成プロセスでの熱処理によってシリコンとゲート絶縁膜の界面においてシリコン窒化膜が生じない。従って、シリコン基板窒化による固定電荷の形成を防ぐことが出来るため、閾値シフトのない高速のトランジスタを作成することが出来る。
特開昭６４−２３５７１号公報には、ＩＩＩ−Ｖ族化合物半導体上に形成した窒化アルミニウム膜の表面または側面を酸化層で覆った構造が記載されている。これは、ＩＩＩ−Ｖ族化合物半導体上に形成した窒化アルミニウムが吸湿性であるため、ゲート絶縁膜の上側または側面から水分が浸透することを防止する保護層として酸化層を設けたものである。従って、本発明の主な目的として挙げられるゲート絶縁膜の絶縁特性、固定電荷の低減、シリコンとの界面安定性を実現しているものではなく、シリコン上に絶縁膜を形成する本発明とは本質的に異なるものである。
発明を実施するための最良の形態
（第１の実施形態）
第１の実施形態では、シリコン基板上に反応性スパッタで酸窒化アルミニウム膜を堆積した。反応性スパッタ装置として、マグネトロンスパッタ装置を使用した。基板としてはｎ型シリコン基板（１００）を使用した。ターゲットとしてアルミニウムを用い、ターゲットと基板間距離を約１０ｃｍとして反応性スパッタを行い、厚さ５ｎｍの酸窒化アルミニウム薄膜を成膜した。スパッタをしていないときのチャンバー内の圧力は５×１０−５Ｐａであった。
成膜時には酸素・窒素混合ガスを供給した。混合ガスの全圧は、基板へのスパッタ粒子の打ち込みを抑制するため、ガスの平均自由行程がターゲットとウェハーとの距離の数分の一程度になるようにするのが好ましい。ガスの平均自由行程Ｌ（ｃｍ）は、圧力がＰ（Ｐａ）のときＬ＝１．３３／Ｐとあらわされるので、例えばターゲットとウェハー間距離が１０ｃｍの時にはガス圧を０．５Ｐａ程度以上にするのが好ましい。ガス圧が安定したらＲＦ電源で周波数１３．５６ＭＨｚの高周波をターゲットと基板を載せたサセプター（ヒーターを内臓）の間に印加した。反応性スパッタ時、基板加熱は行わず窒素・酸素混合気体を供給しチャンバー内圧を０．６ＰａとしＲＦ電源（周波数１３．５６ＭＨｚ）の高周波のパワーは５００Ｗであった。酸素空孔の補償のために基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理（７００℃）で活性化した。
反応性スパッタにより成膜された酸窒化アルミニウム薄膜の固定電荷密度をフラットバンド電圧シフトから計算し求めた。固定電荷密度は１０−８Ｃ／ｃｍ２以下となり、アルミナを用いた場合と比べて固定電荷が低減されていることがわかった。また、この膜のリーク電流密度を求めると、１０−２Ａ／ｃｍ２以下となった。このリーク電流密度はフラットバンド電圧を１Ｖ超えた電圧印加時のものである。この結果により、酸窒化アルミニウム膜では、リーク電流が抑制されていることがわかった。さらに、この膜の誘電率を求めると９．５程度の値となり、酸化アルミニウムに比べ高誘電率特性が実現されることが明らかとなった。
また、この膜の結晶化温度は８００℃以上となり、高温での結晶化温度が達成された。これら窒素の濃度比と比誘電率、固定電荷密度、リーク電流密度の関係については、第２の実施の形態で詳細に述べることとする。
以上ターゲットしてアルミニウムを用いた場合について述べたが、酸化アルミニウムもしくは窒化アルミニウムもしくは酸窒化アルミニウムのいずれをターゲットに用いてもターゲットとしてアルミニウムを用いた場合と同様な結果が得られた。
（第２の実施形態）
第２の実施の形態は、シリコン基板と酸窒化アルミニウムとの間に第１の絶縁膜を設けて積層膜とした以外は、第１の実施の形態とほぼ同様である。第２の実施の形態では、基板として０．５ｎｍのシリコン酸化膜（第１の絶縁膜）付きｎ型シリコン基板（１００）を使用した点が第１の実施の形態を異なる。
アルミニウムをターゲットとして用い、ターゲットと基板間距離は約１０ｃｍで反応性スパッタを行い、厚さ５ｎｍの酸窒化アルミニウム薄膜を堆積した。スパッタをしていないときのチャンバー内の圧力は５×１０−５Ｐａであった。成膜時には酸素・窒素混合ガスを供給し、チャンバー内圧を０．６ＰａとしＲＦ電源（周波数１３．５６ＭＨｚ）の高周波のパワーは５００Ｗであった。酸素空孔の補償のために基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理（７００℃）で活性化した。
反応性スパッタにより成膜された酸窒化アルミニウム薄膜の、固定電荷量、不純物拡散、結晶化温度、リーク電流及び比誘電率の組成依存性を調べた。ここでの酸窒化アルミニウムの厚さは５ｎｍでほぼ一定とし、組成比による成膜時間の違いを考慮して膜厚一定になるように成膜を行った。
図１に活性化アニール温度が７００℃の場合における比誘電率の組成依存性を示す。比誘電率は、シリコン基板上に形成した第１の絶縁膜であるシリコン酸化膜、第２の絶縁膜である酸窒化アルミニウム膜の積層膜全体の静電容量を測定し、その値から酸窒化アルミニウム膜の比誘電率を求めた。
図１により、膜厚が一定の条件において、窒素の濃度比が１０％を超えると誘電率が急激に低下することが分かる。図１において、窒素の濃度比が７５％を超える領域についてはデータがないが、この窒素濃度領域においては絶縁性が酸化アルミニウムに対して著しく劣る点及び結晶化温度が著しく低下する点などの理由から本発明の目的に適さない領域であるためである。
図２Ａに、フラットバンド電圧シフトから計算した酸窒化アルミニウム薄膜中の固定電荷密度の組成依存性を示す。図２Ｂは図２Ａの一部を拡大したものである。図２Ａおよび図２Ｂより酸化アルミニウムに窒素を添加した結果、固定電荷密度が減少していることがわかる。また、図２Ｂにより、窒素の濃度比が０．１％となったときに固定電荷がアルミナに比べて急激に減少しており、さらに１％となった場合には、アルミナに比べ固定電荷密度が約１／１０以下に減少しているのがわかる。また、さらに窒素の濃度比が３．５％となった場合に固定電荷密度が最小値に近づいていき、５％付近で最小値となっているのがわかる。この後、窒素の濃度比を増加し続けても、固定電荷密度の減少が起こっていない。図１の比誘電率の組成依存性から換算膜厚を考慮すると、窒素の濃度比が増加するに従って換算膜厚は増加する。このため、換算膜厚を一定値とするという要求のもとでは、実際の膜厚は小さくなり、それに伴って固定電荷密度も減少することが予想される。しかしながら、比誘電率の組成による変化量は、図２Ａおよび図２Ｂの固定電荷密度の変化量とケタ違いに小さいので、換算膜厚を所定の条件で一定とした場合にも、窒素の濃度比が、０．１〜１０％であれば、十分に固定電荷を低減することができる。
次に、図３に、リーク電流の組成依存性を示した。リーク電流密度はフラットバンド電圧を１Ｖ超えた電圧印加時のものである。窒素の濃度比が１０％以上になるとリーク電流密度が急増することがわかる。これについても、換算膜厚を一定値にするという要求のもとでは、窒素の濃度比の増加に伴い実際の膜厚が小さくなることを考慮すると、リーク電流密度は実線の傾きより大きくなり急激に増加することが考えられる。しかし、先に述べたことと同様、図３のリーク電流密度の変化量に比べて比誘電率の変化量がケタ違いに小さいので、換算膜厚を所定条件で一定としても窒素の濃度比が０〜１０％とした場合に、リーク電流を低減させることができる。
また、図２Ａ、図３には窒素濃度が７５％を超える領域についてはデータがないが、この窒素濃度領域においては絶縁性が酸化アルミニウムに対して著しく劣る点及び結晶化温度が著しく低下する点などの理由から本発明の目的に適さない領域である。
図４に活性化アニール温度が７００℃と８００℃時のフラットバンド電圧差の組成依存性を示す。図４より酸化アルミニウムに５％以下の窒素を添加した結果フラットバンドの差がほとんどなくなっていることがわかる。また、窒素の濃度比が０．１〜１０％の範囲では、フラットバンド電圧の差が、０．６Ｖ以下であり、さらに、窒素の濃度比が１〜５％の範囲であれば、フラットバンド電圧の差が０．３Ｖ以下となり、不純物の拡散が抑えられていることがわかる。また、窒素の濃度比が５％を超えるとホウ素の拡散抑制効果が低下する。それは、後述するように当該窒素濃度領域においては酸窒化アルミニウム薄膜の著しい結晶化によって上部電極とシリコン基板を結ぶ結晶粒界が形成されホウ素がその粒界を介してシリコン基板に拡散するためと考えられる。また、これについても、換算膜厚を所定条件とすると、グラフの形状が若干変化することが考えられるが、比誘電率の変化量が小さいため、影響は及ばない。図４においても窒素濃度が７５％を超える領域についてはデータがないが、理由は上記と同様で、この窒素濃度領域においては絶縁性が酸化アルミニウムに対して著しく劣る点及び結晶化温度が著しく低下する点などの理由から本発明の目的に適さない領域であるためである。
また、作成した酸窒化アルミニウムの結晶化温度の組成依存性を、酸窒化アルミニウムを窒素中で１分間急速加熱しＸ線回折測定することにより求めた。この結果を図５に示す。使用Ｘ線はＣｕＫα（波長：０．１５４１８ｎｍ）である。測定に用いた酸窒化アルミニウム膜の膜厚は２５ｎｍであった。図５より非金属原子中の窒素濃度が１０％を超える場合結晶化温度が８００℃以下となり、８００℃以上の加熱により酸窒化アルミニウムが相分離を起こしかつ窒化アルミニウムが結晶化していることが分かる。よって非金属原子中の窒素濃度が１０％を超える場合上記のような不純物拡散が起きているものと推論される。
さらに、第１の絶縁膜、第２の絶縁膜を有する積層膜である場合に、第１の絶縁膜として本実施の形態のようにシリコン酸化膜だけでなく、シリコン酸窒化膜等の他の絶縁膜を用いた場合であっても、シリコンとの界面が熱力学的に安定となることはＴＥＭ観察を用いて確認できた。これにより、シリコンと酸窒化アルミニウムとの界面に第１の絶縁膜を設け積層膜とすることによって、シリコン界面順位密度が低減されることがわかった。
以上ターゲットしてアルミニウムを用いた場合について述べたが酸化アルミニウムもしくは窒化アルミニウムもしくは酸窒化アルミニウムのいずれをターゲットに用いてもターゲットしてアルミニウムを用いた場合と同様な結果が得られた。
（第３の実施形態）
第３の実施の形態では、原子層堆積法（ＡＬＤ法）により酸窒化アルミニウムを形成した。本実施の形態で用いたプラズマ源付原子層堆積装置の概念図を図６に示す。本装置は試料処理室１０１と交換室１０２から成り、交換室１０２には複数枚のウェハ１０３が収納可能である。試料処理室１０１と交換室１０２の間にはゲートバルブ１０４が設けられており、それそれの部屋は複数のポンプにより構成される排気系１０５、１０６により排気される。
交換室より試料処理室に運ばれたウェハ１０８の直下にはヒータ１０７があり、ウェハを所定の温度に加熱する。また、ウェハ１０８の上方部、チャンバー上部にはプラズマ源としてＥＣＲプラズマ源１０９がある。
また、ウェハ上面に金属酸窒化物を形成するために、金属材料ガス及び酸化剤及び窒化剤ガス供給系１１０〜１２１により導入される。
ガス供給系１１０〜１２１は、金属材料ガス供給系１１０〜１１３及び酸化剤供給系１１４〜１１７及び窒化剤供給系１１８〜１２１より構成される。各々のガス供給系は基本的に同じ構成であり、１１０、１１４、１１８の原料シリンダ、１１１及び１１３、１１５及び１１７、１１９及び１２１のストップバルブ、１１２、１１６、１２０のマスフローコントローラから成る。原料シリンダ１１０には金属材料ガスのトリメチルアルミニウムが、原料シリンダ１１４には酸化剤の水もしくは酸素が、原料シリンダ１１８には窒化剤のアンモニアもしくはヒドラジンもしくは窒素が入っている。トリメチルアルミニウムの原料シリンダ１１０はマスフローコントローラ１１２の正常動作のため４５℃に加熱されている。
次に、成膜手順について説明する。ＡＬＤ法による酸化アルミニウムの堆積には、通常はトリメチルアルミニウムと酸化剤の水の交互照射が行われる。ＡＬＤ法で酸窒化アルミニウムを堆積するには、酸化剤の水にアンモニアを加えて基板に照射する。
基板としては、ｎ型シリコン基板（１００）を使用した。堆積装置は１０−５Ｐａ以下の減圧下に排気され、基板温度３００℃で、まずトリメチルアルミニウムを分圧１Ｐで１０秒照射し、つづいてＨ２Ｏとアンモニアの混合気体を１Ｐａで１０秒照射する。１サイクルあたりの堆積は約０．１ｎｍであり、２０回繰り返して２ｎｍの酸窒化アルミニウムを堆積した。本手法では、Ｈ２Ｏとアンモニアの混合比を任意に可変することにより膜中の窒素量を任意に可変できることを確認した。上記の手順により原子層堆積法で成膜した場合酸窒化アルミニウムの構成元素として窒素は添加された。
つづいて、基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理で活性化し、膜特性を評価した。本手法で堆積した酸窒化アルミニウムは、スパッタ法で堆積した前記酸窒化アルミニウム膜と、同じ窒素含有量において同等の性質を示すことを確認した。
（第４の実施の形態）
第４の実施の形態では、第３の実施の形態と同様のＡＬＤ法を用いるが、酸窒化方法として、第３の実施の形態ではＨ２Ｏとアンモニアの混合気体を用いたのに対し、第４の実施の形態ではプラズマ照射を行った点が異なる。
プラズマ照射を行う場合にも、第３の実施の形態と同様のシリコン基板を用い、図６に示した装置を使用した。プラズマ源はウエハー直上２０ｃｍの位置に取り付けてある。基板温度３００℃でトリメチルアルミニウムを照射後に、圧力１０−１ＰａでＯ２とＮ２の混合ガスを導入し、電力８０Ｗで１５秒プラズマを照射し、以後各照射を交互に繰り返すことにより酸窒化アルミニウムを堆積した。１サイクルあたりの堆積は同様に約０．１ｎｍであり、２０回繰り返して２ｎｍの酸窒化アルミニウムを堆積した。本手法では、Ｏ２とＮ２の混合比を任意に可変することにより、膜中の窒素量を任意に可変できることを確認した。つづいて、基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。アニール後に酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理で活性化し膜特性を評価した。
この方法により作成した酸窒化アルミニウムは、スパッタ法で堆積した前記酸窒化アルミニウム膜と、同じ窒素含有量において同等の性質を示すことを確認した。また、トリメチルアルミニウム照射後に水や酸素プラズマを照射して通常の酸化アルミニウムを堆積後、窒素プラズマを照射して膜中に窒素を含有させ、以後各照射を繰り返しても同等の膜が堆積できることを確認した。
以上示したように、ＡＬＤ法により作成した酸窒化アルミニウム膜においても、固定電荷を低減し、不純物拡散を抑制でき、かつ高誘電率特性が実現できた。
（第５の実施の形態）
第５の実施形態は、シリコンと酸窒化アルミニウムとの界面に第１の絶縁膜としてシリコン酸化膜を有し、積層膜としている点が第３の実施の形態と異なる。
ＡＬＤ法により酸窒化アルミニウム膜を堆積した。基板としては０．５ｎｍのシリコン酸化膜（第１の絶縁膜）付きｎ型シリコン基板（１００）を使用した。第３の実施の形態と同様の条件でトリメチルアルミニウムを照射し、つづいて水とアンモニアの混合気体を照射した。これを交互に繰り返し、２ｎｍの酸窒化アルミニウムを堆積した。第３の実施の形態と同様にアニールを行った後、上部電極を成膜して膜特性を評価した。本手法で堆積した酸窒化アルミニウムは、スパッタ法で堆積した前記酸窒化アルミニウム膜と、同じ窒素含有量において同等の性質を示すことを確認した。
第５の実施の形態で作成した酸窒化アルミニウム膜は、積層膜としているため、第３の実施の形態に比べて界面順位密度が低減されチャネル電子の移動度の低下が抑制できることも確認した。酸窒化アルミニウム膜とシリコンとの間の第１の絶縁膜として、シリコン酸化膜以外の絶縁膜、例えばシリコン酸窒化膜と用いても同様であった。また、Ｈ２Ｏとアンモニアの混合気体を用いる代わりに、第４の実施の形態と同様、Ｏ２とＮ２の混合ガスから生成した混合プラズマを用いてプラズマ照射を行った場合においても、同等の酸窒化アルミニウム膜が得られることができた。
（第６の実施の形態）
第６の実施の形態では、酸化アルミニウムを所定の膜厚堆積し、続いて膜表面より窒化して酸窒化アルミニウム薄膜を形成する手法を行った。酸化アルミニウムがＡＬＤ法を用いて形成し、窒素プラズマ（窒素イオンと窒素ラジカルの混合体）で窒化反応を行った。
０．５ｎｍのシリコン酸化膜付きｎ型シリコン基板（１００）を基板に使用し、ＡＬＤ法により２ｎｍのＡｌ２Ｏ３を堆積した。つづいて、Ａｌ２Ｏ３膜表面に窒素プラズマを照射した。真空反応に小型ＥＣＲプラズマ源を装着した前述の装置に基板を導入し窒化を行った。基板温度３００℃、圧力１０−１Ｐａ、電力８０Ｗで１０分窒化を行ったところ、膜に窒素が含有されていることが確認できた。
次に、基板温度４００℃にて１気圧、１０分の酸素雰囲気中でのアニールを施した。以上のアニールの結果、膜中に含まれる大部分の窒素は離脱し、アニール前の窒素含有量によらず約１ａｔｏｍ％の微量の窒素が含有されるのみになった。アニールによる窒素脱離は、窒化反応にアンモニアやヒドラジンを用い場合でも同様に見られた。よって、後窒化によって酸化アルミニウムに添加される容易に除去できない窒素の最大量は約１ａｔｏｍ％程度になる。
つづいて、酸窒化アルミニウム上に上部電極としてシリコン多結晶を成膜し、それにホウ素を打ち込んで窒素中熱処理で活性化し、膜特性を評価した。以上の窒化処理を行った膜は、スパッタ法で堆積した窒素量が約１％の酸窒化アルミニウム膜と同等の性質を示すことを確認した。
また、膜中の固定電荷を１／１０に低減するまでにシリコン基板に結びついた窒素原子の面密度は、１×１０−１０／ｃｍ２となり、小さくすることができることを確認した。これはプラズマの高い反応性のため窒化活性種がシリコン基板まで到達しないことによる。よって、この方法によれば閾値シフトのない、低電圧・省消費電力のトランジスタを作成することが出来る。
以上窒素プラズマを使用した例について述べたが、窒化反応にアンモニアやヒドラジンを用い窒化しても同様の効果が得られることを確認した。
（第７の実施の形態）
第７の実施の形態では、第６の実施の形態で行った酸化アルミニウムを窒化する方法において、圧力の変化による窒素の濃度比変化を調べた。
シリコン酸化膜に覆われたシリコン基板上に、１００ｎｍの酸化アルミニウム堆積し、窒素圧力を変化させて、窒素プラズマによって窒化した場合の窒素プロファイルを調べた。窒化の条件は第３の実施形態と同様に行った。圧力を低くしていくとプラズマ中粒子の温度上昇のためより深くまで窒素が添加されるようになるが、プラズマが安定して生成できる最低圧力（１０−１Ｐａ）時においては、５ｎｍ程度までしか窒素は入っていかなかった。よって、酸化アルミニウムへの窒素添加の際に、固定電荷を補償できる能力が高い窒素プラズマを用いる場合、酸化アルミニウムの膜厚は５ｎｍ以下とするべきであることがわかった。
以上の実施形態では、基板としてシリコン酸化膜に覆われたシリコン基板を用いたが、これらの結果は、シリコン基板もしくは極薄のシリコン酸窒化膜のうちいずれかに覆われたシリコン基板を用いた場合においても同様である。
（第８の実施の形態）
図７Ｄに第１の実施形態に係わるｎ型トランジスタの断面図を示す。
不純物濃度５×１０１５ｃｍ−３程度のｎ型単結晶シリコン基板２０１上にＳＴＩ構造の素子分離領域２０２が形成されている。また、ｎ型トランジスタ形成領域にはｐウェル（図示せず）が形成されている。この素子分離領域２０２で分離されたトランジスタ領域には、しきい値をコントロールするための不純物濃度５×１０１６ｃｍ−３程度のｐ型チャネル不純物層が形成されており（図示せず）、不純物濃度５×１０１９ｃｍ−３程度のｎ型拡散層からなるソース−ドレイン領域２０３が形成されている。チャネル領域２０４上に、シリコン酸窒化膜２０５（シリコン酸化膜換算膜厚０．５ｎｍ）が形成され、更にその上に１．２ｎｍの膜厚の酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝５％）２０６が形成されている。
酸窒化アルミニウム膜２０６上に多結晶シリコンとＷＳｉからなるゲート電極２０７がソース−ドレイン領域２０３に対して自己整合的に形成されている。層間絶縁膜２０８に設けたコンタクト孔を介して各ソース−ドレイン領域２０３と電気的に導通した各ソース−ドレイン電極２０９が形成されている。さらに、パッシベーション膜２１０によって全体が覆われている。
次に、第１の実施形態に係わるｎ型単体トランジスタの製造方法について図７Ａ〜図７Ｄを用いて順次説明する。
まず、ｎ型単結晶シリコン基板２０１の表面を、過酸化水素、アンモニア、塩酸の混合水溶液を用いる洗浄法により洗浄する。なお、単結晶シリコン基板２０１表面を洗浄することが目的であるため、上記以外の洗浄法を用いてもよい。
次に、シリコン基板２０１上にｐウェルを形成する。次に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）法を用いて基板２０１上に溝を掘り、その溝に絶縁膜を埋め込みトレンチ型の素子分離領域２０２を形成する。
続いて、厚さ５ｎｍ程度のシリコン酸化膜２１１を形成した後、チャネルイオン注入を行いｐ型チャネル不純物層（図示せず）を形成する。さらに、８００℃、１０秒程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）によりｐ型チャネル不純物層の活性化を行う。（図７Ａ）
次に、シリコン酸化膜をフッ酸により剥離し、シリコン酸窒化膜２０５（シリコン酸化膜換算膜厚０．５ｎｍ）を形成後、膜厚１．２ｎｍの金属酸窒化物絶縁膜２０６として酸窒化アルミニウム（Ｎ／Ｏ＋Ｎ）＝５％）を、アルミニウムターゲットを用いた反応性スパッタ法にて基板加熱を行わず形成する。反応性スパッタ時、窒素・酸素混合気体を供給しチャンバー内圧を０．６ＰａとしＲＦ電源（周波数１３．５６ＭＨｚ）の高周波のパワーは５００Ｗであった。ターゲットしてはアルミニウムだけではなく、酸化アルミニウムもしくは窒化アルミニウムもしくは酸窒化アルミニウムのいずれも用いることが可能であるし、反応性スパッタ法ではなく、ＡＬＤ法もしくは酸化アルミニウムの窒化を用いても良い。
ＡＬＤ法を用いる場合、先に示した第３、第４、および第５の実施の形態で行った酸窒化アルミニウムの形成と同様に行うことができる。酸化アルミニウムの窒化を用いる場合は、第６の実施の形態と同様に行うことができる。次に、１気圧酸素雰囲気４００℃で、１０分のアニールを行った。
さらに、次に、金属酸窒化物絶縁膜２０６上に低圧気相成長法（ＬＰＣＶＤ）により多結晶シリコン２０７を形成する。次に、多結晶シリコン２０７上にフォトレジストパターン（図示せず）を形成する。（図７Ｂ）。このフォトレジストパターンをエッチング用マスクとして用いる異方性エッチングにより、多結晶シリコン２０７及び金属酸窒化物絶縁膜２０６をパターニングする。
次に、フォトレジストパターン、多結晶シリコン２０７、金属酸化物絶縁膜２０６をイオン注入用マスクとして用い、基板２０１に不純物イオン（砒素）を注入することにより、多結晶シリコン２０７、金属酸化物絶縁膜２０６に対して自己整合的にソース−ドレイン領域２０３を形成する（図７Ｃ）。
次に、フォトレジストパターンを除去し、ソース−ドレイン及び多結晶シリコン２０７活性化のための熱処理（１気圧窒素雰囲気、１０００℃、１秒）を行う。次に、層間絶縁膜２０８を形成する。次に、ソース−ドレイン領域２０３及び多結晶シリコン２０７まで達するコンタクト孔を形成し、Ｃｏ及びＴｉＮ（図示せず）を堆積し、窒素中で７００℃、１０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施した後、これをパターニングしてソース電極及びドレイン電極２０９及び多結晶シリコン２０７とＷＳｉからなるゲート電極を形成する（図７Ｄ）。
さらに、窒素：水素比９：１雰囲気中で４００℃、１０分のアニールを行い、最後に全面にパッシベイション膜２１０を形成し、図７Ｄに示すトランジスタを得る。
第８実施の形態のトランジスタでは、酸窒化アルミニウムが固定電荷を持たず且つ高い不純物拡散耐性を持つことから、閾値シフト・チャネル中の移動度の劣化は見られなかった。また、単位面積当たりのゲート容量は３．７［μＦ／ｃｍ２］であり、ゲート絶縁膜のシリコン換算膜厚が１．０ｎｍのとき期待される単位面積当たりのゲート容量３．６［μＦｒａｄ／ｃｍ２］を上回っていた。つまり、作成したトランジスタのゲート絶縁膜のシリコン換算膜厚は１．０ｎｍ以下である。
また、図８に上記工程で作成したトランジスタのゲートリーク電流密度のゲート電圧依存性を示す。ゲート電圧１．０Ｖ時のゲートリーク電流密度は１Ａ／ｃｍ２である。また、上記工程で作成したトランジスタのゲート絶縁膜とシリコン界面の界面準位密度は５×１０１０／ｃｍ２ｅＶであった。この値は通常の熱酸化で形成されたシリコン酸化膜とシリコン界面の界面準位密度とほぼ同じ値であった。このように作成されたトランジスタの動作を確認したところ正常な動作を示した。
上記の構造においてゲート電極としてシリコン・ゲルマニウム混晶体を用いた場合でも、多結晶シリコンを用いた場合と同様な効果が得られた。
（第９の実施形態）
図９Ｅに第９の実施形態に係わるｎ型単体トランジスタの断面図を示す。不純物濃度５×１０１５ｃｍ−３程度のｎ型単結晶シリコン基板３０１上にＳＴＩ構造の素子分離領域３０２が形成されている。
また、ｎ型トランジスタ形成領域にはｐウェル（図示せず）が形成されている。この素子分離領域３０２で分離されたトランジスタ領域には、不純物濃度５×１０１９ｃｍ−３程度（３０３ａ）と不純物濃度５×１０２０ｃｍ−３程度（３０３ｂ）のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有するｎ型拡散層からなるソース・ドレイン領域３０３が形成されている。閾値をコントロールするための不純物濃度５×１０１６ｃｍ−３程度のｐ型チャネル不純物層がチャネル領域３０４のみに選択的に形成されている（図示せず）。
チャネル領域３０４上には、膜厚０．５ｎｍのシリコン酸化膜３０５が形成され、更にその上に１．２ｎｍの膜厚の酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝１％）３０６が形成されている。また、酸窒化アルミニウム膜３０６上にはＴｉＮとＷからなるゲート電極３０７がソース−ドレイン領域３０３ｂに対して自己整合的に形成されている。
金属酸窒化物絶縁膜３０６と層間絶縁膜３０８の間にはシリコン酸化膜３０９がある。層間絶縁膜３０８及び３１０に設けたコンタクト孔を介して各ソース−ドレイン領域３０３と電気的に導通した各ソース−ドレイン電極３１１が形成されている。更にパッシベイション膜３１２によって全体が覆われている。
次に、第９の実施形態に係わる単体トランジスターの製造方法について図９Ａ〜図９Ｄを用いて順次説明する。
ｎ型単結晶シリコン基板３０１の表面を第一の実施例と同様に洗浄しｐウェルを形成する。
次に、ＲＩＥ法を用いて基板３０１上に溝を掘り、その溝に絶縁膜を埋め込みトレンチ型の素子分離領域３０２を形成する。次に、厚さ５ｎｍ程度のシリコン酸化膜３１３を形成し、このシリコン酸化膜の上にダミーゲートパターン３１４を形成するための多結晶シリコン膜を膜厚３００ｎｍ程度全面に堆積し、リソグラフィー法とＲＩＥ法によりダミーゲートパターンに加工する。ダミーゲートパターン３１４に多結晶シリコンを用いたのはＲＩＥ時にシリコン酸化膜３１３に対して選択比が取り易いため、シリコン基板３０１へのＲＩＥによるエッチングダメージが抑えやすいためである。
次に、ＬＤＤ構造を形成するため、ダミーゲートパターン３１４となる多結晶シリコン膜をマスクとして、リンのイオン注入を７０ＫｅＶ、４×１０１３ｃｍ−２程度行い、ｎ−型拡散層３０３ａを形成する（図９Ａ）。次に、シリコン酸化膜を全面に堆積した後、全面のＲＩＥを行い、ダミーゲートパターン３０５の側壁に厚さ２０ｎｍ程度のシリコン酸化膜３０９を形成する。
その後、砒素のイオン注入を３０ＫｅＶ、５×１０１５ｃｍ−２程度行い、ｎ＋型拡散層３０３ｂを形成し、ＬＤＤ構造を形成する（図９Ｂ）。次に、全面にＣＶＤにてシリコン酸化膜３０８を３００ｎｍ程度堆積し、窒素雰囲気中７５０℃、３０分アニールする。
次に、窒素雰囲気中９５０℃、１０秒のＲＴＡを行いソース・ドレインのイオン注入層の活性化を行う。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって全面の平坦化を行い、ダミーゲートパターン３１４になる多結晶シリコン膜の表面を露出させる。
次に、露出したダミーゲートパターン３１４をＲＩＥによって選択的に除去しシリコン酸化膜３１３の表面を露出させる。次に、層間絶縁膜３０８及び側壁絶縁膜３０９をマスクとして、所望のチャネル領域３０４にのみイオン注入を行う。ｎチャネルトランジスタの場合、０．７Ｖ程度の閾値を設定するためには、ホウ素を１０ＫｅＶ、５×１０１２ｃｍ−２程度イオン注入し、チャネル領域にのみ選択的にｐ型チャネル領域を形成する（図９Ｃ）。
次に、シリコン酸化膜３１３を希釈したフッ酸で除去し、露出したシリコン基板表面に膜厚０．５ｎｍのシリコン酸化膜３０５を形成する。次に、全面にＡＬＤを用いて膜厚１．２ｎｍの酸化アルミニウムを堆積した。次に、酸化アルミニウムを窒素プラズマによって後窒化して金属酸窒化物絶縁膜３０６として酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝１％）を形成する。
酸化アルミニウムを堆積するのに用いるＡＬＤ法では原料としてはトリメチルアルミニウムを、酸化剤としては水もしくは酸素プラズマを用いた。基板温度３００℃で１Ｐａのトリメチルアルミニウムを１０秒間、つづいて酸化剤を照射し、それを交互に繰り返すことにより成膜した。なおプラズマを用いる場合には電力８０Ｗで１５秒プラズマを照射した。
ここでは酸化アルミニウムの堆積にＡＬＤ法を用いているが、反応性スパッタを用いてもよい。酸化アルミニウムを窒化するのに窒素プラズマを用いる場合では基板温度３００℃、圧力１０−１Ｐａ、電力８０Ｗで１０分窒化を行った。なお、窒化にはアンモニアもしくはヒドラジンを用いて行っても良い。また、ここでは酸化アルミニウムの窒化によって酸窒化アルミニウムを堆積しているが、酸窒化アルミニウムを直接堆積することも可能である。
次に、窒素雰囲気中８００℃、１０秒のＲＴＡを行いチャネル領域不純物の活性化を行う。また、この工程によりシリコン基板３０１・シリコン酸化膜３０５の界面に存在する終端されていない結合数が減少し界面準位密度の低減が実現できる。更に、酸素雰囲気中４００℃、１０分の熱処理を行い酸窒化アルミニウム（Ｎ／（Ｏ＋Ｎ）＝１％）薄膜膜中の酸素空孔の補償を行う。
次に、ゲート電極３０７としてＴｉＮ及びＷを全面に形成する。次に、全面をＣＭＰすることにより、ゲート電極及び金属酸窒化物絶縁膜３０６を、ダミーゲートが除去された溝の中に埋め込み、ゲート電極３０７を形成する（図９Ｄ）。
次に、全面に層間絶縁膜３１０としてシリコン酸化膜を２００ｎｍ程度堆積し、ソース−ドレイン領域３０３まで達するコンタクト孔を形成する。
次に、Ｃｏ及びＴｉＮ（図示せず）及びＷを堆積し、窒素中で７００℃、１０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理した後、これをパターニングしソース電極及びドレイン電極３１１を形成する。更に、窒素：水素比９：１雰囲気中で４００℃、１０分のアニールを行い、最後に全面にパッシベイション膜３１２を形成し図９Ｅに示すトランジスタを得る。
本発明者はこのように形成されたトランジスタの性能が第８の実施の形態のトランジスタと同等な性質を有し正常な動作を行うことを確認した。
本実施例のようにゲート電極に金属窒化物であるＴｉＮを用いた場合、酸窒化アルミニウムが高い不純物拡散耐性を持つため金属窒化物からの窒素抜けを抑制できた。よってゲート電極形成以後のトランジスタ作製プロセスによる閾値が変動を抑制できた。また同様な効果を、ゲート電極がＴｉ、Ｚｒ、Ｈｆ、Ｗ、Ｔａの窒化物及びそれらの化合物もしくはそのいくつかを積層したものである場合にも確認した。
また、酸化アルミニウムの窒化後に、熱処理により容易に脱離する窒素を除去すると、ゲート絶縁膜堆積以後のプロセスにおいてシリコン基板の窒化するを抑制できた。その結果、良好な移動度を有するトランジスタを実現できることを確認した。
産業上の利用可能性
本発明の半導体装置、その製造方法により、ゲート長０．０５μｍ世代の半導体トランジスタのゲート絶縁膜に要求される特性を満足することが可能となった。特に、膜中固定電荷を低減し、不純物拡散を抑制できるため、閾値シフト・移動度の劣化を防ぐことができる。
【図面の簡単な説明】
図１は、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜の誘電率の組成依存性を表すグラフである。
図２Ａおよび図２Ｂは、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜中の固定電荷の組成依存性を表すグラフである。
図３は、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜のリーク電流の組成依存性を表すグラフである。
図４は、本発明の実施例で使用した、熱処理によって金属酸窒化物薄膜をホウ素が通過することにより生じるフラットバンド電圧の変化の組成依存性を表すグラフである。
図５は、本発明の実施例で使用した、シリコン酸化膜上に成膜された金属酸窒化物薄膜の結晶化温度の組成依存性を示すグラフである。
図６は、本発明で使用した原子層堆積装置の装置図である。
図７Ａ〜図７Ｄは、本発明の実施例で使用した半導体装置の構造及び製造過程を示す断面図である。
図８は、本発明の実施例で使用した半導体装置のゲートリーク特性を示すグラフである。
図９Ａ〜図９Ｅは、本発明の実施例で使用した半導体装置の構造及び製造過程を示す断面図である。
Claims (21)
- ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、
前記半導体はシリコンを主とする膜であり、前記絶縁膜は、Ａｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする半導体装置。 - ＭＩＳ（金属−絶縁膜−半導体）構造を有する半導体装置において、
前記半導体はシリコンを主とする膜であり、前記絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする半導体装置。 - 前記半導体が、シリコンであることを特徴とする請求項１または２に記載の半導体装置。
- ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に挟まれたチャネル領域と、前記チャネル領域と絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、
前記チャネル領域はシリコンを主とする膜であり、前記絶縁膜は、Ａｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする半導体装置。 - ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に挟まれたチャネル領域と、前記チャネル領域と絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、
前記チャネル領域はシリコンを主とする膜であり、前記絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする半導体装置。 - 前記チャネル領域がシリコンであることを特徴とする請求項４または５に記載の半導体装置。
- 前記絶縁膜は、非金属原子中の窒素濃度比が０．１％以上１０％以下であることを特徴とする請求項１から６のいずれか一項に記載の半導体装置。
- 前記絶縁膜の膜厚が５ｎｍ以下であることを特徴とする請求項１から７のいずれか一項に記載の半導体装置。
- ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に挟まれたチャネル領域と、前記チャネル領域と第１の絶縁膜、第２の絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、
第１の絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、
第２の絶縁膜が、Ａｌ、Ｏ、Ｎ原子を主体とする膜であることを特徴とする半導体装置。 - ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域に挟まれたチャネル領域と、前記チャネル領域と第１の絶縁膜、第２の絶縁膜を介して形成されたゲート電極とを有するトランジスタを備えた半導体装置において、
第１の絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、
第２の絶縁膜が、（１−ｘ）ＡｌＯ３／２・ｘＡｌＮ（ただし０＜ｘ＜１）であることを特徴とする半導体装置。 - 前記チャネル領域はシリコンを主とする膜であることを特徴とする請求項９または１０に記載の半導体装置。
- 前記チャネル領域がシリコンであることを特徴とする請求項９から１１のいずれか一項に記載の半導体装置。
- 第１の絶縁膜が第２の絶縁膜よりもチャネル領域側に存在することを特徴とする請求項９から１２のいずれか一項に記載の半導体装置。
- 前記ゲート電極が、多結晶シリコンまたはシリコンゲルマニウム混晶であることを特徴とする請求項４から１３のいずれか一項に記載の半導体装置。
- 前記ゲート電極が、金属窒化物であることを特徴とする請求項４から１３のいずれか一項に記載の半導体装置。
- 絶縁膜の製造方法において、
アルミニウムを堆積し、
酸化剤と窒化剤を同時に供給して、酸化と窒化を行い、
これにより、酸窒化アルミニウム膜を形成することを特徴とする絶縁膜の製造方法。 - 絶縁膜の製造方法において、
アルミニウムを堆積し、
酸化剤と窒化剤を交互に供給して、酸化と窒化を行い、
これにより、酸窒化アルミニウム膜を形成することを特徴とする絶縁膜の製造方法。 - 絶縁膜の製造方法において、
酸化アルミニウム堆積し、
前記酸化アルミニウムを窒化し、
これにより、酸窒化アルミニウム膜を形成することを特徴とする絶縁膜の製造方法。 - 前記絶縁膜の非金属原子中の窒素濃度比が０．１％以上１０％以下であることを特徴とする請求項１６から１８のいずれか一項に記載の絶縁膜の製造方法。
- 請求項１６〜１９のいずれか一項に記載の方法により絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１６〜２０のいずれか一項に記載の方法によりゲート絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276416 | 2001-09-12 | ||
| JP2001276416 | 2001-09-12 | ||
| PCT/JP2002/009363 WO2003026019A1 (fr) | 2001-09-12 | 2002-09-12 | Dispositif a semi-conducteurs et procede de production correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003026019A1 true JPWO2003026019A1 (ja) | 2005-01-06 |
| JP4492783B2 JP4492783B2 (ja) | 2010-06-30 |
Family
ID=19101121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003529534A Expired - Lifetime JP4492783B2 (ja) | 2001-09-12 | 2002-09-12 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7385265B2 (ja) |
| JP (1) | JP4492783B2 (ja) |
| KR (1) | KR100646296B1 (ja) |
| CN (1) | CN1332451C (ja) |
| WO (1) | WO2003026019A1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680130B2 (en) * | 2002-05-28 | 2004-01-20 | Agere Systems, Inc. | High K dielectric material and method of making a high K dielectric material |
| US6954121B2 (en) * | 2003-06-09 | 2005-10-11 | Agilent Technologies, Inc. | Method for controlling piezoelectric coupling coefficient in film bulk acoustic resonators and apparatus embodying the method |
| JP4887604B2 (ja) * | 2003-08-29 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4741792B2 (ja) * | 2003-12-18 | 2011-08-10 | 日本電気株式会社 | 窒化物半導体ｍｉｓ型電界効果トランジスタの製造方法 |
| KR20050065716A (ko) * | 2003-12-23 | 2005-06-30 | 삼성전자주식회사 | 강유전성 액정 소자의 배향 방법 및 배향 장치 |
| JP2005260091A (ja) * | 2004-03-12 | 2005-09-22 | Philtech Inc | 半導体装置およびその製造方法 |
| KR100609542B1 (ko) * | 2004-06-08 | 2006-08-08 | 주식회사 하이닉스반도체 | 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법 |
| KR20060072680A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 및 그 제조방법 |
| JP4867225B2 (ja) * | 2005-07-27 | 2012-02-01 | セイコーエプソン株式会社 | 半導体基板の製造方法及び、半導体装置の製造方法 |
| US7436034B2 (en) * | 2005-12-19 | 2008-10-14 | International Business Machines Corporation | Metal oxynitride as a pFET material |
| US20070141798A1 (en) * | 2005-12-20 | 2007-06-21 | Intel Corporation | Silicide layers in contacts for high-k/metal gate transistors |
| JP4864498B2 (ja) * | 2006-03-15 | 2012-02-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7910497B2 (en) * | 2007-07-30 | 2011-03-22 | Applied Materials, Inc. | Method of forming dielectric layers on a substrate and apparatus therefor |
| JP4963455B2 (ja) * | 2007-09-04 | 2012-06-27 | 国立大学法人北海道大学 | 半導体基板の表面に絶縁膜を形成する方法と装置 |
| WO2009031886A2 (en) * | 2007-09-07 | 2009-03-12 | Fujifilm Manufacturing Europe B.V. | Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma |
| GB0805328D0 (en) * | 2008-03-25 | 2008-04-30 | Aviza Technologies Ltd | Deposition of an amorphous layer |
| JP5136986B2 (ja) * | 2008-04-30 | 2013-02-06 | 独立行政法人産業技術総合研究所 | 圧電体の製造方法および圧電素子 |
| KR101648927B1 (ko) | 2009-01-16 | 2016-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US8492756B2 (en) | 2009-01-23 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN105810753A (zh) | 2009-09-04 | 2016-07-27 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US20110083735A1 (en) * | 2009-10-13 | 2011-04-14 | Ips Ltd. | Solar cell and method of fabricating the same |
| KR20110049218A (ko) * | 2009-11-04 | 2011-05-12 | 삼성전자주식회사 | 태양 전지 및 그 제조 방법 |
| JP2011151366A (ja) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | 誘電体膜の製造方法 |
| CN102534488A (zh) * | 2010-12-30 | 2012-07-04 | 鸿富锦精密工业（深圳）有限公司 | 具有硬质涂层的被覆件及其制备方法 |
| US20190148234A1 (en) * | 2011-06-28 | 2019-05-16 | Monolithic 3D Inc. | Method for producing a 3d memory device |
| JP5789149B2 (ja) * | 2011-07-21 | 2015-10-07 | Ｊｓｗアフティ株式会社 | 原子層成長方法及び原子層成長装置 |
| EP2842158A4 (en) * | 2012-04-24 | 2015-12-02 | Applied Materials Inc | PVD ALN FILM WITH OXYGEN DOPING OF LOW SPEED MASK FILM |
| JP2014057039A (ja) * | 2012-08-10 | 2014-03-27 | Fujifilm Corp | 半導体基板製品の製造方法及びエッチング液 |
| JP2014110402A (ja) | 2012-12-04 | 2014-06-12 | Rohm Co Ltd | 半導体装置 |
| KR102079715B1 (ko) * | 2013-02-13 | 2020-02-20 | 삼성전자주식회사 | 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법 |
| CN103500763B (zh) * | 2013-10-15 | 2017-03-15 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物半导体器件及其制造方法 |
| US9379164B2 (en) * | 2014-03-06 | 2016-06-28 | Kabushiki Kaisha Toshiba | Integrated circuit device |
| CN103887163B (zh) * | 2014-04-03 | 2016-04-20 | 中国科学院半导体研究所 | 用于SiC基MOS器件栅介质薄膜的制备方法 |
| JP6102823B2 (ja) * | 2014-05-14 | 2017-03-29 | 信越半導体株式会社 | Ｓｏｉ基板の評価方法 |
| CN107615483B (zh) * | 2015-06-05 | 2022-05-17 | 索尼公司 | 固态摄像元件 |
| CN106298780A (zh) * | 2016-09-27 | 2017-01-04 | 中国科学院微电子研究所 | 一种InP衬底MOSCAP的结构及其制备方法 |
| US10176984B2 (en) | 2017-02-14 | 2019-01-08 | Lam Research Corporation | Selective deposition of silicon oxide |
| US10242866B2 (en) * | 2017-03-08 | 2019-03-26 | Lam Research Corporation | Selective deposition of silicon nitride on silicon oxide using catalytic control |
| US10043656B1 (en) | 2017-03-10 | 2018-08-07 | Lam Research Corporation | Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide |
| US9911595B1 (en) | 2017-03-17 | 2018-03-06 | Lam Research Corporation | Selective growth of silicon nitride |
| US10559461B2 (en) | 2017-04-19 | 2020-02-11 | Lam Research Corporation | Selective deposition with atomic layer etch reset |
| JP6346341B2 (ja) * | 2017-05-15 | 2018-06-20 | ローム株式会社 | 半導体装置 |
| CN110998788B (zh) * | 2017-08-01 | 2024-08-23 | 应用材料公司 | 金属氧化物后处理方法 |
| JP2019087698A (ja) * | 2017-11-10 | 2019-06-06 | 株式会社日立製作所 | 半導体装置および半導体装置の製造方法 |
| US10460930B2 (en) | 2017-11-22 | 2019-10-29 | Lam Research Corporation | Selective growth of SiO2 on dielectric surfaces in the presence of copper |
| JP6773629B2 (ja) * | 2017-11-22 | 2020-10-21 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ |
| KR20200118504A (ko) | 2018-03-02 | 2020-10-15 | 램 리써치 코포레이션 | 가수분해를 사용한 선택적인 증착 |
| JP2018129558A (ja) * | 2018-05-24 | 2018-08-16 | ローム株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 |
| JP2001077111A (ja) * | 1999-07-19 | 2001-03-23 | Sharp Corp | アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法 |
| JP2002299607A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833841A (ja) * | 1981-08-24 | 1983-02-28 | Hitachi Ltd | 半導体装置 |
| JPS6423571A (en) | 1987-07-20 | 1989-01-26 | Nec Corp | Semiconductor element |
| JP2518406B2 (ja) * | 1989-06-23 | 1996-07-24 | 日本電気株式会社 | 容量絶縁膜の形成方法 |
| JP3388001B2 (ja) | 1993-12-27 | 2003-03-17 | 三菱電機株式会社 | 電荷蓄積素子、不揮発性メモリ素子及び絶縁ゲート型トランジスタ |
| JPH10178170A (ja) * | 1996-12-19 | 1998-06-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6013553A (en) * | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
| US6297538B1 (en) * | 1998-03-23 | 2001-10-02 | The University Of Delaware | Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate |
| US6246076B1 (en) * | 1998-08-28 | 2001-06-12 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| KR100343210B1 (ko) * | 1999-08-11 | 2002-07-10 | 윤종용 | 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법 |
| JP2001077355A (ja) * | 1999-08-13 | 2001-03-23 | Texas Instr Inc <Ti> | トランジスタを形成する方法 |
| JP3425579B2 (ja) * | 1999-12-08 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4505098B2 (ja) * | 2000-03-08 | 2010-07-14 | 株式会社アルバック | 絶縁膜の成膜方法及びその成膜装置 |
| US6383873B1 (en) * | 2000-05-18 | 2002-05-07 | Motorola, Inc. | Process for forming a structure |
| US6664186B1 (en) * | 2000-09-29 | 2003-12-16 | International Business Machines Corporation | Method of film deposition, and fabrication of structures |
| JP2002184973A (ja) * | 2000-12-11 | 2002-06-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US7192827B2 (en) * | 2001-01-05 | 2007-03-20 | Micron Technology, Inc. | Methods of forming capacitor structures |
| US6891231B2 (en) * | 2001-06-13 | 2005-05-10 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
-
2002
- 2002-09-12 CN CNB028179528A patent/CN1332451C/zh not_active Expired - Lifetime
- 2002-09-12 KR KR1020047003610A patent/KR100646296B1/ko active IP Right Grant
- 2002-09-12 JP JP2003529534A patent/JP4492783B2/ja not_active Expired - Lifetime
- 2002-09-12 WO PCT/JP2002/009363 patent/WO2003026019A1/ja active Application Filing
-
2003
- 2003-03-27 US US10/489,522 patent/US7385265B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 |
| JP2001077111A (ja) * | 1999-07-19 | 2001-03-23 | Sharp Corp | アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法 |
| JP2002299607A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| DAE-GYU PARK, HEUNG-JAE CHO, IN-SEOK YEO, JAE-SUNG ROH, AND JEONG-MO HWANG: "Boron penetration in p+ polycrystalline-Si/Al2O3/Si metal-oxide-semiconductor system", APPL. PHYS. LETT., vol. 77, no. 14, JPN6009023532, 2 October 2000 (2000-10-02), pages 2207 - 2209, XP012026292, ISSN: 0001323626, DOI: 10.1063/1.1315346 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1332451C (zh) | 2007-08-15 |
| WO2003026019A1 (fr) | 2003-03-27 |
| JP4492783B2 (ja) | 2010-06-30 |
| CN1555580A (zh) | 2004-12-15 |
| US20050017319A1 (en) | 2005-01-27 |
| KR20040033307A (ko) | 2004-04-21 |
| US7385265B2 (en) | 2008-06-10 |
| KR100646296B1 (ko) | 2006-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492783B2 (ja) | 半導体装置及びその製造方法 | |
| US8836039B2 (en) | Semiconductor device including high-k/metal gate electrode | |
| US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| US7662236B2 (en) | Method for forming insulation film | |
| US10431466B2 (en) | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film | |
| US8148275B2 (en) | Method for forming dielectric films | |
| JP2009059882A (ja) | 半導体装置 | |
| US10510545B2 (en) | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film | |
| US8288833B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4120938B2 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| JP5275056B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4742867B2 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置 | |
| TWI389214B (zh) | 半導體裝置的製造方法 | |
| JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| WO2004086484A1 (ja) | 半導体装置及びその製造方法 | |
| KR20120089147A (ko) | 반도체 소자의 제조 방법 | |
| TWI739176B (zh) | 在半導體元件中形成用於改良有效氧化物厚度之結構的方法 | |
| JP2004006455A (ja) | 半導体装置およびその製造方法 | |
| Shimizu et al. | Metalorganic chemical vapor deposited thin films of high-k La-oxides |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050314 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4492783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |