CN106298780A - 一种InP衬底MOSCAP的结构及其制备方法 - Google Patents
一种InP衬底MOSCAP的结构及其制备方法 Download PDFInfo
- Publication number
- CN106298780A CN106298780A CN201610854667.7A CN201610854667A CN106298780A CN 106298780 A CN106298780 A CN 106298780A CN 201610854667 A CN201610854667 A CN 201610854667A CN 106298780 A CN106298780 A CN 106298780A
- Authority
- CN
- China
- Prior art keywords
- inp substrate
- moscap
- gate
- alon
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 39
- 229910017109 AlON Inorganic materials 0.000 claims abstract description 33
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052593 corundum Inorganic materials 0.000 claims abstract description 26
- 229910001845 yogo sapphire Inorganic materials 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 238000009832 plasma treatment Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000008439 repair process Effects 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种InP衬底MOSCAP的结构及其制备方法。所述方法包括：S1、在InP衬底片上沉积的Al2O3栅介质(102)；S2、在Al2O3栅介质表面上进行N2等离子处理形成的AlON钝化层(103)；S3、在AlON钝化层上沉积的高K栅介质(104)；S4、在高K栅介质上形成的金属栅结构(105)。本发明通过Al2O3栅介质表面进行N2等离子处理形成AlON钝化层，在AlON钝化层上生长高K栅介质，从而有效的修复Al2O3栅介质中的缺陷，极大的改善栅介质的质量，降低栅极漏电同时减小EOT，提高器件可靠性，大幅提高III‑V族半导体MOS的电学性能。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种InP衬底MOSCAP的结构及其制备方法。
背景技术
随着互补型金属氧化物半导体(CMOS)器件特征尺寸的不断缩小，Si MOS器件的发展已接近其物理极限。具有高迁移率的III-V族化合物半导体材料被视为是硅基CMOS沟道材料的替代之一。
InP作为最有前途的III-V族化合物半导体之一，具有高的电子迁移率(5400cm2/Vs)，然而直接在InP表面生长高K栅介质材料会带来界面态密度过高，同时在EOT减小的情况下漏电过大，沉积的栅金属在自身工艺中会引入体缺陷，所以改善High-K/InP界面的质量，减小EOT同时减小漏电以及提高栅介质的可靠性是必须研究的问题。关于N2等离子体相关的报大都是关于N2等离子体导直接处理半导体表面，例如，A.Talbi等报导了在InP表面直接N2等离子体处理，在表面会形成In-N键和P-N键。T.Haimoto等报导了用N2等离子体处理直接处理InP表面，使表面形成一层氮氧化物，降低了InP表面自然氧化物中的慢缺陷(slowtraps)，获得了小于10mv的C-V滞回。但是在S钝化的InP衬底沉积Al2O3栅介质(102)后，通过N2等离子直接处理Al2O3栅介质形成AlON钝化层(103)修复栅介质的体内缺陷并通过在AlON钝化层上沉积高K栅介质技术还未有过相关发明。
发明内容
(一)要解决的技术问题
本发明提出了一种InP衬底MOSCAP的结构以及制备方法，其主要目的在于，解决目前直接在InP表面生长高K栅介质材料带来界面态密度过高，同时在EOT减小的情况下漏电过大，以及栅介质的可靠性的缺陷。
(二)技术方案
本发明的一个方面提供了一种InP衬底MOSCAP的结构，其特征在于：所述结构包括：InP衬底片(101)、Al2O3栅介质(102)、AlON钝化层(103)、高K栅介质(104)、金属栅结构(105)，所述Al2O3栅介质(102)在InP衬底片(101)上沉积形成，所述AlON钝化层(103)在Al2O3栅介质(102)表面上进行N2等离子处理形成，所述高K栅介质(104)在AlON钝化层(103)上沉积形成，所述金属栅结构(105)置于高K栅介质(104)上。
上述方案中，所述高K栅介质在AlON钝化层上沉积所采用的材料包括氧化物、氮化物。
上述方案中，所述金属栅结构(105)包括功函数金属层与低电阻栅金属。
本发明的另一个方面提供了一种InP衬底MOSCAP的结构的制备方法，其特征在于，包括：
S1：在InP族衬底片上沉积Al2O3栅介质(102)；
S2：在Al2O3栅介质表面上进行N2等离子处理，形成AlON钝化层(103)：
S3：在AlON钝化层上沉积高K栅介质(104)；
S4：在高K栅介质上形成金属栅结构(105)。
上述方案中，在所述的步骤S1之前还包括对InP衬底的钝化步骤，所述钝化步骤采用((NH4)2S钝化InP表面。
上述方案中，所述的步骤S1中的沉积使用的是ALD沉积系统。
上述方案中，所述的步骤S2中的N2等离子处理方法为，采用ALD沉积系统中的等离子体发生器原位对生长完成的Al2O3栅介质进行氮化处理。
上述方案中，所述的步骤S3中的沉积高K栅介质所采用的材料包括氧化物、氮化物。
上述方案中，所述的步骤S4中的金属栅结构(105)包括功函数金属层与低电阻栅金属。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
本发明提供的这种InP MOSCAP的结构通过使用(NH4)2S溶液钝化InP表面使得InP表面与Al2O3有较小的界面态密度的前提下再用N2等离子处理Al2O3栅介质形成AlON钝化层修复栅介质中的缺陷，减小了栅极漏电，提高了器件的可靠性。
本发明提供的这种InP MOSCAP的结构，AlON钝化层提高了Al2O3的K值并在AlON钝化层沉积高K栅介质减小了EOT，从而大幅提高InP MOSCAP电容的电学性能。
附图说明
图1是InP衬底MOSCAP的结构示意图；
图2是InP衬底MOSCAP制备流程图。
具体实施方式
本发明提出了一种InP衬底MOSCAP的结构及其制备方法，通过Al2O3栅介质表面进行N2等离子处理形成AlON钝化层，在AlON钝化层上生长高K栅介质，能从而有效的修复Al2O3栅介质中的缺陷，改善栅介质的质量，减小了栅漏电，提高了器件的可靠性。AlON钝化层提高了Al2O3的K值并在AlON钝化层沉积高K栅介质减小了EOT，从而大幅提高InP MOSCAP电容的电学性能。但钝化层不仅限于N2等离子处理，还可以是在长完Al2O3后进行N2退火处理。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1是本发明提供的InP衬底MOSCAP的结构示意图，如图1所示，该MOSCAP的结构包括InP衬底(101)，Al2O3栅介质(102)，AlON钝化层(103)，高K栅介质(104)，金属栅结构(105)。在InP衬底上沉积形成Al2O3栅介质(102)。在Al2O3栅介质表面进行N2等离子处理，形成AlON钝化层(103)。在AlON钝化层上沉积高K栅介质(104)。在高K栅介质上形成金属栅结构(105)。
图2是本发明提供的InP衬底MOSCAP制备流程图，如图2所示，该MOSCAP制备流程包括以下步骤：
S1：在InP衬底上沉积Al2O3栅介质(102)。采用Beneq公司的TFS200型ALD沉积系统，从而保证Al2O3与InP衬底(101)形成稳定的高质量的MOS界面。同时，由于Al2O3的带隙较宽，从而漏电相对较小。
在此步骤之前还需对InP衬底片(101)进行有机清洗以去除衬底表面有机污染物、无机清洗以去除衬底表面自然氧化物和(NH4)2S溶液钝化获得高质量的界面特性。
S2：在Al2O3栅介质表面上进行N2等离子处理，形成AlON钝化层(103)，注意要在Al2O3栅介质完成后直接采用ALD沉积系统中的等离子体发生器原位对Al2O3栅介质进行氮化处理，修复生产工艺过程中Al2O3栅介质的缺陷从而降低了漏电，提高了栅介质的可靠性。同时形成K值比Al2O3高的AlON钝化层(103)。
S3：在AlON钝化层上沉积高K栅介质(104)，通常为高介电常数氧化物，如HfO2ZrO2La2O3等，较高的介电常数(K值大于20)与低介电常数介质相比，相同电容情况下，其物理厚度更厚，从而降低了栅极漏电。
S4：在高K栅介质上形成金属栅结构(105)，金属栅结构包括功函数金属层与低电阻栅金属。例如Ti/Al栅金属结构或TiN/Al栅金属结构。
如此，本发明通过对Al2O3栅介质表面进行N2等离子处理，形成AlON钝化层，在AlON钝化层上生长高K栅介质，从而能有效的修复Al2O3栅介质中的缺陷，极大的改善栅介质的质量，降低栅极漏电同时减小EOT，提高器件可靠性，大幅提高III-V族半导体MOS的电学性能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种InP衬底MOSCAP的结构，其特征在于：所述结构包括：InP衬底片(101)、Al2O3栅介质(102)、AlON钝化层(103)、高K栅介质(104)、金属栅结构(105)，所述Al2O3栅介质(102)在InP衬底片(101)上沉积形成，所述AlON钝化层(103)在Al2O3栅介质(102)表面上进行N2等离子处理形成，所述高K栅介质(104)在AlON钝化层(103)上沉积形成，所述金属栅结构(105)置于高K栅介质(104)上。
2.根据权利要求1所述的InP衬底MOSCAP的结构，其特征在于，所述高K栅介质在AlON钝化层上沉积所采用的材料包括氧化物、氮化物。
3.根据权利要求1所述的InP衬底MOSCAP的结构，其特征在于，所述金属栅结构(105)包括功函数金属层与低电阻栅金属。
4.一种InP衬底MOSCAP的结构的制备方法，其特征在于，包括：
S1：在InP族衬底片上沉积Al2O3栅介质(102)；
S2：在Al2O3栅介质表面上进行N2等离子处理，形成AlON钝化层(103)；
S3：在AlON钝化层上沉积高K栅介质(104)；
S4：在高K栅介质上形成金属栅结构(105)。
5.根据权利要求4所述的InP衬底MOSCAP的结构的制备方法，其特征在于，在所述的步骤S1之前还包括对InP衬底的钝化步骤。
6.根据权利要求4所述的InP衬底MOSCAP的结构的制备方法，其特征在于，所述钝化步骤采用((NH4)2S钝化InP表面。
7.根据权利要求4所述的InP衬底MOSCAP的结构的制备方法，其特征在于，所述的步骤S1中的沉积使用的是ALD沉积系统。
8.根据权利要求4所述的InP衬底MOSCAP的结构的制备方法，其特征在于，所述的步骤S2中的N2等离子处理方法为，采用ALD沉积系统中的等离子体发生器原位对生长完成的Al2O3栅介质进行氮化处理。
9.根据权利要求4所述的InP衬底MOSCAP的结构的制备方法，其特征在于，所述的步骤S3中的沉积高K栅介质所采用的材料包括氧化物、氮化物。
10.根据权利要求4所述的InP衬底MOSCAP的结构的制备方法，其特征在于，所述的步骤S4中的金属栅结构(105)包括功函数金属层与低电阻栅金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610854667.7A CN106298780A (zh) | 2016-09-27 | 2016-09-27 | 一种InP衬底MOSCAP的结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610854667.7A CN106298780A (zh) | 2016-09-27 | 2016-09-27 | 一种InP衬底MOSCAP的结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298780A true CN106298780A (zh) | 2017-01-04 |
Family
ID=57715317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610854667.7A Pending CN106298780A (zh) | 2016-09-27 | 2016-09-27 | 一种InP衬底MOSCAP的结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298780A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1555580A (zh) * | 2001-09-12 | 2004-12-15 | �ձ�������ʽ���� | 半导体器件及其制造方法 |
| CN1794456A (zh) * | 2004-12-23 | 2006-06-28 | 海力士半导体有限公司 | 用于半导体元件的电容器及其制造方法 |
| CN101409234A (zh) * | 2007-07-03 | 2009-04-15 | 国际商业机器公司 | 一种半导体结构及其制造方法 |
| CN102544103A (zh) * | 2012-01-10 | 2012-07-04 | 复旦大学 | 一种InP反型n沟道场效应管及其制备方法 |
| CN102760657A (zh) * | 2012-07-27 | 2012-10-31 | 中国科学院上海微系统与信息技术研究所 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
| CN104966673A (zh) * | 2015-07-07 | 2015-10-07 | 桂林电子科技大学 | 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法 |
| CN105755536A (zh) * | 2016-02-06 | 2016-07-13 | 上海新傲科技股份有限公司 | 一种采用AlON缓冲层的氮化物的外延生长技术 |
-
2016
- 2016-09-27 CN CN201610854667.7A patent/CN106298780A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1555580A (zh) * | 2001-09-12 | 2004-12-15 | �ձ�������ʽ���� | 半导体器件及其制造方法 |
| CN1794456A (zh) * | 2004-12-23 | 2006-06-28 | 海力士半导体有限公司 | 用于半导体元件的电容器及其制造方法 |
| CN101409234A (zh) * | 2007-07-03 | 2009-04-15 | 国际商业机器公司 | 一种半导体结构及其制造方法 |
| CN102544103A (zh) * | 2012-01-10 | 2012-07-04 | 复旦大学 | 一种InP反型n沟道场效应管及其制备方法 |
| CN102760657A (zh) * | 2012-07-27 | 2012-10-31 | 中国科学院上海微系统与信息技术研究所 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
| CN104966673A (zh) * | 2015-07-07 | 2015-10-07 | 桂林电子科技大学 | 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法 |
| CN105755536A (zh) * | 2016-02-06 | 2016-07-13 | 上海新傲科技股份有限公司 | 一种采用AlON缓冲层的氮化物的外延生长技术 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691081B (zh) | 用於半導體表面氣相硫鈍化之系統及方法 | |
| Hurley et al. | The Characterization and Passivation of Fixed Oxide Charges and Interface States in the $\hbox {Al} _ {2}\hbox {O} _ {3}/\hbox {InGaAs} $ MOS System | |
| CN102306625B (zh) | 一种锗基mos器件衬底的表面钝化方法 | |
| JP2010093247A (ja) | 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法 | |
| US20160190375A1 (en) | Hetero-junction solar cell and manufacturing method thereof | |
| Zhao et al. | Effects of sulfur passivation on GaSb metal–oxide–semiconductor capacitors with neutralized and unneutralized (NH4) 2S solutions of varied concentrations | |
| US20210074551A1 (en) | Multi-layered polysilicon and oxygen-doped polysilicon design for rf soi trap-rich poly layer | |
| Hao et al. | Remote plasma-enhanced atomic layer deposition of gallium oxide thin films with NH3 plasma pretreatment | |
| CN106898644B (zh) | 高击穿电压场效应晶体管及其制作方法 | |
| CN103451611B (zh) | 适用于栅介质层的低漏电流HfO2薄膜的制备方法 | |
| CN107230617A (zh) | 氮化镓半导体器件的制备方法 | |
| US10192963B2 (en) | Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same | |
| CN103151254A (zh) | 一种锗基肖特基结的制备方法 | |
| US20120273861A1 (en) | Method of depositing gate dielectric, method of preparing mis capacitor, and mis capacitor | |
| CN106298780A (zh) | 一种InP衬底MOSCAP的结构及其制备方法 | |
| Dalapati et al. | Impact of buffer layer on atomic layer deposited TiAlO alloy dielectric quality for epitaxial-GaAs/Ge device application | |
| CN107527803A (zh) | SiC器件栅介质层及SiC器件结构的制备方法 | |
| US20150037930A1 (en) | Method of manufacturing a semiconductor heteroepitaxy structure | |
| CN102381718B (zh) | 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法 | |
| CN101924030A (zh) | 一种改善高阻soi衬底上高介电常数栅介质性能的方法 | |
| CN101783298B (zh) | 抑制高k栅介质/金属栅结构界面层生长的方法 | |
| CN104966673A (zh) | 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法 | |
| CN105097901B (zh) | 应用于iii-v族衬底的复合栅介质层及其制作方法 | |
| CN103065954B (zh) | 一种HfO2薄膜/HfSiNO界面层/Si衬底栅介质的制备方法 | |
| KR20150013065A (ko) | 계면층 함유 ⅲ-ⅴ 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |