JP3388001B2 - 電荷蓄積素子、不揮発性メモリ素子及び絶縁ゲート型トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路に用
いられる絶縁膜に関するものであり、あるいはその絶縁
膜の製造方法に関するものであり、あるいはその絶縁膜
を用いた素子に関するものであり、特に、絶縁膜を用い
た電荷蓄積素子、不揮発性メモリ素子及び絶縁ゲート型
トランジスタに関するものである。

【０００２】

【従来の技術】半導体集積回路は、年々微細化の傾向に
ある。それに伴い絶縁膜も薄膜化の傾向にある。そのた
め、その薄膜化に見合う絶縁耐圧の向上が求められてい
る。また、容量が必要な部分では、薄膜化に伴う絶縁耐
圧の低下を補うために絶縁膜の誘電率を向上する努力が
なされている。

【０００３】例えば、初期の頃、ＤＲＡＭメモリセル等
に用いられるコンデンサの絶縁膜は、ＳｉＯ₂ であっ
た。このコンデンサは、集積回路の集積度が向上するに
従って微細化されその占有面積が縮小していった。しか
し、コンデンサに要求される容量は微細化に無関係に一
定であるため、コンデンサの面積の減少による容量低下
を絶縁膜の薄膜化、高誘電率化によって補う必要があ
る。最近では、これにＳｉ₃ Ｎ₄ とＳｉＯ₂ の積層膜を
用いる。Ｓｉ₃ Ｎ₄ がＳｉＯ₂ より絶縁耐圧が大きく、
薄膜化が可能で、かつ比誘電率がＳｉＯ₂ の２倍あるた
めである。また、Ｓｉとの密着性も良好であり、電流リ
ークも少なく膜質も緻密で非常によい。

【０００４】図１５は、Ｓｉ₃ Ｎ₄ とＳｉＯ₂ の積層膜
を用いたコンデンサの断面図である。図において、１０
０Ａ，１００ＢはＳｉ薄膜から形成され、絶縁膜を挟ん
でコンデンサを構成する導体として設けられたＳｉ電
極、１０１Ａ，１０１ＢはＳｉ電極１００Ａ，１００Ｂ
に接して設けられＳｉ電極１００Ａ，１００Ｂに挟まれ
たＳｉＯ₂ 絶縁膜、１０２はＳｉ電極１０１Ａ，１０１
Ｂに挟まれたＳｉ₃ Ｎ₄絶縁膜である。

【０００５】Ｓｉ電極１００Ａ上に自然酸化膜として存
在するＳｉＯ₂ 膜をＳｉＯ₂ 絶縁膜１０１Ａとして用い
る。このＳｉＯ₂ 絶縁膜１０１Ａの上に、Ｓｉ₃ Ｎ₄ を
ＣＶＤ法で成膜してＳｉ₃ Ｎ₄ 絶縁膜１０２を形成す
る。そして、Ｓｉ₃ Ｎ₄ 絶縁膜１０２を再酸化してＳｉ
Ｏ₂ 絶縁膜１０１Ｂを形成する。ＳｉＯ₂ 絶縁膜１０１
Ｂ上にシリコンをエピタキシャル成長させたのち不純物
を拡散し、Ｓｉ電極１００Ｂを形成する。ＳｉＯ₂ 絶縁
膜１０１Ａ，１０１ＢについてはＳｉの熱酸化もしくは
ＣＶＤ法を用いて蒸着してもよい。この場合でも、最後
に酸素雰囲気中で熱処理が必要である。ＳｉＯ₂ 絶縁膜
１０１ＡとＳｉ₃ Ｎ₄ 絶縁膜１０２、及びＳｉＯ₂ 絶縁
膜１０１ＢとＳｉ₃ Ｎ₄ 絶縁膜１０２は、必ずしも分離
しておらず、酸素と窒素とが複雑に入り交じっている。
このような膜をＯＮＯ膜という。また、ＥＥＰＲＯＭや
ＦＬＡＳＨメモリのセルは浮遊ゲートに絶縁膜を介して
ワード線が結合している。この絶縁膜もコンデンサと同
じことを要求される。薄くてかつ高誘電率にすれば浮遊
ゲートの電位を効率よくあげることができる。現在は、
この部分の絶縁膜にＯＮＯ膜が用いられている。

【０００６】ＭＯＳトランジスタのゲート酸化膜も低電
圧化と高速化を同時に満たすために薄膜化が必要であ
り、現在Ｓｉの熱酸化膜をさらに高温窒化して絶縁耐圧
やホットキャリア耐圧、リーク特性をあげる開発が進ん
でいる。

【０００７】Ｓｉ₃ Ｎ₄ が最もよく利用されているの
は、薄くても膜質がよく、絶縁耐圧が大きく、ＳｉやＳ
ｉＯ₂ との密着性も良いためであり、また熱膨張係数も
近く製造プロセスにおける温度変化にも耐えられるなど
Ｓｉとの相性の良さにも起因している。

【０００８】同一の形状で容量等を大きくするために
は、高誘電率絶縁膜を用いる方法がある。高誘電率絶縁
膜を用いると、集積度の向上に関わらず同じ容量を得る
ために膜厚を薄くする割合は小さくなる。しかし、一般
に、高誘電率絶縁膜といわれるものは、膜質が良くない
とかＳｉとの相性が悪いとかの理由から半導体集積回路
への採用に際しては相当な困難が伴う。例えば、Ｔａ₂
Ｏ₅ は電流リークが大きく、ＳｒＴｉＯ₃ などの高誘電
セラミクスは均一な成膜自体難しい。

【０００９】

【発明が解決しようとする課題】従来の絶縁膜は以上の
ように構成されいているので、半導体集積回路の集積度
の向上に伴う絶縁膜の薄膜化によって絶縁破壊の可能性
が大きくなり、ホットキャリアの耐性が悪くなり、また
リーク特性が下がる等の問題点があった。

【００１０】また、半導体集積回路の集積度の向上に伴
って電荷蓄積素子の占有面積が小さくなるため、容量を
確保するのが困難になるといった問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、半導体集積回路に用いられる絶
縁膜の特性を向上することによって、半導体集積装置の
集積度の向上を容易にすることを目的とする。

【００１２】また、半導体集積装置等に用いられる電荷
蓄積素子の容量を上げることによって、電荷蓄積素子の
小型化を容易にすることを目的としている。

【００１３】また、絶縁ゲート型トランジスタは、ゲー
ト絶縁膜の絶縁耐圧及び誘電率の関係から動作速度を上
げることが困難であるという問題点がある。

【００１４】また、トンネル絶縁膜を有するメモリ素子
の不揮発性メモリ素子は、トンネル絶縁膜の耐久性から
書き換え回数が多くできないという問題点がある。

【００１５】

【課題を解決するための手段】第１の発明に係る電荷蓄
積素子は、酸化シリコンを主体とする層及び窒化シリコ
ンを主体とする層を有し、少なくとも前記酸化シリコン
を主体とする層と前記窒化シリコンを主体とする層との
境界領域にサイアロンが形成されている絶縁膜と、前記
絶縁膜の上下に配置された第１及び第２の導体層とを備
えて構成されている。

【００１６】

【００１７】第２の発明に係る不揮発性メモリは、ゲー
ト絶縁膜と、前記ゲート絶縁膜上に形成されたフローテ
ィングゲートと、前記フローティングゲート上に形成さ
れ、酸化シリコンを主体とする層及び窒化シリコンを主
体とする層を有し、少なくとも前記酸化シリコンを主体
とする層と前記窒化シリコンを主体とする層との境界領
域にサイアロンが形成されている絶縁膜と、前記絶縁膜
上に形成されたコントロールゲートとを備えて構成され
ている。

【００１８】第３の発明に係る絶縁ゲート型トランジス
タは、シリコン半導体からなるチャネル領域と、前記チ
ャネル領域の上に形成され、サイアロン層を含むシリコ
ン系の絶縁膜からなるゲート絶縁膜とを備えて構成され
ている。

【００１９】第４の発明に係る絶縁ゲート型トランジス
タは、第３の発明の絶縁ゲート型トランジスタにおい
て、前記ゲート絶縁膜は、前記チャネル領域上に形成さ
れた酸化シリコン層と、前記酸化シリコン層の上に形成
されたサイアロン層とを備えて構成されている。

【００２０】第５の発明に係る不揮発性メモリ素子は、
トンネル電流が流れるトンネル絶縁膜を備える不揮発性
メモリ素子であって、前記トンネル絶縁膜は、サイアロ
ン層を含むことを特徴とする。

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】第６の発明に係る電荷蓄積素子は、半導体
集積回路のメモリに用いられる複数の電荷蓄積素子であ
って、少なくともサイアロン単体からなる層を含む絶縁
膜と、前記絶縁膜の上下に配置された第１及び第２の導
体層とを備えて構成されている。

【００２８】第７の発明に係る不揮発性メモリ素子は、
半導体集積回路のメモリに用いられる不揮発性メモリ素
子であって、ゲート絶縁膜と、前記ゲート絶縁膜上に形
成されたフローティングゲートと、前記フローティング
ゲート上に形成され、少なくともサイアロン単体からな
る層を含む絶縁膜と、前記絶縁膜上に形成されたコント
ロールゲートとを備えて構成されている。

【００２９】

【作用】第１の発明における絶縁膜は、少なくとも酸化
シリコンを主体とする層と窒化シリコンを主体とする層
との境界領域にサイアロンが形成されており、サイアロ
ンが酸化シリコン及び窒化シリコンに比べて絶縁性に優
れ、誘電率が高いので電荷蓄積素子の容量を大きくする
ことができる。

【００３０】

【００３１】第２の発明におけるフローティングゲート
上に形成された絶縁膜は、酸化シリコンを主体とする層
及び窒化シリコンを主体とする層を有し、少なくとも酸
化シリコンを主体とする層と窒化シリコンを主体とする
層との境界領域にサイアロンが形成されているおり、コ
ントロールゲートとフローティングゲートとの間の容量
を大きくして低い電圧でも不揮発性メモリに十分なファ
ウラーノルドハイム電流を得させる。

【００３２】第３の発明におけるシリコン半導体からな
るチャネル領域とシリコン系の絶縁膜は、密着性に優
れ、界面準位密度を低くできる。そして、ゲート絶縁膜
がサイアロン層を含むことから、ゲート絶縁膜の絶縁
性、誘電率等が向上するため、トランジスタの高速動作
が可能になる。

【００３３】第４の発明における酸化シリコン層はシリ
コン半導体からなるチャネル領域との密着性に優れ、界
面準位密度を低くできる。そして、サイアロン層がゲー
ト絶縁膜の絶縁性、誘電率等を向上させ、トランジスタ
の高速動作を可能にする。

【００３４】第５の発明におけるトンネル絶縁膜は、サ
イアロン層を含んでいるため、絶縁耐圧が高く、トンネ
ル電流を流せる回数が増加する。

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【００４０】

【００４１】第６の発明における電荷蓄積素子は、半導
体集積回路のメモリに用いられ、多数必要となり半導体
集積回路中で大きな面積を占める。電荷蓄積素子を構成
している絶縁膜は少なくともサイアロン単体からなる層
を含むため、電荷蓄積素子の占有面積を小さくすること
ができる。

【００４２】第７の発明に係る不揮発性メモリ素子は、
半導体集積回路のメモリに用いられ、多数の素子が必要
となり半導体集積回路中で大きな面積を占める。そし
て、フローティングゲートとコントロールゲートとの間
の絶縁膜は、少なくともサイアロン単体からなる層を含
むため、不揮発性メモリ素子の占有面積を小さくするこ
とができる。

【００４３】

【実施例】

＜実施例１＞以下、この発明の第１実施例を図１を用い
て説明する。図１は、この発明の第１実施例による電荷
蓄積素子の一例としてコンデンサの構成を示す断面図で
ある。図１は、Ｓｉ₃ Ｎ₄ とＳｉＯ₂ の積層膜を用いた
コンデンサの断面図である。

【００４４】図において、１，２は絶縁膜を挟んでコン
デンサを構成する導体として設けられたＳｉ電極、２，
４はＳｉ電極１，２にそれぞれ接して設けられＳｉ電極
１，２に挟まれたＳｉＯ₂ 絶縁膜、３はＳｉ電極２，４
に挟まれたＳｉ₃ Ｎ₄ 絶縁膜である。ここで、ＳｉＯ₂
絶縁膜２，４及びＳｉ₃ Ｎ₄ 絶縁膜３はその境界部分で
混ざりあっているため、一般的にはっきりした境界線は
存在しない。また、このＯＮＯ膜、すなわちＳｉＯ₂ 絶
縁膜２，４及びＳｉ₃ Ｎ₄ 絶縁膜３は、アルミニウムを
含んでいる。そして、少なくともその境界では、サイア
ロン、すなわちＳｉ₃ Ｎ₄ −ＡｌＮ−Ａｌ₂ Ｏ₃ 系固溶
体が形成されている。

【００４５】サイアロンは、Ｓｉ₃ Ｎ₄ と比べて絶縁耐
圧が大きいので、今までのＯＮＯ膜よりも絶縁膜の薄膜
化が可能となり、電荷蓄積素子の容量が増大する。ある
いは、薄膜化しない場合は、電荷蓄積素子において、従
来以上に絶縁不良マージンを確保できる。さらに、サイ
アロンは、Ｓｉ₃ Ｎ₄ に比べて誘電率が高いため、同一
の形状であっても電荷蓄積量を増加することができる。

【００４６】なお、製造方法によって、Ｓｉ₃ Ｎ₄ 絶縁
膜３全体をサイアロンとすることも可能である。その場
合にも、上記と同様の効果を奏する。絶縁膜の製造方法
については後述する。

【００４７】また、上記のサイアロン層含む絶縁膜は、
サイアロン単体の膜であっても良く、電荷蓄積素子が半
導体集積回路のメモリとして多数用いられている場合、
サイアロン層の絶縁性及び誘電率によってその形状を小
さくでき、集積回路の集積度を著しく向上することがで
きる。

【００４８】＜実施例２＞次に、この発明の第２実施例
を図２を用いて説明する。図２はこの発明の第２実施例
によるＭＯＳトランジスタの構成を示す断面図である。
図２において、６はＭＯＳトランジスタのチャネル領域
を形成するための例えばＰ型シリコン半導体層、７はＰ
型シリコン半導体層６表面に形成されドレイン領域とし
て働くＮ型シリコン半導体領域、８はＰ型シリコン半導
体層の表面に形成されソース領域として働くＮ型シリコ
ン半導体領域、９はＰ型シリコン半導体層６の表面上に
チャネル領域の全てとＮ型シリコン半導体領域７，８の
一部とを覆うように形成されサイアロン層を含むゲート
絶縁膜、１０はゲート絶縁膜９の上に形成されたゲート
電極である。

【００４９】ここで、ゲート絶縁膜９は、シリコン半導
体層６の表面上に界面準位密度を小さくするように、後
述する製造方法によってシリコン半導体層６上のシリコ
ン酸化膜を用いるなどして形成される。この様に形成す
るのは、ＭＯＳトランジスタの動作特性を良くするため
である。

【００５０】半導体集積回路の集積度が向上するにとも
なって、ＭＯＳトランジスタも微細化される傾向にあ
る。例えば、０．１μｍクラスのＭＯＳトランジスタの
場合、従来のＳｉＯ₂ 絶縁膜をゲートに用いたトランジ
スタは、Ｓ／Ｄ耐圧やホットキャリアその他の制約から
電源電圧を上げることができない。また、しきい値電圧
ＶTHもパンチスルーとサブスレッショルドリークのため
下げることができない。ところが、サイアロン層を含む
絶縁膜を用いると、ゲート絶縁膜の薄膜化が可能にな
り、しきい値電圧ＶTHを下げることができる。また、サ
イアロン層の誘電率が高いので、しきい値電圧ＶTHを低
くしなくともキャリアノードをあまり下げずにすむ。

【００５１】サブスレッショルド係数を小さくしてゲー
トスイングを大きくすることも素子動作の高速化に寄与
する。これはゲート容量を大きくする方向、つまり誘電
率が高い方が有利である。また、ゲート絶縁膜の誘電率
を大きくすると基板効果も低減できる。さらに、ゲート
絶縁膜の絶縁耐圧を高くできるのであれば、必要なトラ
ンジスタだけ絶縁耐圧を持たせてブーストして使用する
ことも可能となる。

【００５２】以上のように、このＭＯＳトランジスタは
ゲート絶縁膜９にサイアロン層を含んでいるので、絶縁
耐圧やリーク特性及び誘電率が改善され、駆動電流が大
きくなりその動作の高速化などが可能になる。

【００５３】＜実施例３＞次に、この発明の第３実施例
による絶縁膜の製造方法について図３を用いて説明す
る。図３はこの発明の第３実施例による絶縁膜の製造方
法を示す工程図である。製造手順に従って記号（ａ）〜
（ｃ）を付してある。図３（ａ）は製造途中の絶縁膜の
状態を示す断面図である。図３の（ａ）において、１１
は導体として働くポリシリコン、１２はポリシリコン１
１上に形成された酸化シリコンを主体とするシリコン酸
化膜、１３はシリコン酸化膜１２上に形成された窒化シ
リコンを主体とするシリコン窒化膜である。例えば、半
導体集積回路のコンデンサを作成する場合、半導体基板
上に、減圧ＣＶＤ法によってポリシリコンを作成し、そ
の表面を酸化した後、表面にＣＶＤ法により窒化シリコ
ンを堆積することで図３の（ａ）の状態になる。

【００５４】ａ１は、真空中でアルミニウムの形成を行
う工程である。アルミニウムの形成方法としてスパッタ
法を用いる場合には、例えば圧力１０ｍtorrのアルゴン
Ａｒ雰囲気中で、好ましくはＲＦスパッタ法を用いて行
う。ＲＦスパッタ法を用いるのは、蒸着速度を小さくす
る方が望ましいためである。また、ＣＶＤ法を用いる場
合には、例えば塩化アルミニウム（ＡｌＣｌ₃ ）または
臭化アルミニウム（ＡｌＢｒ₃ ）を用いて、その分解温
度以上で行う。アルミニウムを蒸着する際、基板の温度
をアルミニウムが拡散し得る温度、例えば摂氏６００度
に保って行うと、アルミニウムの拡散が容易に行える。

【００５５】図３の（ｂ）は、工程ａ１によってできた
膜を示す断面図である。図３の（ｂ）において、１４は
図３（ａ）に示したシリコン窒化膜１３の上に蒸着され
たアルミニウムである。ここでは、分かりやすいよう
に、シリコン窒化膜１３とアルミニウム１４との境界を
はっきり描いたが、基板温度を上げるなどした場合には
蒸着と拡散とが同時に進行しその境界が不明瞭な場合が
ある。

【００５６】ｂ１は、アルミニウムを形成した後、拡散
炉あるいはランプアニールで、真空状態を保ったままほ
ぼ摂氏６００から１０００度の温度でシンターを行う工
程である。この工程はデバイスの耐えられる温度で行わ
なければならず、摂氏８００度以下であれば２０から３
０分程度のシンターが可能である。なお、摂氏１０００
度でシンターを行う場合には、短時間のうちにシンター
を終了しなければならないのでランプアニールが好まし
い。また、真空状態を保つのは酸化アルミニウムを表面
に形成しないためであるが、シンターの回数は複数回で
も良く、その後外気にふれる状態で再度シンターを行っ
ても良い。また、アルミニウムが拡散するまでは真空中
が望ましいが、アルミニウムが入り込んでしまえば窒素
（Ｎ₂ ）を入れた方がよい。高温真空中では、酸素や窒
素が抜けてしまうからである。高温ではすぐにアルミニ
ウムが入り込んでくれるが、Ｓｉサイト置換（サイアロ
ン化）にはかなり時間と温度を要する。

【００５７】図３の（ｃ）は、工程ｂ１によってできた
膜を示す断面図である。図３の（ｃ）において、１５は
図３（ｂ）で示したシリコン酸化膜１２とシリコン窒化
膜１３とアルミニウム１４とから形成された、サイアロ
ン層を含む絶縁膜である。形成された絶縁膜１５は、シ
リコン酸化膜１２とシリコン窒化膜１３との境界面付近
で、拡散されたアルミニウムとその付近にある酸素及び
窒素とを使ってその境界面付近にサイアロン層が形成さ
れる。しかし、絶縁膜１５全体がサイアロン層（Ｓｉ−
Ａｌ−Ｏ−Ｎ）のみで形成されるか、絶縁膜１５の最下
層に酸化シリコンを主体とする層が残り、また表面に窒
化シリコンを主体とする層が残るかは、製造条件によ
る。この絶縁膜１５は、従来のＯＮ膜にアルミニウムが
添加されたものとなる。この様な膜は、従来のＯＮ膜よ
りも誘電率や絶縁耐圧などの特性が良く、そして、従来
のＯＮ膜と同様にプロセス上の障害が少ないという特性
を有している。

【００５８】そして、絶縁膜１５の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【００５９】＜実施例４＞次に、この発明の第４実施例
による絶縁膜の製造方法について図４を用いて説明す
る。図４はこの発明の第４実施例による絶縁膜の製造方
法を示す工程図である。製造手順に従って記号（ａ）〜
（ｃ）を付してある。図４（ａ）は製造途中の絶縁膜の
状態を示す断面図である。図４の（ａ）において、１１
は第３実施例で示したのと同じポリシリコン、１６はポ
リシリコン１１上に形成された窒化シリコンを主体とす
るシリコン窒化膜、１７はシリコン窒化膜１６上に形成
された酸化シリコンを主体とするシリコン酸化膜であ
る。例えば、半導体集積回路のコンデンサを作成する場
合、半導体基板上に、減圧ＣＶＤ法によってポリシリコ
ンを作成し、その表面の自然酸化膜を除去した後、ポリ
シリコン表面を窒化してシリコン窒化膜を形成し、シリ
コン窒化膜の表面を最酸化する化またはＣＶＤ法によっ
て表面にシリコン酸化膜を形成することで図４の（ａ）
の状態になる。

【００６０】ａ２はアルミニウムの蒸着を行う工程であ
る。アルミニウム１８の形成を行う方法は、前記の実施
例と同様である。

【００６１】図４の（ｂ）において、１８は図４（ａ）
にも示したシリコン酸化膜１７の上に蒸着されたアルミ
ニウムである。ここでも、分かりやすいように、シリコ
ン酸化膜１７とアルミニウム１８との境界をはっきり描
いたが、基板温度を上げる（例えば摂氏６００度にす
る。）などした場合には蒸着と拡散とが同時に進行しそ
の境界が不明瞭な場合がある。

【００６２】ｂ２はアルミニウムを形成した後、シンタ
ーを行う工程であり、第３実施例の工程ｂ１と同じ工程
である。

【００６３】図４の（ｃ）において、１９は、図４
（ａ）で示したシリコン窒化膜１６とシリコン酸化膜１
７とアルミニウム１８とから形成された、サイアロン層
を含む絶縁膜である。形成された絶縁膜１９は、シリコ
ン窒化膜１６とシリコン酸化膜１７との境界面付近に、
拡散されたアルミニウムとその付近にある酸素及び窒素
とを使ってサイアロン層が形成される。しかし、絶縁膜
１９全体がサイアロン層（Ｓｉ−Ａｌ−Ｏ−Ｎ）のみで
形成されるか、絶縁膜１９の最下層に窒化シリコンを主
体とする層が残り、また表面に酸化シリコンを主体とす
る層が残るかは、製造条件による。この絶縁膜１９は、
従来のＯＮ膜にアルミニウムが添加されたものとなる。
この様な膜は、従来のＯＮ膜よりも誘電率や絶縁耐圧な
どの特性が良く、そして、従来のＯＮ膜と同様にプロセ
ス上の障害が少ないという特性を有している。

【００６４】そして、絶縁膜１９の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【００６５】＜実施例５＞次に、この発明の第５実施例
を図５を用いて説明する。図５はこの発明の第５実施例
による絶縁膜の製造方法を示す工程図である。製造手順
に従って記号（ａ）〜（ｃ）を付してある。図５（ａ）
は製造途中の絶縁膜の状態を示す断面図である。図５の
（ａ）において、１１から１３は、それぞれ第３実施例
と同様のポリシリコン、シリコン酸化膜、シリコン窒化
膜である。そして、第３実施例と同様に図５の（ａ）に
示した状態を準備することができる。

【００６６】ａ３は、アルミニウム形成の工程であり、
この工程も第３実施例の工程ａ１と同様に行える。

【００６７】図５の（ｂ）において、１４は図３（ｂ）
に示したと同様のアルミニウムである。

【００６８】ｂ３はアルミニウム１４を形成した後、い
ったん真空状態を破壊することなく、酸素やオゾンやＮ
₂ Ｏを導入して酸化、及びアンモニアを導入して窒化す
るとともに、例えば摂氏８００度の温度でシンターを行
う工程である。シンターは、拡散炉あるいはランプアニ
ールで摂氏６００から１０００度の温度で行われる。摂
氏１０００度では短時間で処理を終わらないと行けない
ためランプアニールでなければならないが、摂氏８００
度ならば２０から３０分ほどは可能でランプアニールま
たは拡散炉のいずれも用いることができる。

【００６９】図５の（ｃ）において、２１は、図５
（ｂ）に示したシリコン酸化膜１２とシリコン窒化膜１
３とアルミニウム１４とから形成され、サイアロン層を
含む絶縁膜である。形成された絶縁膜２１は、シリコン
酸化膜１２とシリコン窒化膜１３との境界面付近で、拡
散されたアルミニウムとその付近にある酸素及び窒素と
を使ってサイアロン層が形成される。場合によっては、
絶縁膜２１の表面においてもサイアロン層が形成され
る。しかし、絶縁膜２１全体がサイアロン層（Ｓｉ−Ａ
ｌ−Ｏ−Ｎ）のみで形成されるか、絶縁膜２１の最下層
に酸化シリコンを主体とする層が残り、また窒化シリコ
ンを主体とする層が残るかは、製造条件による。この絶
縁膜２１は、従来のＯＮ膜にアルミニウムが添加された
ものとなる。この様な膜は、従来のＯＮ膜よりも誘電率
や絶縁耐圧などの特性が良く、従来のＯＮ膜と同様にプ
ロセス上の障害が少ないという特性を有している。

【００７０】そして、絶縁膜２１の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【００７１】なお、工程ｂ３において、酸化と窒化とを
同時に行う場合、酸化と窒化とを交互に行う場合があ
る。また、工程ｂ３において、酸化と窒化の程度は任意
であって、極端な例として酸化のみ、窒化のみの場合も
有り得る。

【００７２】また、工程ｂ３において、シンターと酸化
及び窒化とを同時に行ってもよく、別々に行ってもよ
い。

【００７３】＜実施例６＞次に、この発明の第６実施例
を図６を用いて説明する。図６はこの発明の第６実施例
による絶縁膜の製造方法を示す工程図である。製造手順
に従って記号（ａ）〜（ｃ）を付してある。図６（ａ）
は製造途中の絶縁膜の状態を示す断面図である。図６の
（ａ）において、１１から１７は、それぞれ第４実施例
と同様のポリシリコン、シリコン窒化膜、シリコン酸化
膜である。そして、第４実施例と同様に図６の（ａ）に
示した状態を準備することができる。

【００７４】ａ４は、アルミニウム形成の工程であり、
この工程も第４実施例の工程ａ２と同様に行える。

【００７５】図６の（ｂ）において、１８は図４（ａ）
に示したと同様のアルミニウムである。

【００７６】ｂ４は、第５実施例の工程ｂ３と同様の工
程で、アルミニウム１８を形成した後、いったん真空状
態を破壊することなく、酸素やオゾンやＮ₂ Ｏを導入し
て酸化、及びアンモニアを導入して窒化するとともに、
ほぼ摂氏８００度以下の温度でシンターを行う工程であ
る。

【００７７】図６の（ｃ）において、２２は、図６
（ｂ）に示したシリコン窒化膜１６とシリコン酸化膜１
７とアルミニウム１８とから形成された、サイアロン層
を含む絶縁膜である。形成された絶縁膜２２は、シリコ
ン窒化膜１６とシリコン酸化膜１７との境界面付近で、
拡散されたアルミニウムとその付近にある酸素及び窒素
とを使ってサイアロン層が形成される。場合によっては
絶縁膜２２の表面においてもサイアロン層が形成され
る。しかし、絶縁膜２２全体がサイアロン層（Ｓｉ−Ａ
ｌ−Ｏ−Ｎ）のみで形成されるか、絶縁膜２２の最下層
に酸化シリコンを主体とする層が残り、また窒化シリコ
ンを主体とする層が残るかは、製造条件による。この絶
縁膜２２は、従来のＯＮ膜にアルミニウムが添加された
ものとなる。この様な膜は、従来のＯＮ膜よりも誘電率
や絶縁耐圧などの特性が良く、従来のＯＮ膜と同様にプ
ロセス上の障害が少ないという特性を有している。

【００７８】そして、絶縁膜２２の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【００７９】なお、工程ｂ４において、酸化と窒化とを
同時に行う場合、酸化と窒化とを交互に行う場合があ
る。また、工程ｂ４において、酸化と窒化の程度は任意
であって、極端な例として酸化のみ、窒化のみの場合も
有り得る。

【００８０】また、工程ｂ４において、シンターと酸化
及び窒化とを同時に行ってもよく、別々に行ってもよ
い。

【００８１】＜実施例７＞次に、この発明の第７実施例
を図７を用いて説明する。図７はこの発明の第７実施例
による絶縁膜の製造方法を示す工程図である。製造手順
に従って記号（ａ）〜（ｃ）を付してある。図７（ａ）
は製造途中の絶縁膜の状態を示す断面図である。図７の
（ａ）において、１１から１３は、それぞれ第３実施例
と同様のポリシリコン、シリコン酸化膜、シリコン窒化
膜である。そして、２５は、シリコン酸化膜である。表
面にＣＶＤ法により窒化シリコンを堆積することで図３
の（ａ）の状態になる。そして、さらにシリコン窒化膜
１３を酸化することによって、図７（ａ）に示した状態
を準備することができる。

【００８２】ａ５は、アルミニウム形成の工程であり、
この工程も第３実施例の工程ａ１と同様に行える。

【００８３】図７の（ｂ）において、１４は図３（ｂ）
に示したと同様のアルミニウムである。

【００８４】ｂ５は、第５実施例の工程ｂ３と同様の工
程で、アルミニウム１４を形成した後、いったん真空状
態を破壊することなく、酸素やオゾンやＮ₂ Ｏを導入し
て酸化、及びアンモニアを導入して窒化するとともに、
例えば摂氏８００度の温度でシンターを行う工程であ
る。

【００８５】図７の（ｃ）において、２６は、図７
（ｂ）に示したシリコン酸化膜１２，２５とシリコン窒
化膜１３とアルミニウム１４とから形成され、サイアロ
ン層を含む絶縁膜である。形成された絶縁膜２６は、シ
リコン酸化膜１２，２５とシリコン窒化膜１３との境界
面付近で、拡散されたアルミニウムとその付近にある酸
素及び窒素とを使ってサイアロン層が形成される。場合
によっては、絶縁膜２６の表面及びシリコン窒化膜の中
心付近でもサイアロン層が形成される。しかし、絶縁膜
２６全体がサイアロン層（Ｓｉ−Ａｌ−Ｏ−Ｎ）のみで
形成されるか、絶縁膜２６の最下層等に酸化シリコンを
主体とする層が残り、また窒化シリコンを主体とする層
が残るかは、製造条件による。この絶縁膜２６は、従来
のＯＮＯ膜にアルミニウムが添加されたものとなる。こ
の様な膜は、従来のＯＮＯ膜よりも誘電率や絶縁耐圧な
どの特性が良く、従来のＯＮＯ膜と同様にプロセス上の
障害が少ないという特性を有している。サイアロン単体
の絶縁膜であっても誘電率や絶縁耐圧等の特性が向上す
る。

【００８６】そして、絶縁膜２６の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【００８７】なお、工程ｂ５において、酸化と窒化とを
同時に行う場合、酸化と窒化とを交互に行う場合があ
る。また、工程ｂ５において、酸化と窒化の程度は任意
であって、極端な例として酸化のみ、窒化のみの場合も
有り得る。

【００８８】また、工程ｂ５において、シンターと酸化
及び窒化とを同時に行ってもよく、別々に行ってもよ
い。

【００８９】また、工程ｂ５において、シンターのみを
行って、酸化及び窒化処理を省略することも可能であ
る。

【００９０】＜実施例８＞次に、この発明の第８実施例
を図８を用いて説明する。図８はこの発明の第８実施例
による絶縁膜の製造方法を示す工程図である。製造手順
に従って記号（ａ）〜（ｃ）を付してある。図８（ａ）
は製造途中の絶縁膜の状態を示す断面図である。図８の
（ａ）において、１１から１７は、それぞれ第４実施例
と同様のポリシリコン、シリコン窒化膜、シリコン酸化
膜である。例えば、半導体集積回路のコンデンサを作成
する場合、半導体基板上に、減圧ＣＶＤ法によってポリ
シリコンを作成し、その表面の自然酸化膜を除去した
後、ポリシリコン表面を窒化してシリコン窒化膜を形成
し、シリコン窒化膜の表面を最酸化する化またはＣＶＤ
法によって表面にシリコン酸化膜を形成することで図４
の（ａ）の状態になる。さらに、シリコン窒化膜の表面
を酸化することによって図８の（ａ）に示した状態を準
備することができる。

【００９１】ａ６は、アルミニウム形成の工程であり、
この工程も第４実施例の工程ａ２と同様に行える。

【００９２】図８の（ｂ）において、１８は図４（ａ）
に示したと同様のアルミニウムである。

【００９３】ｂ６は、第５実施例の工程ｂ３と同様の工
程で、アルミニウム１８を形成した後、いったん真空状
態を破壊することなく、酸素やオゾンやＮ₂ Ｏを導入し
て酸化、及びアンモニアを導入して窒化するとともに、
例えば摂氏８００度の温度でシンターを行う工程であ
る。

【００９４】図８の（ｃ）において、２８は、図８
（ｂ）に示したシリコン窒化膜１６，２７とシリコン酸
化膜１７とアルミニウム１８とから形成された、サイア
ロン層を含む絶縁膜である。形成された絶縁膜２８は、
シリコン窒化膜１６，２７とシリコン酸化膜１７との境
界面付近で、拡散されたアルミニウムとその付近にある
酸素及び窒素とを使ってサイアロン層が形成される。場
合によっては絶縁膜２８の表面においてもサイアロン層
が形成される。しかし、絶縁膜２８全体がサイアロン層
（Ｓｉ−Ａｌ−Ｏ−Ｎ）のみで形成されるか、絶縁膜２
８の最下層等に酸化シリコンを主体とする層が残り、ま
た窒化シリコンを主体とする層が残るかは、製造条件に
よる。この絶縁膜２８は、従来のＯＮ膜にアルミニウム
が添加されたものとなる。この様な膜は、従来のＯＮ膜
よりも誘電率や絶縁耐圧などの特性が良く、従来のＯＮ
膜と同様にプロセス上の障害が少ないという特性を有し
ている。サイアロン単体の絶縁膜であっても誘電率や絶
縁耐圧等の特性が向上する。

【００９５】そして、絶縁膜２８の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【００９６】なお、工程ｂ６において、酸化と窒化とを
同時に行う場合、酸化と窒化とを交互に行う場合があ
る。また、工程ｂ６において、酸化と窒化の程度は任意
であって、極端な例として酸化のみ、窒化のみの場合も
有り得る。

【００９７】また、工程ｂ６において、シンターと酸化
及び窒化とを同時に行ってもよく、別々に行ってもよ
い。

【００９８】また、工程ｂ６において、シンターのみを
行って、酸化及び窒化処理を省略することも可能であ
る。

【００９９】＜実施例９＞次に、この発明の第９実施例
を図９を用いて説明する。図９はこの発明の第９実施例
による絶縁膜の製造方法を示す工程図である。製造手順
に従って記号（ａ）〜（ｄ）を付してある。図９（ａ）
は製造途中の絶縁膜の状態を示す断面図である。図９の
（ａ）において、１１は導体として働くポリシリコン、
３１はポリシリコン１１上に形成された酸化シリコンを
主体とするシリコン酸化膜（ＳｉＯ₂ ）である。例え
ば、半導体集積回路のコンデンサを作成する場合、半導
体基板上に、減圧ＣＶＤ法によってポリシリコンを作成
し、その表面を酸化するなどして図９の（ａ）の状況に
することができる。

【０１００】ａ７は、アルミニウム形成の工程であり、
この工程も第３実施例の工程ａ１と同様に行える。

【０１０１】図９の（ｂ）において、３２はシリコン酸
化膜３１の上に蒸着されたアルミニウムである。ここで
は、分かりやすいように、酸化シリコンを含む膜３１と
アルミニウム３２との境界をはっきり描いたが、基板温
度を上げるなどした場合には蒸着と拡散とが同時に進行
しその境界が不明瞭な場合がある。

【０１０２】ｂ７は、第３実施例の工程ｂ１と同様の工
程で、アルミニウムを形成した後、真空状態を保ったま
ま、例えば摂氏６００〜７００度の温度でシンターを行
う工程である。

【０１０３】図９の（ｃ）において、３３は、工程ｂ７
によってシリコン酸化膜３１とアルミニウム３２とから
形成された、アルミニウムが拡散された酸化シリコンを
主体とする絶縁膜である。

【０１０４】ｃ７は、いったん真空状態を破壊すること
なく、酸素やオゾンやＮ₂ Ｏを導入して、及びアンモニ
アを導入して、例えば拡散炉を用い摂氏８００度以下の
温度で、酸化及び窒化処理を行う工程である。

【０１０５】図９の（ｄ）において、３４は工程ｃ７に
よって図９（ｃ）に示した絶縁膜を酸化及び窒化され形
成された絶縁膜である。形成された絶縁膜３４は、シリ
コン酸化膜３１の表面付近に拡散されたアルミニウムと
表面から供給される窒素とでその表面付近にサイアロン
層が形成される。しかし、絶縁膜３４全体がサイアロン
層（Ｓｉ−Ａｌ−Ｏ−Ｎ）のみで形成されるか、絶縁膜
３４の最下層に酸化シリコンの層が残り、また表面に酸
化アルミニウムの層が残るかは、製造条件による。絶縁
膜３４の最下層まで窒素が供給さない場合、従来のＯＮ
膜にアルミニウムが添加されたものとなる。この様な膜
は、従来のＯＮ膜よりも誘電率や絶縁耐圧などの特性が
良く、そして、従来のＯＮ膜と同様にプロセス上の障害
が少ないという特性を有している。サイアロン単体の絶
縁膜であっても誘電率や絶縁耐圧等の特性が向上する。

【０１０６】そして、絶縁膜３４の上に、さらに、ポリ
シリコンやアルミニウムなどの導電体層を形成すれば、
コンデンサが形成できる。

【０１０７】なお、上記実施例では、ポリシリコン１１
の上に酸化シリコンを主体とする膜３１を用いたが、こ
の膜に代えて窒化シリコンを主体とする膜を形成しても
良く、そのシリコン窒化膜の表面付近にサイアロン層を
形成することができる。

【０１０８】また、工程ｃ７において、酸化と窒化とを
同時に行う場合、酸化と窒化とを交互に行う場合があ
る。また、工程ｃ７において、酸化と窒化の程度は任意
であって、極端な例として酸化のみ、窒化のみの場合も
有り得る。

【０１０９】また、上記実施例では、シンターの工程ｂ
７と酸化及び窒化処理の工程ｃ７とを別々に行った例を
示したが、工程ｂ７と工程ｃ７とを同時に行うことも可
能である。

【０１１０】＜実施例１０＞次に、この発明の第１０実
施例を図１０を用いて説明する。図１０はこの発明の第
１０実施例による絶縁膜の製造方法を示す工程図であ
る。製造手順に従って記号（ａ）〜（ｃ）あるいは
（ａ）〜（ｅ）を付してある。図１０（ａ）は製造途中
の絶縁膜の状態を示す断面図である。図１０の（ａ）に
おいて、１１は導体として働くポリシリコン、３５はポ
リシリコン１１上に形成された酸化シリコンを主体とす
るシリコン酸化膜（ＳｉＯ₂ ）である。例えば、半導体
集積回路のコンデンサを作成する場合、半導体基板上
に、減圧ＣＶＤ法によってポリシリコンを作成し、その
表面を酸化するなどして図１０の（ａ）の状況にするこ
とができる。

【０１１１】ａ８，ａ９は、サイアロン膜の蒸着工程で
ある。サイアロンをＣＶＤ法やスパッタ法を用いて蒸着
する。ａ８とａ９とが異なる点は、蒸着の際の基板温度
等が異なり、サイアロン膜とシリコン酸化膜との結合状
態が異なっている点である。

【０１１２】図１０（ｂ）は、工程ａ８によってできた
膜の構造を示す断面図である。図１０（ｄ）は、工程ａ
９によってできた膜の構造を示す断面図である。図１０
の（ｂ）及び（ｄ）において、３６は工程ａ８によって
蒸着されたサイアロン膜である。シリコン酸化膜３５と
サイアロン膜３６との境界は、基板温度を上げるなどし
た場合には不明瞭になる場合がある。そして、必要があ
れば熱処理を行う。サイアロン膜の蒸着方法については
信学技報 TECHNICAL REPORT OF IEICE.EID92-103 (199
3-01)P.37 「Ｈ₂ Ｓを用いたＭＳＤ法により作製した蛍
光膜を使用したＳｒＳ：ＣｅＣｌ青色発光ＥＬ素子の作
製」等に記載がある。

【０１１３】ｂ８は、サイアロン膜３６の上に導体を形
成する工程である。導体としては、アルミニウムやポリ
シリコンがある。これらは従来からある一般的な方法で
形成することができる。

【０１１４】図１０（ｃ）は、図１０（ｂ）の膜に工程
ｂ８を適用してできたコンデンサの構造を示す断面図で
ある。図１０（ｄ）は、図１０（ｄ）の膜に工程ｂ８を
適用してできたコンデンサの構造を示す断面図である。
図１０（ｃ）及び図１０（ｅ）において、３８が工程ｂ
８によって形成された導電体層である。

【０１１５】この様な膜３５，３６からなる絶縁膜は、
従来のＯＮ膜よりも誘電率や絶縁耐圧などの特性が良
く、そして、従来のＯＮ膜と同様にプロセス上の障害が
少ないという特性を有している。従って、コンデンサの
占有面積をあまり変えずにコンデンサの容量を大きくす
ることができる。

【０１１６】なお、上記実施例では、ポリシリコン１１
の上に酸化シリコンを主体とする膜３５を用いたが、こ
の膜に代えて窒化シリコンを主体とする膜を形成しても
良い。

【０１１７】＜実施例１１＞次に、この発明の第１１実
施例を図１１を用いて説明する。図１１はこの発明の第
１１実施例による絶縁膜の製造方法を示す工程図であ
る。製造手順に従って記号（ａ）〜（ｄ）を付してあ
る。図１１（ａ）は製造途中の絶縁膜の状態を示す断面
図である。図１１の（ａ）において、１１は導体として
働くポリシリコン、３５はポリシリコン１１上に形成さ
れた酸化シリコンを主体とするシリコン酸化膜（ＳｉＯ
₂ ）である。例えば、半導体集積回路のコンデンサを作
成する場合、半導体基板上に、減圧ＣＶＤ法によってポ
リシリコンを作成し、その表面を酸化するなどして図１
１の（ａ）の状況にすることができる。

【０１１８】ａ１０は、サイアロン膜の蒸着工程であ
る。サイアロンをＣＶＤ法やスパッタ法を用いて蒸着す
る。また、必要に応じて熱処理を行う。

【０１１９】図１１（ｂ）は、工程ａ１０によってでき
た膜の構造を示す断面図である。図１１（ｂ）におい
て、３６は工程ａ８によって蒸着されたサイアロン膜で
ある。シリコン酸化膜３５とサイアロン膜３６との境界
は、基板温度を上げるなどした場合には不明瞭になる場
合がある。

【０１２０】ｂ１０は、工程ｂ７と同様の工程でサイア
ロン膜３６を形成した後、いったん真空状態を破壊する
ことなく、例えば拡散炉を用いて摂氏８００度で、酸素
やオゾンやＮ₂ Ｏを導入して酸化、及びアンモニアを導
入して窒化する工程である。

【０１２１】図１１（ｃ）は、図１１（ｂ）の膜に工程
ｂ１０を適用してできた絶縁膜の構造を示す断面図であ
る。図１１（ｃ）において、３７が工程ｂ１０によって
形成された絶縁膜である。

【０１２２】工程ｂ１０において、酸化と窒化とを同時
に行う場合、酸化と窒化とを交互に行う場合がある。ま
た、工程ｂ１０において、酸化と窒化の程度は任意であ
って、極端な例として酸化のみ、窒化のみの場合も有り
得る。例えば、工程ｂ１０において酸化処理のみが行わ
れた場合、絶縁膜３７において、３７ａ，３７ｃの部分
が酸素の含有量が３７ｂの部分に比べて多くなる。

【０１２３】ｃ１０は、サイアロン膜３６の上に導体を
形成する工程である。導体としては、アルミニウムやポ
リシリコンがある。これらは従来からある一般的な方法
で形成することができる。

【０１２４】図１１（ｄ）は、図１１（ｃ）の膜に工程
ｃ１０を適用してできたコンデンサの構造を示す断面図
である。図１１（ｄ）において、３８が工程ｂ１０によ
って形成された導電体層である。

【０１２５】この様な絶縁膜３７は、従来のＯＮ膜より
も誘電率や絶縁耐圧などの特性が良く、そして、従来の
ＯＮ膜と同様にプロセス上の障害が少ないという特性を
有している。従って、コンデンサの占有面積をあまり変
えずにコンデンサの容量を大きくすることができる。

【０１２６】なお、上記実施例では、ポリシリコン１１
の上に酸化シリコンを主体とする膜３５を用いたが、こ
の膜に代えて窒化シリコンを主体とする膜を形成しても
良く、そのシリコン窒化膜の表面付近にサイアロン層を
形成することができる。

【０１２７】＜実施例１２＞次に、この発明の第１２実
施例を図１２を用いて説明する。図１２はこの発明の第
１２実施例による絶縁膜の製造方法を示す工程図であ
る。製造手順に従って記号（ａ）〜（ｆ）を付してあ
る。図１２（ａ）は製造途中の絶縁膜の状態を示す断面
図である。図１２の（ａ）において、１１は導体として
働くポリシリコン、３９はポリシリコン１１上に発生し
ている自然酸化膜（ＳｉＯ₂ ）である。ａ１１はシリコ
ン酸化膜を除去する工程である。除去の方法として、Ｈ
Ｆ処理もしくはＢＨＦ処理を行う。図１２（ｂ）は、工
程ａ１１によってできた膜の構造を示す断面図であり、
ポリシリコン１１の表面の自然酸化膜が除去された状態
を示している。

【０１２８】ｂ１１は、窒化シリコン膜の形成工程であ
る。ランプ窒化によってポリシリコン１１の表面を窒化
する。図１２（ｃ）は、工程ｂ１１によってできた膜の
構造を示す断面図であり、４０は工程ｂ１１によって形
成されたシリコン窒化膜である。

【０１２９】ｃ１１は、サイアロン膜の蒸着工程であ
る。サイアロンをＣＶＤ法やスパッタ法を用いて蒸着す
る。

【０１３０】図１２（ｄ）は、工程ｃ１１によってでき
た膜の構造を示す断面図である。図１２（ｄ）におい
て、４１は工程ｃ１１によって蒸着されたサイアロン膜
である。シリコン窒化膜４０とサイアロン膜４１との境
界は、基板温度を上げるなどした場合には不明瞭になる
場合がある。

【０１３１】ｄ１１は、工程ｂ７と同様の工程で、サイ
アロン膜４１を形成した後、いったん真空状態を破壊す
ることなく、酸素やオゾンやＮ₂ Ｏを導入して酸化、及
びアンモニアを導入して窒化する工程である。

【０１３２】図１２（ｅ）は、図１２（ｄ）の膜に工程
ｄ１１を適用してできた絶縁膜の構造を示す断面図であ
る。図１２（ｅ）において、４２が工程ｄ１１によって
形成された絶縁膜である。

【０１３３】工程ｄ１１において、酸化と窒化とを同時
に行う場合、酸化と窒化とを交互に行う場合がある。ま
た、工程ｄ１１において、酸化と窒化の程度は任意であ
って、極端な例として酸化のみ、窒化のみの場合も有り
得る。例えば、工程ｄ１１において窒化処理のみが行わ
れた場合、絶縁膜４２において、４２ａ，４２ｃの部分
が窒素の含有量が４２ｂの部分に比べて多くなる。

【０１３４】ｅ１１は、絶縁膜４２の上に導体を形成す
る工程である。導体としては、アルミニウムやポリシリ
コンがある。これらは従来からある一般的な方法で形成
することができる。

【０１３５】図１２（ｆ）は、図１２（ｅ）の膜に工程
ｅ１１を適用してできたコンデンサの構造を示す断面図
である。図１２（ｆ）において、３８が工程ｅ１１によ
って形成された導電体層である。

【０１３６】この様な絶縁膜４２は、従来のＯＮ膜より
も誘電率や絶縁耐圧などの特性が良く、そして、従来の
ＯＮ膜と同様にプロセス上の障害が少ないという特性を
有している。従って、コンデンサの占有面積をあまり変
えずにコンデンサの容量を大きくすることができる。

【０１３７】なお、絶縁膜の製造方法に関する上記各実
施例において、アルミニウムを拡散するためにアルミニ
ウムの蒸着を行ったものがあるが、この場合にアルミニ
ウムに変えて酸化アルミニウムまたは窒化アルミニウム
であっても良い。ただし、酸化アルミニウムまたは窒化
アルミニウムはアルミニウム単体の場合に比べて拡散し
にくいという欠点がある。

【０１３８】また、上記第１１及び第１２実施例では、
シリコン窒化膜またはシリコン酸化膜の上にサイアロン
を蒸着したが、シリコン半導体層の上に直接サイアロン
を蒸着して、そのサイアロンを再酸化または再窒化して
も良い。

【０１３９】また、上記各実施例でアルミニウムを拡散
する場合、アルミニウムを蒸着する手法を示したものが
あったが、アルミニウムイオンをイオン注入する方法を
用いても良く、上記実施例と同様の効果を奏する。

【０１４０】＜実施例１３＞次に、この発明の第１３実
施例を図１３を用いて説明する。図１３はこの発明の第
１３実施例によるゲート絶縁膜を有するＭＯＳトランジ
スタの製造方法を示す工程図である。製造手順に従って
記号（ａ）〜（ｆ）を付してある。図１３（ａ）はトラ
ンジスタの製造に用いられる半導体基板を示す断面図で
ある。図１３（ａ）において、５０はシリコン半導体基
板、５１は、上記各実施例で用いたポリシリコン１１に
代えてシリコン半導体基板５０を酸化して得られるシリ
コン酸化膜または窒化して得られるシリコン窒化膜を用
いて、前述した第３実施例から第１２実施例の絶縁膜製
造方法を適用して得られる絶縁膜である。

【０１４１】絶縁膜５１は、シリコン半導体基板５０と
の界面準位密度を小さくできるように形成できる。従っ
て、特性の良いトランジスタを得ることができる。

【０１４２】ａ１２は、ゲート電極を形成するためのポ
リシリコンを堆積する工程である。そして、図１３
（ｂ）は、工程ａ１２によってできた膜の構造を示す断
面図であり、シリコン半導体基板５０の表面の絶縁膜５
１上にポリシリコン５２が堆積された状態を示してい
る。

【０１４３】ｂ１２は、ゲート電極及びゲート絶縁膜を
形成するためのエッチング工程である。ゲート電極及び
ゲート絶縁膜のエッチングはポリシリコンからなるゲー
ト電極及びシリコン酸化膜からなるゲート絶縁膜を有す
る従来のトランジスタのエッチングと同様に行うことが
できる。そして、図１３（ｃ）は、工程ｂ１２によって
できたゲート絶縁膜及びゲート電極の構造を示す断面図
であり、シリコン半導体基板５０上の絶縁膜５１及びポ
リシリコン５２がエッチングされた状態を示している。

【０１４４】ｃ１２は、ＬＤＤ−ｔｙｐｅのトランジス
タを形成するためのイオン注入を行う工程である。ドー
プ領域はゲート電極をマスクとしてセルフアラインメン
ト的に形成される。そして、図１３（ｄ）は、工程ｃ１
２によってできた浅いドープ領域の構造を示す断面図で
あり、シリコン半導体基板５０にドープ領域５３が形成
された状態を示している。

【０１４５】ｄ１２は、酸化膜の蒸着と全面異方性エッ
チングとからなるサイドウォール形成工程である。図１
３（ｅ）は、工程ｄ１２によってできたサイドウォール
の構造を示す断面図であり、シリコン半導体基板５０に
ゲート電極５２ａの絶縁をするためにゲート電極５２ａ
を囲むようにサイドウォール５４が形成された状態を示
している。

【０１４６】ｅ１２は、ソース及びドレイン領域を形成
するためのイオン注入工程である。ソース及びドレイン
領域はサイドウォールをマスクとしてセルフアラインメ
ント的に形成される。そして、図１３（ｆ）は、工程ｅ
１２によってできたソース及びドレイン領域の構造を示
す断面図であり、シリコン半導体基板５０にソース及び
ドレイン領域５３ａが形成された状態を示している。

【０１４７】そして、その後、図１３（ｆ）に示した素
子をシンターして活性化することによりＭＯＳトランジ
スタが完成する。

【０１４８】例えば、アルミニウムの拡散は、サイアロ
ン形成中、ソース・ドレインシンター中、及び後工程に
おける熱処理中に起こり得る。アルミニウムはホウ素
（Ｂ）と同じ３価の元素であり、Ｓｉに対してｐ型ドー
パントとして働く。そのことを考慮して設計を行うこと
で良いトランジスタ特性を得ることができる。

【０１４９】＜実施例１４＞次に、この発明の第１４実
施例を図１４を用いて説明する。図１４はこの発明の第
１４実施例によるゲート絶縁膜を有する不揮発性メモリ
の製造方法を示す工程図である。図１４（ａ）はトラン
ジスタの製造に用いられる半導体基板を示す断面図であ
る。図１４（ａ）において、５０はシリコン半導体基
板、５５は、上記各実施例で用いたポリシリコン１１に
代えてシリコン半導体基板５０を酸化して得られるシリ
コン酸化膜または窒化して得られるシリコン窒化膜を用
いて、前述した第３実施例から第１２実施例の絶縁膜製
造方法を適用して得られるトンネル絶縁膜である。ま
た、５６及び５８はポリシリコン膜、５７はＯＮ膜ある
いはＯＮＯ膜で構成された絶縁膜である。

【０１５０】トンネル絶縁膜５５は、シリコン半導体基
板５０との界面準位密度を小さくできるように形成でき
る。従って、特性の良いトランジスタを得ることができ
る。さらに、トンネル絶縁膜を通過する総電荷量はトン
ネル絶縁膜の絶縁破壊に対する強度と相関があり、サイ
アロンは絶縁破壊に対する強度が高く、絶縁破壊しにく
い為、トンネル絶縁膜を通過する総電荷量を増すことが
できる。従って、不揮発性メモリの書換回数を増加させ
ることができる。

【０１５１】ａ１３は、フローティングゲート及びコン
トロールゲートを形成するためのエッチング工程であ
る。ゲート電極及びゲート絶縁膜のエッチングはポリシ
リコンからなるゲート電極及びシリコン酸化膜からなる
ゲート絶縁膜を有する従来の不揮発性メモリのエッチン
グと同様に行うことができる。そして、図１４（ｂ）
は、工程ａ１３によってできたコントロールゲート、フ
ローティングゲート及びそれらの絶縁膜の構造を示す断
面図であり、シリコン半導体基板５０上の絶縁膜５５，
５７及びポリシリコン膜５６，５８がエッチングされた
状態を示している。

【０１５２】ｂ１３は、ソース及びドレイン領域を形成
するためのイオン注入工程である。ソース及びドレイン
領域はゲートをマスクとしてセルフアラインメント的に
形成される。そして、図１４（ｃ）は、工程ｂ１３によ
ってできたソース及びドレイン領域の構造を示す断面図
であり、シリコン半導体基板５０にソース及びドレイン
領域５９が形成された状態を示している。

【０１５３】そして、その後、図１４（ｆ）に示した素
子をシンターして活性化する。その後、ドレイン領域に
おいて、ホットキャリア注入で、（Ｎチャネルに対し
て）Ｐ⁺ ポケットを作ってホットキャリアをつくり易く
し、ソース領域において、（Ｎチャネルに対して）Ｎ⁺
ポケットにしてパンチスルーし難くすることにより不揮
発性メモリが完成する。

【０１５４】なお、上記実施例では、サイアロン層が誘
電率が高いため、フローティングゲートとコントロール
ゲートとの間の容量が大きくなるという問題が発生する
が、フローティングゲートとコントロールゲートとの対
向する面積を増やし、フローティングゲートと半導体基
板５０とが対向する面積を減らすようにすれば良い。

【０１５５】また、上記実施例では、絶縁膜５５をトン
ネル絶縁膜として絶縁膜５５にサイアロン層を形成した
例を示したが、絶縁膜５７をトンネル絶縁膜とし、絶縁
膜５７にサイアロン層を形成することも可能である。そ
の場合には、シリコン半導体基板５０の側には影響を与
えることなく電荷の注入が可能である。

【０１５６】また、上記のサイアロン層含む絶縁膜５５
は、サイアロン単体の膜であっても良く、例えば、不揮
発性メモリが集積回路に多数用いられている場合、サイ
アロン層の絶縁性及び誘電率によってその形状を小さく
でき、集積回路の集積度を向上することができる。

【０１５７】＜実施例１５＞次に、この発明の第１５実
施例について説明する。第１４実施例では、トンネル絶
縁膜にサイアロン層が含まれる膜を用いたが、コントロ
ールゲートの絶縁を行っている絶縁膜５７にサイアロン
層を含む膜を用いることができる。フローティングゲー
トへの電荷注入は、チャネルホットエレクトロン注入か
ファウラーノルドハイムトンネル電流注入である。効率
的には後者の方が良く、将来的にはファウラーノルドハ
イム電流注入が主流になる。コントロールゲートとフロ
ーティングゲートとを隔てる絶縁膜にサイアロン層を含
む絶縁膜を用いると、従来以上に絶縁膜の薄膜化もしく
は高誘電率化ができる。従って、コントロールゲート・
フローティングゲート間の容量が増加する。そして、フ
ローティングゲート・チャネル間の容量に対するコント
ロールゲート・フローティングゲート間の容量の比が拡
大し、コントロールゲート・フローティングゲート間に
電圧が印可され難くなり、より低い電圧でファウラーノ
ルドハイムトンネル電流を得ることができる。このこと
によって、素子の低電圧化、微細化、低消費電力化、高
速化が可能になる。ちなみに、単なる高誘電率絶縁膜は
ここには使えない。それは、不揮発性メモリにおいて、
フローティングゲートの電荷量を１０年保証できるだけ
のきわめて良好な電気絶縁特性を要求されるためであ
る。

【０１５８】なお、上記のサイアロン層含む絶縁膜は、
サイアロン単体の膜であっても良く、例えば、不揮発性
メモリが集積回路に多数用いられている場合、サイアロ
ン層の絶縁性及び誘電率によってその形状を小さくで
き、集積回路の集積度を著しく向上することができる。

【０１５９】

【発明の効果】以上のように請求項１記載の発明の電荷
蓄積素子によれば、酸化シリコンを主体とする層及び窒
化シリコンを主体とする層を有し、少なくとも酸化シリ
コンを主体とする層と窒化シリコンを主体とする層との
境界領域にサイアロンが形成されている絶縁膜を備えて
構成されているので、境界領域にあるサイアロンによっ
て、単位面積あたりの容量の大きな電荷蓄積素子を得る
ことができるという効果がある。

【０１６０】

【０１６１】請求項２記載の発明の不揮発性メモリによ
れば、フローティングゲート上に形成され、酸化シリコ
ンを主体とする層及び窒化シリコンを主体とする層を有
し、少なくとも酸化シリコンを主体とする層と窒化シリ
コンを主体とする層との境界領域にサイアロンが形成さ
れている絶縁膜を備えて構成されているので、コントロ
ールゲートとフローティングゲートとの間の容量を大き
くでき、低い電圧で電荷注入が可能な不揮発性メモリを
得ることができるという効果がある。

【０１６２】請求項３記載の発明の絶縁ゲート型トラン
ジスタによれば、シリコン半導体からなるチャネル領域
の上に形成され、サイアロン層を含むシリコン系の絶縁
膜からなるゲート絶縁膜を備えて構成されているので、
トランジスタの高速動作が可能になるという効果があ
る。

【０１６３】請求項４記載の発明の絶縁ゲート型トラン
ジスタによれば、ゲート絶縁膜が、チャネル領域上に形
成された酸化シリコン層と、酸化シリコン層の上に形成
されたサイアロン層とを備えて構成されているので、ト
ランジスタ特性を劣化させることなく、トランジスタの
高速動作を可能にすることができるという効果がある。

【０１６４】請求項５記載の発明の不揮発性メモリ素子
によれば、トンネル絶縁膜は、サイアロン層を含むの
で、絶縁耐圧が高く、トンネル電流を流せる回数が増加
するため、素子の内容を書き換えることができる回数を
増加することができるという効果がある。

【０１６５】

【０１６６】

【０１６７】

【０１６８】

【０１６９】

【０１７０】

【０１７１】請求項６記載の発明の電荷蓄積素子によれ
ば、少なくともサイアロン単体からなる層を含む絶縁膜
を備えて構成されているので、占有面積が小さく、半導
体集積回路の集積度を向上することができるという効果
がある。また、製造が容易で低コストで得られるという
効果がある。

【０１７２】請求項７記載の発明の不揮発性メモリ素子
によれば、フローティングゲート上に形成され、少なく
ともサイアロン単体からなる層を含む絶縁膜を備えて構
成されているので、占有面積が小さく、半導体集積回路
の集積度を向上することができるという効果がある。ま
た、製造が容易で低コストで得られるという効果があ
る。

【図面の簡単な説明】

【図１】この発明の第１実施例によるコンデンサの構造
を示す断面図である。

【図２】この発明の第２実施例によるＭＯＳトランジス
タの構造を示す断面図である。

【図３】この発明の第３実施例による絶縁膜の製造方法
を示す製造工程図である。

【図４】この発明の第４実施例による絶縁膜の製造方法
を示す製造工程図である。

【図５】この発明の第５実施例による絶縁膜の製造方法
を示す製造工程図である。

【図６】この発明の第６実施例による絶縁膜の製造方法
を示す製造工程図である。

【図７】この発明の第７実施例による絶縁膜の製造方法
を示す製造工程図である。

【図８】この発明の第８実施例による絶縁膜の製造方法
を示す製造工程図である。

【図９】この発明の第９実施例による絶縁膜の製造方法
を示す製造工程図である。

【図１０】この発明の第１０実施例による絶縁膜の製造
方法を示す製造工程図である。

【図１１】この発明の第１１実施例による絶縁膜の製造
方法を示す製造工程図である。

【図１２】この発明の第１２実施例による絶縁膜の製造
方法を示す製造工程図である。

【図１３】この発明の第１３実施例によるＭＯＳトラン
ジスタの製造方法を示す製造工程図である。

【図１４】この発明の第１４実施例による不揮発性メモ
リの製造方法を示す製造工程図である。

【図１５】従来のコンデンサの構成を示す断面図であ
る。

【符号の説明】

１，５，１００Ａ，１００Ｂ Ｓｉ電極 ６，５０ シリコン半導体層 ７，８ シリコン半導体領域 ９ ゲート絶縁膜 １０ ゲート電極 １０２ Ｓｉ₃ Ｎ₄ 絶縁膜 １０１Ａ，１０１Ｂ ＳｉＯ₂ 絶縁膜 １１，１１ｂ，３８，５２，５６，５８ ポリシリコン １２，１７，２５，３１，３５，３９ シリコン酸化膜 １３，１６，４０ シリコン窒化膜 １４，１８ アルミニウム ２１，２２，２６，３３，３４，３７，４２，５１，５
５，５７ 絶縁膜 ３６，４１ サイアロン膜 ５３ａ ソース・ドレイン領域 ５４ サイドウォール ５５ａ トンネル絶縁膜 ５６ａ フローティングゲート ５７ａ コントロールゲート

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 27/108 29/78 29/788 29/792 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8247 H01L 21/318 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108 H01L 29/78 H01L 29/788 H01L 29/792

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 酸化シリコンを主体とする層及び窒化シ
   リコンを主体とする層を有し、少なくとも前記酸化シリ
   コンを主体とする層と前記窒化シリコンを主体とする層
   との境界領域にサイアロンが形成されている絶縁膜と、 前記絶縁膜の上下に配置された第１及び第２の導体層と
   を備える、電荷蓄積素子。
2. 【請求項２】 ゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたフローティングゲート
   と、 前記フローティングゲート上に形成され、酸化シリコン
   を主体とする層及び窒化シリコンを主体とする層を有
   し、少なくとも前記酸化シリコンを主体とする層と前記
   窒化シリコンを主体とする層との境界領域にサイアロン
   が形成されている絶縁膜と、 前記絶縁膜上に形成されたコントロールゲートとを備え
   る、不揮発性メモリ素子。
3. 【請求項３】 シリコン半導体からなるチャネル領域
   と、 前記チャネル領域の上に形成され、サイアロン層を含む
   シリコン系の絶縁膜からなるゲート絶縁膜とを備える、
   絶縁ゲート型トランジスタ。
4. 【請求項４】 前記ゲート絶縁膜は、 前記チャネル領域上に形成された酸化シリコン層と、 前記酸化シリコン層の上に形成されたサイアロン層とを
   備える、請求項３記載の絶縁ゲート型トランジスタ。
5. 【請求項５】 トンネル電流が流れるトンネル絶縁膜を
   備える不揮発性メモリ素子であって、 前記トンネル絶縁膜は、サイアロン層を含むことを特徴
   とする、不揮発性メモリ素子。
6. 【請求項６】 半導体集積回路のメモリに用いられる複
   数の電荷蓄積素子において、 少なくともサイアロン単体からなる層を含む絶縁膜と、 前記絶縁膜の上下に配置された第１及び第２の導体層と
   を備える、電荷蓄積素子。
7. 【請求項７】 半導体集積回路のメモリに用いられる不
   揮発性メモリ素子において、 ゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたフローティングゲート
   と、 前記フローティングゲート上に形成され、少なくともサ
   イアロン単体からなる層を含む絶縁膜と、 前記絶縁膜上に形成されたコントロールゲートとを備え
   る、不揮発性メモリ素子。