JP2014057039A - 半導体基板製品の製造方法及びエッチング液 - Google Patents

半導体基板製品の製造方法及びエッチング液 Download PDF

Info

Publication number
JP2014057039A
JP2014057039A JP2012283429A JP2012283429A JP2014057039A JP 2014057039 A JP2014057039 A JP 2014057039A JP 2012283429 A JP2012283429 A JP 2012283429A JP 2012283429 A JP2012283429 A JP 2012283429A JP 2014057039 A JP2014057039 A JP 2014057039A
Authority
JP
Japan
Prior art keywords
mass
formula
semiconductor substrate
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012283429A
Other languages
English (en)
Inventor
Akiko Yoshii
朗子 吉井
Atsushi Mizutani
篤史 水谷
Tetsuya Kamimura
上村　　哲也
Tetsuya Shimizu
哲也 清水
Tadashi Inaba
正 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012283429A priority Critical patent/JP2014057039A/ja
Priority to PCT/JP2013/070675 priority patent/WO2014024737A1/en
Priority to EP13827735.5A priority patent/EP2883241A4/en
Priority to TW102127194A priority patent/TWI625382B/zh
Publication of JP2014057039A publication Critical patent/JP2014057039A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】十分なエッチング速度を維持しつつ、不純物を含有するシリコン層を保護して、酸化シリコンの層を選択的にエッチングすることを可能にする半導体基板製品の製造方法およびエッチング液を提供する。また、必要により、基板間でばらつきのないエッチングを可能とする、泡立ちを抑えた良好な製造適性を示す半導体基板製品の製造方法およびエッチング液を提供する。
【解決手段】それぞれ異なる不純物を含む不純物含有シリコン層２種以上と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、酸化シリコンの層を選択的にエッチングする半導体基板製品の製造方法であって、エッチング液が水とフッ酸化合物とアニオン性化合物とを含有する半導体基板製品の製造方法。
【選択図】なし

Description

本発明は、半導体基板製品の製造方法及びエッチング液に関する。
従来、絶縁ゲート型電界効果トランジスタのゲートリーク電流を低減し、消費電力を低く抑えるために、ゲート絶縁膜に高誘電率（Ｈｉｇｈ−ｋ）膜を用い、ゲート電極に金属を用いたトランジスタが開発されている。この絶縁ゲート型電界効果トランジスタを形成するには、シリコン基板上に酸化シリコン膜でダミー非誘電膜を形成し、その上にダミーゲートを形成した後、ダミーゲートの両側のシリコン基板にｎ型不純物（もしくはｐ型不純物）を導入してソース・ドレインを形成する。さらに、ダミーゲートの両側に窒化シリコン膜のサイドウォールを形成した後、ダミーゲート、ダミー膜の順に除去する工程を行い、その後、高誘電率ゲート絶縁膜および金属ゲート電極を形成するのが一般的である。
上述の製造プロセスにおいて、ダミーゲートを除去した後の酸化シリコン膜のダミー膜の選択的除去に、希釈フッ酸を用いる例がある。しかしながら、希釈フッ酸を用いたダミー膜のウエットエッチングでは、サイドウォールとは選択エッチングが可能であるが、ソース・ドレインとの選択エッチング性が低く、サイドウォール下のダミーゲート端側に露出するソース・ドレインの一部分がエッチングされてボイド（窪み）が発生してしまう（例えば、非特許文献１参照）（添付の図２のボイドｖ参照）。これは、異種金属接触腐食（Ｇａｌｖａｎｉｃ Ｃｏｒｒｏｓｉｏｎ）を受けるために生じると考えられていれる。具体的に言うと以下のとおりである。この種のトランジスタ構造においては、ソース・ドレイン間のチャネル形成領域となるシリコン基板の不純物濃度よりも、ソース・ドレインの不純物濃度のほうが高い。そのためにウエットエッチング時に材料のもつ電極電位に差が生じる。しかもソース・ドレインとチャネル形成領域とでは導電型が逆の不純物がドーピングされていることも相まって、前記異種金属接触腐食を受けやすくなる。結果として、ソース・ドレイン端がエッチング液により溶解されるものと解される。
ソース・ドレインのゲート端にエクステンション層を形成した場合にも、同様にエクステンション層のゲート端側がエッチングされる現象が発生する。エクステンション層はソース・ドレインよりも不純物濃度が低いものの、エクステンション層とチャネル形成領域とには不純物濃度差があり、また不純物の導電型が逆であるためである。エクステンション層のゲート側端にボイドが発生すると、トランジスタを形成した場合、エクステンション層の端部に形成されるゲート絶縁膜がボイド中に形成される。このため、その部分に電界が集中して絶縁破壊に至り、トランジスタが動作しなくなることがある。
Ａｎｔｏｉｎｅ Ｐａｃｃｏ ｅｔ ａｌ．，ＥＣＳ Ｔｒａｎｓ．，Ｖｏｌ．４１，Ｉｓｓｕｅ５，ｐ．３７−４３
本発明は、十分なエッチング速度を維持しつつ、不純物を含有するシリコン層を保護して、酸化シリコンの層を選択的にエッチングすることを可能にする半導体基板製品の製造方法およびエッチング液を提供することを課題とする。また、必要により、基板間でばらつきのないエッチングを可能とし、泡立ちを抑えた良好な製造適性を示す半導体基板製品の製造方法およびエッチング液の提供を課題とする。
上記の課題は以下の手段により解決された。
〔１〕それぞれ異なる不純物を含む不純物含有シリコン層２種以上と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、酸化シリコンの層を選択的にエッチングする半導体基板製品の製造方法であって、エッチング液が水とフッ酸化合物とアニオン性化合物とを含有する半導体基板製品の製造方法。
〔２〕エッチング液のフッ酸化合物の濃度が０．０１質量％以上１０質量％以下である〔１〕に記載の半導体基板製品の製造方法。
〔３〕エッチング液のアニオン性化合物の濃度が０．００００１質量％以上８５質量％以下である〔１〕または〔２〕に記載の半導体基板製品の製造方法。
〔４〕アニオン性化合物が下記式（１）〜（３）のいずれかで表される化合物からなる〔１〕〜〔３〕のいずれか１項に記載の半導体基板製品の製造方法。
Figure 2014057039
 〔式中、Ｒ１〜Ｒ３はそれぞれアルキル基またはアルケニル基を表す。Ａｒは芳香族環を表す。Ａｃは−ＳＯ３Ｍもしくは−ＣＯＯＭを表す。Ｍは水素原子またはカチオンを表す。ｎは１〜３の整数を表す。ｍは０〜３の整数を表す。ｈは１〜３の整数を表す。ｊは０または１、ｋは０または１を表し、このときｊ＋ｋは１または２となる。〕
〔５〕式（２）が下記式（２−１）もしくは式（２−２）で表される〔４〕に記載の半導体基板製品の製造方法。
Figure 2014057039
 （Ｒ２、Ａｃ、ｍ、ｎは式（２）と同義である。）
〔６〕アニオン性化合物の量が以下の範囲で調整された〔４〕または〔５〕に記載の半導体基板製品の製造方法。
式（１）でＲ１の炭素数が１〜２のとき：４０質量％以上８５質量％以下
式（１）でＲ１の炭素数が３〜５のとき：２０質量％以上８５質量％以下
式（１）でＲ１の炭素数が６以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
式（２−１）でＲ２の合計炭素数が０〜２のとき：５質量％以上７０質量％以下
式（２−１）でＲ２の合計炭素数が３〜４のとき：１質量％以上６０質量％以下
式（２−１）でＲ２の合計炭素数が５以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
式（２−２）でＲ２の合計炭素数が０〜２のとき：０．５質量％以上２０質量％以下
式（２−２）でＲ２の合計炭素数が３以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
〔７〕アニオン性化合物がアルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルジスルホン酸もしくはそれらの塩である〔１〕〜〔６〕のいずれか１項に記載の半導体基板製品の製造方法。
〔８〕不純物含有シリコン層が酸化シリコンの層の下地を構成する〔１〕〜〔７〕のいずれか１項に記載の半導体基板製品の製造方法。
〔９〕不純物含有層の少なくとも２種が、ｎ型半導体の層とｐ型半導体の層とを含む〔１〕〜〔８〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１０〕不純物含有シリコン層が、エッチング処理時に、エッチング液と接触する位置に配設されている〔１〕〜〔９〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１１〕不純物含有シリコン層の不純物として少なくともホウ素を含む〔１〕〜〔１０〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１２〕不純物含有シリコン層の不純物として少なくともリンもしくはヒ素を含む〔１〕〜〔１１〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１３〕それぞれ異なる不純物を含む不純物含有シリコン層２種以上と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、酸化シリコンの層を選択的にエッチングするエッチング液であって、水とフッ酸化合物とアニオン性化合物とを含有するエッチング液。
〔１４〕フッ酸化合物の濃度が０．０１質量％以上１０質量％以下である〔１３〕に記載のエッチング液。
〔１５〕アニオン性化合物の濃度が０．００００１質量％以上８５質量％以下である〔１３〕または〔１４〕に記載のエッチング液。
〔１６〕アニオン性化合物が下記式（１）〜（３）のいずれかで表される化合物からなる〔１３〕〜〔１５〕のいずれか１項に記載のエッチング液。
Figure 2014057039
 〔式中、Ｒ１〜Ｒ３はそれぞれアルキル基またはアルケニル基を表す。Ａｒは芳香族環を表す。Ａｃは−ＳＯ３Ｍもしくは−ＣＯＯＭを表す。Ｍは水素原子またはカチオンを表す。ｎは１〜３の整数を表す。ｍは０〜３の整数を表す。ｈは１〜３の整数を表す。ｊは０または１、ｋは０または１を表し、このときｊ＋ｋは１または２となる。〕
〔１７〕式（２）が下記式（２−１）もしくは式（２−２）で表される〔１６〕に記載のエッチング液。
Figure 2014057039
 （Ｒ２、Ａｃ、ｍ、ｎは式（２）と同義である。）
〔１８〕アニオン性化合物の量が以下の範囲で調整された〔１６〕または〔１７〕に記載のエッチング液。
式（１）でＲ１の炭素数が１〜２のとき：４０質量％以上８５質量％以下
式（１）でＲ１の炭素数が３〜５のとき：２０質量％以上８５質量％以下
式（１）でＲ１の炭素数が６以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
式（２−１）でＲ２の合計炭素数が０〜２のとき：５質量％以上７０質量％以下
式（２−１）でＲ２の合計炭素数が３〜４のとき：１質量％以上６０質量％以下
式（２−１）でＲ２の合計炭素数が５以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
式（２−２）でＲ２の合計炭素数が０〜２のとき：０．５質量％以上２０質量％以下
式（２−２）でＲ２の合計炭素数が３以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
〔１９〕シリコンの層に不純物をドーピングしてなるｐ型不純物層およびｎ型不純物層と、酸化シリコンの層とを表面に露出しうる状態で有するシリコン基板を準備する工程と、水とフッ酸化合物とアニオン性化合物とを含有するエッチング液を準備する工程と、シリコン基板にエッチング液を適用して、酸化シリコンの層を選択的にエッチングする工程とを含む半導体基板製品の製造方法。
〔２０〕〔１〕〜〔１２〕および〔１９〕のいずれかで規定される工程を経て半導体基板製品を製造し、これを用いて半導体素子とする半導体素子の製造方法。
アニオン界面活性剤はアニオン性化合物に含まれる関係になり、典型的には、アニオン性化合物のうち、炭素数３以上のものがアニオン界面活性剤となる。
本発明の製造方法によれば、不純物を含有するシリコンの層に対して、十分なエッチング速度で酸化シリコンの層を選択的にエッチングすることができる。その結果、近時微細化がさらに進むＨｉｇｈ−Ｋ／Ｍｅｔａｌ Ｇａｔｅトランジスタ等の半導体基板製品およびこれを用いた半導体装置をより高い品質で製造することができる。また、必要により、基板間でのばらつき（基板依存性）を抑えた良好なエッチング、泡立ちを抑えた良好な製造適性を実現する。
また、本発明のエッチング液は、前記優れた品質を達成する半導体基板製品ないし半導体装置の製造への適用に有用である。
前記化学式において、同一の符号で複数の置換基ないし置換基数を示すときには、互いに異なる置換基ないし置換基数であってもよいことを意味する。例えば、式（３）において、ｎが２以上であるとき、複数あるＡｃは互いに異なっていてもよい。
本発明の製造方法の好ましい一実施形態を模式的に示した断面図である。 本発明の製造方法の好ましい一実施形態（つづき）を模式的に示した断面図である（但し円内の拡大部分は従来例の状態を示す）。
以下に、本発明の製造方法およびエッチング液の好ましい実施形態について、図１に基づいて詳細に説明する。なお、下記詳細な説明では、一例として、ｎＭＯＳ絶縁ゲート型電界効果トランジスタのいわゆるゲートラストプロセスによる製造工程の一工程を説明するが、本発明はこれに限定して解釈されるものではない。
［実施形態］
図１（工程（ａ））に示すように、基板１１として単結晶シリコン基板を用いる。基板１１には、トランジスタが形成される領域にウエル１２を形成し、さらにチャネルドープ層１３を形成する。ウエル１２は、ｎＭＯＳトランジスタを作製する場合にはｐ型ウエルとする。例えば、イオン注入法によってイオン種にホウ素（Ｂ＋）用い、注入エネルギー１００ｋｅＶ〜２ＭｅＶ、ドーズ量１×１０１１ａｔｏｍ／ｃｍ２〜１×１０１２ａｔｏｍ／ｃｍ２とする。なお、ｐＭＯＳトランジスタを作製する場合にはｎ型ウエルとする。基板１１の導電型によっては、ウエル１２を作製しない場合がある。
また、チャネルドープ層１３は、ｎＭＯＳトランジスタを作製する場合にはｐ型とする。例えば、イオン注入法によってイオン種にホウ素（Ｂ＋）用い、注入エネルギー１０ｋｅＶ〜２０ｋｅＶ、ドーズ量１×１０１２ａｔｏｍ／ｃｍ２〜２×１０１３ａｔｏｍ／ｃｍ２とする。なおｐＭＯＳトランジスタを作製する場合にはｎ型とする。なお、ウエル１２形成の前もしくは後に、トランジスタ等の素子形成領域を電気的に区分する素子分離（図示せず）を絶縁膜素子分離（例えばＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）もしくは拡散層素子分離で形成するのが一般的である。
上記基板１１には、上記単結晶シリコン基板の他に、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板、シリコン層を有する化合物半導体基板等、シリコン層を有する種々の基板を用いることができ、基板１１に予め回路、素子等が形成されてもよい。
次に基板１１上にダミー膜、ダミーゲート膜（図示せず）の順に成膜する。ダミー膜１４には酸化シリコン膜を用いる。この酸化シリコン膜は、例えばＣＶＤ法、熱酸化法、急速熱酸化法、ラジカル酸化法等により形成され、膜中にゲルマニウム、炭素、等の不純物を含んでいてもよい。
次にリソグラフィー技術を用いて、ダミーゲート膜、ダミー膜を加工して、ダミーゲート（図示せず）を形成する。このとき、ダミーゲート下部には、同時加工されたダミー膜１４が残される。
以下、ｎＭＯＳトランジスタについて説明する。次にダミーゲートをマスクにして、ダミーゲートの両側における基板１１に、ホットキャリアを減少させて耐圧を向上させるために、エクステンション層１５，１６をゲート電極端下に入るように形成する。エクステンション層１５，１６は、例えばイオン注入技術を用い、ｎ型不純物（例えばヒ素（Ａｓ＋））をドープする。注入条件は、一例として、注入エネルギー０．１ｋｅＶ〜５ｋｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２〜２×１０１６ａｔｏｍ／ｃｍ２とする。なお、エクステンション層１５，１６には、トランジスタの移動度を向上させるためにエクステンション層１５，１６の形成領域に炭素がドープされていてもよい。これはエクステンション層１５，１６に炭素をドープすることによって引張応力が発生し、その引張応力をチャネルドープ層１３が受けることでｎＭＯＳ（ｎＭＩＳ）トランジスタの移動度が向上するためである。なお、ｐＭＯＳトランジスタの場合には、トランジスタの移動度を向上させるために圧縮応力を発生させるゲルマニウムをエクステンション層１５，１６にドープする。
さらに、イオン注入技術を用いて、エクステンション層１５，１６下部のソース１７端、ドレイン１８端となる位置にハロ層１９，２０を形成する。例えば、ｐ型不純物のイオン種にＢＦ２ ＋を用い、注入エネルギー１０ｋｅＶ〜１５ｋｅＶ、ドーズ量１×１０１２ａｔｏｍ／ｃｍ２〜１×１０１５ａｔｏｍ／ｃｍ２とする。ハロ層１９，２０は、短チャネル効果に伴って発生するパンチスルーの影響を軽減し、トランジスタの特性を所望値に合わせ込むためのもので、ソース１７，ドレイン１８と逆導電型の不純物をイオン注入することで形成され、一般的にはチャネルドープ層１３の不純物濃度よりも高濃度に形成される。図１（ａ）はハロ層１９，２０を形成した直後の状態を示している。ダミー膜１４を除去する前にハロ層１９，２０の形成を行うことにより、ダミー膜１４が緩衝膜になり、イオン注入によるチャネルドープ層１３へのダメージが抑制される利点がある。
次に、基板１１のダミーゲート（図示せず：領域Ｗに形成されることを想定）が形成された側の全面にサイドウォール形成用絶縁膜を成膜した後、エッチバック技術によりサイドウォール形成用絶縁膜をダミーゲートの側壁に残すようにエッチングして、ダミーゲートの側壁にサイドウォール２１を形成する。サイドウォール形成用絶縁膜は、窒化シリコン膜で形成され、一般的な化学的気相成長法によればよい。
次に、ダミーゲートおよびサイドウォール２１をマスクにして、基板１１にソース１７、ドレイン１８を形成する。通常、ソース１７、ドレイン１８は、例えばイオン注入技術を用いてｎ型不純物（例えばリン（Ｐ＋）またはヒ素（Ａｓ＋））を、エクステンション層１５，１６よりも深い位置までドープして形成される。例えば、ｎ型不純物にヒ素（Ａｓ＋）を用い、注入エネルギー１０ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０１２ａｔｏｍ／ｃｍ２〜５×１０１６ａｔｏｍ／ｃｍ２とする。
次に既知の成膜技術によって、基板１１のダミーゲートが形成された側の全面に層間絶縁膜２２を形成する。そして層間絶縁膜２２の表面を平坦化しておく。この層間絶縁膜２２は、酸化シリコン膜、もしくは窒化シリコン膜、または酸窒化シリコン膜で形成される。その後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）もしくはエッチバック技術によって、層間絶縁膜２２よりダミーゲートの上部を露出させる。さらに、層間絶縁膜２２をエッチングマスクに用いてダミーゲートを選択的にエッチングして除去する。ダミーゲートのエッチングは、ウエットエッチングであっても、ドライエッチングであってもよい。
次に、ウエットエッチングによって、上記ダミー膜１４を選択的に除去する。このウエットエッチングでは、水とフッ酸化合物とアニオン性化合物を含有するエッチング液を用いる。エッチング液については、後に詳述する。ダミー膜１４を除去した直後の状態が図２（工程（ｂ））に示した状態である。その結果、サイドウォール２１間にチャネルドープ層１３が露出した状態が得られる。上記エッチング液を用いることにより、下地のシリコン層であるエクステンション層１５，１６をエッチングすることなく酸化シリコンのダミー膜１４のみをエッチング除去できる。これによって、ゲート端のエクステンション層１５，１６にボイドの発生がないので、その部分にゲート絶縁膜が形成されても、電界集中が起こりにくくなり、トランジスタの信頼性が向上される。なお、図２では、理解の便宜のため、円の中にエクステンション１６の先端を拡大して示しており、そこにボイド（窪み）ｖが発生した状態で図示している。本発明によれば、このボイドｖの発生を好適に抑制・防止することができる。
次に、図示はしないが、露出されたチャネルドープ層１３の表面およびサイドウォール２１の側壁にゲート絶縁膜を形成し、さらに、サイドウォール２１間を埋め込むようにゲート電極膜を成膜する。その後、層間絶縁膜２２上の余剰なゲート電極膜およびゲート絶縁膜を除去する。この除去には、通常、ＣＭＰ技術を用いる。この結果、サイドウォール２１間のチャネルドープ層１３上にゲート絶縁膜を介してゲート電極膜からなるゲート電極が形成される。
上記、ゲート絶縁膜には、Ｈｉｇｈ−ｋ膜を用いることができる。Ｈｉｇｈ−ｋ膜としては、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウムハフニウム（ＨｆＡｌＯ２）、酸化シリコンハフニウム（ＨｆＳｉＯ）、酸化タンタル（Ｔａ２Ｏ５）や酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）等が挙げられる。これらの膜の成膜には、原子層蒸着（ＡＬＤ：Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法、化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の一般的な成膜方法を用いる。また、ゲート絶縁膜の膜厚は１ｎｍ〜３ｎｍとする。また、酸化シリコン膜、酸窒化シリコン膜との積層膜としてもよい。
上記ゲート電極には、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、チタンシリコン（ＴｉＳｉ）、ニッケル（Ｎｉ）、ニッケルシリサイド（ＮｉＳｉ）、ハフニウム（Ｈｆ）、ハフニウムシリサイド（ＨｆＳｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、タンタルシリサイド（ＴａＳｉ）、窒化タンタルシリサイド（ＴａＳｉＮ）、コバルト（Ｃｏ）、コバルトシリサイド（ＣｏＳｉ）、ルテニウム（Ｒｕ）やインジウム（Ｉｒ）等が挙げられる。これらの膜は、一般にＡＬＤ法や物理的気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜される。
その後、層間絶縁膜を形成し、配線形成工程、その他の素子形成工程を行う。
なお、上記イオン注入工程におけるドーズ量、注入エネルギーは一例であって、要求されるトランジスタの特性等に合わせて適宜決定される。
本発明において不純物を含むシリコンの層は少なくとも２種存在し、両層に導入されている不純物が異なる。当該不純物を含むシリコンの層は、エッチング処理時に、エッチング液と接触する位置に配設されていることが好ましい。より具体的には、前記不純物を含むシリコンの層が、エッチングにより除去される酸化シリコンの層の下地を構成している形態が挙げられる。不純物について前記の例で言うと、チャネルドープ層の導電型不純物（例えばｐ型）と、エクステンション層の導電型不純物（例えばｎ型）が異なることが本発明の効果がより好適に発揮される。このような異型（ｎ型・ｐ型）の半導体層がエッチングされる環境に露出する場合に前記異種金属接触腐食は顕著になる。本発明の好ましい実施形態によれば、このような条件に好適に適合して、露出面に電位的に貴／卑のムラがある条件で、特に卑となる層の損傷を抑制ないし防止することができる。
以下に本発明の製造方法に適用される不純物を含む半導体層の例を表にまとめておく。このなかでも、ｎＭＯＳの形態が好ましく、Ｎｏ．１が特に好ましい。なお、本発明において、各層は所望の効果を奏する範囲で不純物や副成分を含んでもよい。例えば、酸化シリコンの層はケイ素及び酸素以外の元素（例えば炭素、窒素等）を含んでいてもよい。
Figure 2014057039
［エッチング液］
次に、本発明のエッチング液の好ましい実施形態について説明する。本発明のエッチング液は、上記ダミー膜１４を除去する工程において説明したウエットエッチングに極めて効果的に用いることができる。本実施形態のエッチング液は、水とフッ酸化合物とアニオン性化合物を含む。これにより、上述のような酸化シリコン膜の除去を、下地の不純物をドープしたシリコン層を過度にエッチングすることなく行うことを可能にした。このような格別の効果を発現する理由は定かではないが、推定を含めて言うと、以下のとおりである。
エクステンション層１５，１６は不純物を有したシリコン層からなり、このシリコン層の表面にはＳｉ−Ｈ結合が露出していると考えられる。このＳｉ−Ｈに対してエッチング液中のアニオン性化合物が吸着して保護膜を形成することにより、シリコン層のエッチングを阻止しているものと推察される。一方、酸化シリコンの表面にも水素結合（Ｓｉ−Ｏ−Ｈ）がありアニオン性化合物が吸着すると考えられるが、Ｓｉ−Ｈに対して選択的ないし優先的に吸着し、結果として良好なエッチング速度を維持しながら、所望の選択性を奏するに至ったものと推察される。
（アニオン性化合物）
本発明におけるエッチング液は、アニオン性化合物を含有する。本発明においてアニオン性化合物とは、特に限定されないが、典型的には、親水基と親油基とを分子内に有し、親水基の部分が水溶液中で解離してアニオンとなる、あるいはアニオン性を帯びる化合物を意味する。ここでアニオン性化合物は、水素原子を伴う酸として存在しても、それが解離したアニオンであっても、その塩であってもよい。アニオン性を帯びていれば、非解離性のものでもよく、酸エステルなども含まれる。
前記アニオン性化合物は、好ましくは炭素数１以上である。アニオン界面活性剤を用いるときには、炭素数３以上が好ましく、炭素数５以上がより好ましく、炭素数１０以上が特に好ましい。上限は特にないが、炭素数４０以下であることが実際的である。上記炭素数の下限値以上とすることで、効果的なエッチング選択性が得られる点で好ましい。
炭素数１以上４０以下のアニオン性化合物の具体例として、炭素数１以上４０以下のカルボン酸化合物、炭素数１以上４０以下のホスホン酸化合物、炭素数１以上４０以下のスルホン酸化合物が挙げられる。アルキルスルホン酸、アルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルスルホン酸（好ましくはモノスルホン酸もしくはジスルホン酸）、脂肪酸アミドスルホン酸、ポリオキシエチレンアルキルエーテルカルボン酸、ポリオキシエチレンアルキルエーテル酢酸、ポリオキシエチレンアルキルエーテルプロピオン酸、アルキルホスホン酸、脂肪酸およびそれらの塩が好ましい。なかでも、アルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルモノスルホン酸、アルキルジフェニルエーテルジスルホン酸もしくはその塩もしくはそれらの混合物が好ましい。前記「塩」としてはアンモニウム塩、ナトリウム塩、カリウム塩、テトラメチルアンモニウム塩が挙げられる。
前記アニオン性化合物が下記式（１）〜（３）のいずれかで表される化合物からなることが好ましく、アルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルモノスルホン酸、アルキルジフェニルエーテルジスルホン酸もしくはそれらの塩もしくはそれらの混合物がさらに好ましく、アルキルジフェニルエーテルモノスルホン酸、アルキルジフェニルエーテルジスルホン酸もしくはその塩もしくはそれらの混合物が特に好ましい。なお、式（１）〜（３）の化合物は、典型的には、界面活性剤としても知られている。
Figure 2014057039
 〔式中、Ｒ１〜Ｒ３はそれぞれアルキル基またはアルケニル基を表す。Ａｒは芳香族環を表す。Ａｃは−ＳＯ３Ｍもしくは−ＣＯＯＭを表す。Ｍは水素原子またはカチオンを表す。ｎは１〜３の整数を表す。ｍは０〜３の整数を表す。ｈは１〜３の整数を表す。ｊは０または１、ｋは０または１を表し、このときｊ＋ｋは１または２となる。〕
前記式（２）は下記式（２−１）または（２−２）であることが好ましい。
Figure 2014057039
 〔Ｒ２、Ａｃ、ｍ、ｎは前記式（２）と同義である。〕
・Ｒ１〜Ｒ３
式中、Ｒ１〜Ｒ３はそれぞれアルキル基またはアルケニル基を表す。
Ｒ１、Ｒ３として好ましくは、それぞれ、炭素数１〜２０のアルキル基または炭素数２〜２２のアルケニル基であることが好ましい泡立ちの抑制性を重視するときには、炭素数１〜１０がより好ましく、炭素数１〜６が特に好ましい。Ｒ２として好ましくは、それぞれ、炭素数０〜２０のアルキル基または炭素数０〜２２のアルケニル基であることが好ましい。泡立ちの抑制性を重視するときには、炭素数０〜１０がより好ましく、炭素数０〜６が特に好ましい。なお、ここで炭素数０とは、Ｒ２の置換基数が０であることを意味する。
泡立ち以外の点を重視する場合には、Ｒ１〜Ｒ３は、炭素数５〜２０が好ましく、８〜２０がより好ましい。なお、泡立ちを重視する場合（第２実施形態）については、後で、構造及び炭素数ごとに配合量の好ましい範囲を示す。
Ｒ１〜Ｒ３は置換基を有していてもよく、当該置換基としては、炭素数１〜３のアルキル基、ハロゲン原子（フッ素原子、塩素原子等）、シアノ基、アミノ基、ヒドロキシ基などが挙げられる。
・Ａｒ
Ａｒは芳香族環を表す。なかでも、炭素数６〜２４の芳香族環が好ましく、炭素数６〜１４の芳香族環がより好ましく、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環などが挙げられ、ベンゼン環またはナフタレン環がより好ましい。芳香族環Ａｒは置換基を有していてもよく、当該置換基としては、前記Ｒ１〜Ｒ３が有していてもよい置換基と同義である。
・Ａｃ
Ａｃは−ＳＯ３Ｍもしくは−ＣＯＯＭを表す。Ｍは水素原子またはカチオンを表す。Ｍはアルカリ金属、アンモニウム、テトラメチルアンモニウム、トリエタノールアミンなどが挙げられる。Ｍはアルカリ金属以外のカチオンであることが好ましく、アンモニウムがより好ましい。ここでは、Ｍをカチオンと称したが、対となるアニオン（ＳＯ３−、ＣＯＯ−）と塩をなしていること意味している。ただし、水溶液中で解離してそれぞれのイオンとなっていてもよい。
（第１実施形態）
アニオン性化合物の含有量は、本実施形態のエッチング液の全量に対して、８５質量％以下であることが好ましく、７５質量％以下であることがより好ましく、６５質量％以下であることが特に好ましい。少量添加の場合は、５質量％以下で含有させることが好ましく、１質量％以下がより好ましく、０．６質量％以下で含有させることがさらに好ましい。下限としては、０．００００１質量％以上であることが好ましく、０．００１質量％以上であることがより好ましく、０．０１質量％以上であることがさらに好ましく、０．１質量％以上であることがさらに好ましい。少量添加でない場合は１質量％以上であることが特に好ましい。上記上限値以下とすることで、エッチング速度とエッチング選択性が一層良好となり、また発泡の抑制ができるため好ましい。上記下限値以上とすることは、部材の腐食抑制の観点で好ましい。
アニオン性化合物の含有量に係る第２実施形態としては、下記のようにアニオン性化合物の構造及び炭素数に応じてその含有量を設定することが好ましい。なお、ｐｐｍはいずれも、質量基準である。
式（１）で
Ｒ１の炭素数が
１〜２のとき：４０質量％以上８５質量％以下が好ましく、
５０質量％以上８５質量％以下がより好ましく、
６０質量％以上８５質量％以下が特に好ましい。
３〜５のとき：２０質量％以上８５質量％以下が好ましく、
３０質量％以上８５質量％以下がより好ましく、
４０質量％以上８５質量％以下が特に好ましい。
６以上のとき：０．１ｐｐｍ以上１質量％以下が好ましく、
１００ｐｐｍ以上１質量％以下がより好ましく、
１０００ｐｐｍ以上１質量％以下が特に好ましい。
式（２−１）で
Ｒ２の合計炭素数が
０〜２のとき：５質量％以上７０質量％以下が好ましく、
１０質量％以上７０質量％以下がより好ましく、
２０質量％以上７０質量％以下が特に好ましい。
３〜４のとき：１質量％以上６０質量％以下が好ましく、
５質量％以上６０質量％以下がより好ましく、
１０質量％以上６０質量％以下が特に好ましい。
５以上のとき：０．１ｐｐｍ以上１質量％以下が好ましく、
１００ｐｐｍ以上１質量％以下がより好ましく、
１０００ｐｐｍ以上１質量％以下が特に好ましい。
式（２−２）で
Ｒ２の合計炭素数が
０〜２のとき：０．５質量％以上２０質量％以下が好ましく、
１質量％以上２０質量％以下がより好ましく、
３質量％以上２０質量％以下が特に好ましい。
３以上のとき：０．１ｐｐｍ以上１質量％以下が好ましく、
１００ｐｐｍ以上１質量％以下がより好ましく、
１０００ｐｐｍ以上１質量％以下が特に好ましい。
式（３）については、５質量％以下で含有させることが好ましく、１質量％以下がより好ましく、０．６質量％以下で含有させることがさらに好ましい。下限としては、０．００００１質量％以上であることが好ましく、０．００１質量％以上であることがより好ましく、０．０１質量％以上であることがさらに好ましく、０．１質量％以上であることが特に好ましい。
前記のうち、１質量％以下とする態様については泡立ちの抑制性を重視したものであり、その他は、泡立ちに加え、溶解度の観点もしくは酸化シリコンの除去性の観点で上記のように設定することが好ましい。
Ｒの合計炭素数（分子中に含まれる、Ｒ１、Ｒ２、Ｒ３の合計炭素数）は、アニオン性化合物をより高濃度化しうる観点からは、式（１）のときＲ１の炭素数で１〜６であることが好ましく、１〜４であることがより好ましく、１または２であることが特に好ましい。式（２）のとき（式（２−１）及び式（２−２）のときを含む）、Ｒ２の合計炭素数は、０〜５であることが好ましく、０〜４であることがより好ましく、０〜２であることが特に好ましい。Ｒ３の合計炭素数は、１〜３０であることが好ましく、１〜２０であることがより好ましく、５〜２０であることが特に好ましい。薬液の成分を高濃度化することにより、連続使用する際にもその活性が低下しにくく好ましい。
これらアニオン性化合物は、１種単独又は２種以上を混合して使用することができる。
本発明においてアニオン性化合物が効果を奏する理由は定かでないが、その親・疎水性相互作用によって不純物を含有するシリコンの層の表面に好適に吸着することが挙げられる。そのため、フッ酸化合物との接触を妨げ、前記シリコンの層の防食が可能となると考えられる。このとき、より「卑」な金属化合物の層表面と良好な吸着状態を形成する可能性が示唆され、異種金属接触腐食を抑制・防止して優れた効果を発揮するものと推察される。
（水媒体）
本発明のエッチング液は、その媒体として水が適用されており、各含有成分が均一に溶解した水溶液であることが好ましい。水（水媒体）の含有量は、エッチング液の全質量に対して１０〜９９．５質量％であることが好ましく、１５〜９９質量％であることが好ましい。水を主成分（５０質量％以上）とする場合、有機溶剤の比率の高い場合と比較して、安価であり、環境に適合する点で好ましい。水（水媒体）としては、本発明の効果を損ねない範囲で溶解成分を含む水性媒体であってもよく、あるいは不可避的な微量混合成分を含んでいてもよい。なかでも、蒸留水やイオン交換水、あるいは超純水といった浄化処理を施された水が好ましく、半導体製造に使用される超純水を用いることが特に好ましい
（フッ酸化合物）
フッ酸化合物とは、系内でフッ素イオン（Ｆ−）を生じる化合物を意味し、フッ酸（フッ化水素酸）及びその塩を含むものと定義する。具体的には、フッ酸、フッ化アルカリ金属塩（ＮａＦ，ＫＦなど）、アミンのフッ化水素酸塩（フッ化水素酸モノエチルアミン、トリエチルアミン三フッ化水素酸など）、ピリジンフッ化水素酸、フッ化アンモニウム、第４級アルキルアンモニウムフッ化物（フッ化テトラメチルアンモニウム、フッ化テトラ−ｎ−ブチルアンモニウムなど）、Ｈ２ＳｉＦ６、ＨＢＦ４、ＨＰＦ６が挙げられる。なかでも、フッ酸、アミンのフッ化水素酸塩（フッ化水素酸モノエチルアミン、トリエチルアミン三フッ化水素酸など）、ピリジンフッ化水素酸、フッ化アンモニウム、第４級アルキルアンモニウムフッ化物（フッ化テトラメチルアンモニウム、フッ化テトラ−ｎ−ブチルアンモニウムなど）、Ｈ２ＳｉＦ６、ＨＢＦ４、ＨＰＦ６、好ましく、フッ酸、フッ化アンモニウム、第４級アルキルアンモニウムフッ化物（フッ化テトラメチルアンモニウム）、Ｈ２ＳｉＦ６、ＨＢＦ４、ＨＰＦ６がより好ましく、フッ酸が特に好ましい。
フッ酸化合物は、本実施形態のエッチング液の全質量に対して、０．０１質量％以上の範囲内で含有させることが好ましく、０．０５質量％以上含有させることがより好ましく、０．１質量％以上含有させることが特に好ましい。上限としては、２０質量％以下であることが好ましく、１０質量％以下であることがより好ましく、３質量％以下であることが特に好ましい。上記上限値以下とすることで、シリコン層のエッチングを抑制できるため好ましい。上記下限値以上とすることが、十分な速度で酸化シリコン層をエッチングすることができるため好ましい。
なお、本明細書において「化合物」と末尾に付して示すときには、当該化合物そのもののほか、その塩、そのイオンを含む意味に用いる。また、所望の効果を奏する範囲で、所定の一部を変化させた誘導体を含む意味である。さらに、置換・無置換を明記していない化合物について、任意の置換基を有していてもよい意味であるも同義である。
・水溶性有機溶剤
本発明のエッチング液においては、さらに水溶性有機溶媒を添加してもよい。水溶性有機溶媒とは、水と任意の割合で混合できる有機溶媒のことである。これにより、ウエハの面内における均一なエッチング性を更に向上しうる点で有効である。
水溶性有機溶媒は、例えば、メチルアルコール、エチルアルコール、１−プロピルアルコール、２−プロピルアルコール、２−ブタノール、エチレングリコール、プロピレングリコール、グリセリン、１，６−ヘキサンジオール、シクロヘキサンジオール、ソルビトール、キシリトール、２−メチル−２，４−ペンタンジオール、１，３−ブタンジオール、１，４−ブタンジオール等のアルコール化合物溶媒、アルキレングリコールアルキルエーテル（エチレングリコールモノメチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコール、ジプロピレングリコール、プロピレングリコールモノメチルエーテル、ジエチレングリコールモノメチルエーテル、トリエチレングリコール、ポリエチレングリコール、ジプロピレングリコールモノメチルエーテル、トリプロピレングリコールモノメチルエーテル、ジエチレングリコールモノブチルエーテル等）を含むエーテル化合物溶媒が挙げられる。
これらの中で好ましいのは炭素数２〜１５のアルコール化合物溶媒、炭素数２〜１５のエーテル化合物（好ましくは水酸基含有エーテル化合物）溶媒であり、更に好ましくは、炭素数２〜１０の水酸基を２つ以上有するアルコール化合物溶媒、炭素数２〜１０の水酸基を２つ以上有するエーテル化合物（好ましくは水酸基含有エーテル化合物）溶媒である。とくに好ましくは、炭素数３〜８のアルキレングリコールアルキルエーテルである。水溶性有機溶媒は単独でも２種類以上適宜組み合わせて用いてもよい。なお、本明細書においては、水酸基（−ＯＨ）とエーテル基（−Ｏ−）とを分子内にもつ化合物は、原則的にはエーテル化合物に含まれるものとする（アルコール化合物とは称しない）。水酸基とエーテル基との両者を有するものを特に指すときには好ましくは水酸基含有エーテル化合物と称することがある。
この中でも特に、プロピレングリコール、ジプロピレングリコールが好ましく、ジプロピレングリコールがさらに好ましい。添加量はエッチング液の全質量に対して０．１〜７０質量％であることが好ましく、１０〜５０質量％であることがより好ましい。この量が上記下限値以上であることで、上記のエッチングの均一性の向上を効果的に実現することができる。
（消泡剤）
エッチング液中に適用できる消泡剤としては、前記の水溶性有機溶媒やシリコーン化合物が挙げられる。この消泡剤の含有量は、消泡剤が水溶性有機溶媒（例えばアルキレングリコールエーテル）もしくはシリコーン化合物の場合には、本実施形態のエッチング液の全質量に対して、０．００００１〜３質量％の範囲で含有させることが好ましく、０．０００１〜１質量％であることがより好ましく、０．００１〜０．１質量％であることがさらに好ましい。消泡剤が水溶性有機溶媒の場合には、本実施形態のエッチング液の全質量に対して、１０〜９０質量％の範囲で含有させることが好ましく、２０〜８５質量％であることがより好ましく、３０〜８０質量％であることがさらに好ましい。この範囲で、消泡剤を含むことで、エッチング時に発生する泡によってエッチングが阻害されるのを防止し、導電型不純物を含むシリコン層の耐エッチング性を高めることからも好ましい。
［ｐＨ］
本発明に係るエッチング液のｐＨは特に限定されないが、ｐＨ５以下が好ましく、４．５以下がより好ましく、４以下が特に好ましい。下限は特にないが、１以上であることが実際的である。エッチング液のｐＨをこの領域とすることで、酸化シリコン層の良好なエッチング速度と、不純物含有シリコン層の保護効果とをバランス良く達成できるため好ましい。
上記エッチング液の各成分の濃度はエッチング処理時において好適なものであり、保存、流通などにおいてはこれを濃縮した原液としていてもよい。濃縮倍率は必要に応じて決定されればよいが、２〜２０倍が好ましい。濃縮した原液における濃度としていうと、フッ酸化合物が０．１〜５０質量％であることが好ましく、１〜３０質量％であることがより好ましい。アニオン性化合物については０．００１〜９５質量％であることが好ましく、０．０１〜８５質量％であることがより好ましい。
［キット］
本発明におけるエッチング液は、その原料を複数に分割したキットとしてもよい。例えば、第１液として前記アニオン性化合物を水媒体に含有する液組成物を準備し、第２液として前記フッ酸化合物を水媒体に含有する液組成物を準備する態様が挙げられる。その使用例としては、両液を混合してエッチング液を調液し、その後適時に前記エッチング処理に適用する態様が好ましい。このようにすることで、各成分の分解による液性能の劣化を招かずにすみ、所望のエッチング作用を効果的に発揮させることができる。このキットにおける第１液および第２液の処方等は前記で述べたのと同様である。
（容器）
本発明のエッチング液は、（キットであるか否かに関わらず）対腐食性等が問題とならない限り、任意の容器に充填して保管、運搬、そして使用することができる。また、半導体用途向けに、容器のクリーン度が高く、不純物の溶出が少ないものが好ましい。使用可能な容器としては、アイセロ化学（株）製の「クリーンボトル」シリーズ、コダマ樹脂工業（株）製の「ピュアボトル」などが挙げられるが、これらに限定されるものではない。
（被加工物）
加工される半導体装置の構造、形状、寸法等は特に限定されないが、上述したような、ダミーゲート、ダミー膜およびサイドウォールを用いてエクステンション層およびソース・ドレインを形成する絶縁ゲート型電界効果トランジスタの作製工程において、特にダミーゲート除去後のダミー膜のエッチングに高い効果が得られ好ましい。
本発明の製造方法およびエッチング液は、上述の製造工程にのみ適用されるのではなく、特に制限なく種々のエッチングに用いることができる。
（エッチング方式）
本発明で用いられるエッチング装置としては、特に限定されないが、枚葉式やバッチ式を用いることができる。枚葉式はウエハを１枚ずつエッチング処理する方式である。枚葉式の実施形態の一つとしては、スピンコーターでウエハ表面全体にエッチング液を行き渡らせてエッチングする方法である。
エッチング液の液温、エッチング液の吐出量、スピンコーターのウエハの回転数は、エッチング対象となる基板の選択によって、適した値に選択して用いられる。
本実施形態においてエッチングを行う条件は特に限定されないが、枚葉式のエッチングが好ましい。枚葉式のエッチングにおいては、半導体基板を所定の方向に搬送もしくは回転させ、その空間にエッチング液を吐出（噴射、流下、滴下）して前記半導体基板に前記エッチング液を接触させる。必要に応じて、スピンコーターを用いて半導体基板を回転させながらエッチング液を噴霧してもよい。他方、バッチ式のエッチングにおいては、エッチング液からなる液浴に半導体基板を浸漬させ、前記液浴内で半導体基板とエッチング液とを接触させる。これらのエッチング方式は素子の構造や材料等により適宜使い分けられればよい。
エッチングを行う環境温度は、枚葉式の場合、噴射空間を１５〜４０℃とすることが好ましく、２０〜３０℃とすることがより好ましい。エッチング液の方は１５〜４０℃とすることが好ましく、２０〜３０℃とすることがより好ましい。上記下限値以上とすることにより、酸化シリコン層に対する十分なエッチング速度を確保することができ好ましい。上記上限値以下とすることにより、エッチングの選択性を確保することができ好ましい。エッチング液の供給速度は特に限定されないが、基板の大きさにもよるが、０．３〜３Ｌ／ｍｉｎとすることが好ましく、０．５〜２Ｌ／ｍｉｎとすることがより好ましい。上記下限値以上とすることにより、エッチングの面内の均一性を確保することができ好ましい。上記上限値以下とすることにより、連続処理時に安定した選択性を確保でき好ましい。基板を回転させるときには、その大きさ等にもよるが、上記と同様の観点から、１００〜１０００ｒｐｍで回転させることが好ましい。
（薬液供給系と温調）
本発明において、温調した薬液供給ライン形式は、特に限定されないが、好ましい例を以下に記す。ここでいう温調とは、薬液を所定の温度に保持することをいう。通常は薬液を加熱して所定の温度に保持する。
薬液の供給ライン例
（１）（ａ）薬液保管タンク→（ｂ）温調タンク→（ｃ）インライン温調→（ｄ）ウエハに吐出→（ａ）または（ｂ）へ戻る。
（２）（ａ）薬液タンク→（ｂ）温調タンク→（ｄ）ウエハに吐出→（ａ）または（ｂ）へ戻る。
（３）（ａ）薬液タンク→（ｃ）インライン温調→（ｄ）ウエハに吐出→（ａ）へ戻る。
（４）（ａ）薬液タンク→（ｂ）温調タンク→（ｅ）エッチング浴槽（循環温調）。
（５）（ａ）薬液タンク→（ｅ）エッチング浴槽（循環温調）。
（６）（ｂ）温調タンク→（ｄ）ウエハに吐出→（ｂ）へ戻る。
（７）（ｂ）温調タンク→（ｃ）インライン温調→（ｄ）ウエハに吐出→（ｂ）へ戻る。
（８）（ｂ）温調タンク→（ｅ）エッチング浴槽（循環温調）などの使用方法がある。
本発明の方法で使用した薬液は、循環して再使用することができる。好ましくは、掛け流し（再使用なし）ではなく、循環して再使用する方法である。循環は加熱後１時間以上可能であり、繰り返しのエッチングができる。循環再加熱の上限時間は特にないが、エッチング速度が劣化するため、１週間以内での交換が好ましい。３日以内がより好ましく、１日ごとに新しい液に入れ替えることが特に好ましい。なお、上記ライン形式のエッチングにおいて前記薬液の温調温度の測定位置は適宜ライン構成やウエハとの関係で定めればよいが、典型的には、前記タンク温度によって管理すればよい。性能的により厳格な条件が求められる場合など、測定および管理が可能であれば、ウエハ表面温度によって定義してもよい。この場合は、放射温度計を用いて温度測定を行うことができる。
本発明の好ましい実施形態における下地層としては、ｐ型不純物層とｎ型不純物層とを有するシリコン層またはｐ型不純物層とｎ型不純物層とを有しかつゲルマニウムもしくは炭素を含むシリコン層である例が挙げられる。ここでいうシリコン層とは、典型的には単結晶シリコン層または多結晶シリコン層の一つ単結晶粒をいう。単結晶シリコン層とは、結晶全体にわたって原子配列の向きがそろったシリコン結晶のことであるが、実際には原子レベルで観察すると、様々な欠陥が存在する。また、ｐ型不純物層とは、上記シリコン層にｐ型不純物（例えば、Ｂ＋、ＢＦ２＋等）がドーピングされた層をいい、ｎ型不純物層とは、上記シリコン層にｎ型不純物（例えば、Ｐ＋、Ａｓ＋、Ｓｂ＋等）がドーピングされた層をいう。
本実施形態における被エッチング層は、構成元素がシリコンと酸素とを含有する層である。具体的には、二酸化シリコン（ＳｉＯ２）、二酸化シリコンのＳｉに未結合手（ダングリングボンド）が存在するもの、二酸化シリコンのＳｉの未結合手に水素が結合したもの等が挙げられる。さらにそれら以外の元素を有していてもよく、例えばゲルマニウムもしくは炭素を含むものであってもよい。
これに対し、本発明の好ましい実施形態に係る酸化シリコンのエッチング液によれば、異なる導電型不純層を有するシリコン層が下地であっても、ガルバニック腐食を起こさず酸化シリコンまたはゲルマニウムもしくは炭素を含む酸化シリコンの被エッチング層をエッチングにより除去することができる。
なお、本明細書において、半導体基板とは、シリコン基板（ウェハ）のみではなくそこに回路構造が施された基板構造体全体を含む意味でも用いる。半導体基板部材とは、上記で定義される半導体基板を構成する部材を指し１つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、必要によってはさらに区別して、これに加工を加えダイシングして取り出したチップ及びその加工製品を半導体素子ないし半導体装置という。すなわち、広義には半導体素子（半導体装置）は半導体基板製品に属するものである。半導体基板の方向は特に限定されないが、説明の便宜上、本明細書では、サイドウォール２１側を上方（天部側）とし、基板１１側を下方（底部側）とする。なお、添付の図面では、半導体基板ないしその部材の構造を簡略化して図示しており、必要に応じて必要な形態として解釈すればよい。
［実施例１・比較例１］
以下の表１に示す各試験Ｎｏ．の成分および組成（質量％）としたエッチング液（試験液）を調液した。
＜電気化学測定：電位差＞
第１基板：単結晶＜１００＞シリコン基板のベアウエハに、イオン注入により、ホウ素をドーズ量：３×１０１４ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでドーピングした。
第２基板：単結晶＜１００＞シリコン基板のベアウエハに、イオン注入により、ホウ素をドーズ量：３×１０１４ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでドーピングした後、さらに、イオン注入により、ヒ素をドーズ量：５×１０１５ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでドーピングした。
評価試験は、ポテンシオスタット（Ｐｒｉｎｃｅｔｏｎ Ａｐｐｌｉｅｄ Ｒｅｓｅａｒｃｈ社、ＶｅｒｓａＳＴＡＴ３（商品名））により各基板の電位を測定し、第１基板と第２基板の電位差を求めた。測定温度は２５℃とした。測定に使用する電解液は表１に示したエッチング液を用いた。ポテンシオスタットの対極は白金であり、基準電極は銀／塩化銀電極である。
＜エッチング試験＞
上記実施形態で説明した製造方法により作製した前記図１（工程ａ）に示したパターンを用意した。
基板には単結晶＜１００＞シリコン基板を用い、チャネルドープ層をドーズ量３×１０１４ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでホウ素をイオン注入して形成した。さらにエクステンション層を形成するよう、ドーズ量１．０×１０１５ａｔｏｍ／ｃｍ２、注入エネルギー３ｋｅＶでヒ素をイオン注入した。
サイドウォールには窒化シリコン膜を用い、ダミー膜にはＳｉＯ２膜を用いた。
上述のようなダミー膜とサイドウォールが形成された基板を、枚葉式装置（ＳＰＳ−Ｅｕｒｏｐｅ Ｂ．Ｖ．社製、ＰＯＬＯＳ（商品名）））にて下記の条件でエッチングした。
（エッチング条件）
・薬液温度：２５℃
・吐出量：２Ｌ／ｍｉｎ．
・ウエハ回転数５００ｒｐｍ
エッチング後、水にてリンスを行い、乾燥させた。
（温度Ｔ（ｗａｆｅｒ）の測定法）
上記の薬液温度は下記のようにして測定した。株式会社堀場製作所製の放射温度計ＩＴ−５５０Ｆを枚葉式装置内のウェハ上３０ｃｍの高さに固定した。ウェハ中心から２ｃｍ外側のウェハ表面上に温度計を向け、薬液を流しながら温度を計測した。温度は、放射温度計からデジタル出力し、パソコンで記録した。なお、測定の時機についてエッチング処理の初期の温度が上昇過程にあり低くなることから、十分に安定した後の１０秒間の温度を平均した値をウエハ上の温度とした。
＜評価方法＞
評価は、チャネルドープ層上のＳｉＯ２膜の除去性とエクステンション層のボイドの有無について行った。いずれの評価も、ＴＥＭによりエクステンション層の断面観察を行い、目視により行った。なお、除去率は処理前後でのエクステンション層の面積の比率により評価した。
（ＳｉＯ２膜除去性）
ＳｉＯ２膜の除去性の評価は、下記のように区分して行った。
Ａ：除去率が１００％の場合
Ｂ：除去率が８０％以上１００％未満の場合
Ｃ：除去率が５０％以上８０％未満の場合
Ｄ：除去率が５０％未満の場合
（ボイド有無）
ボイドの評価は、エクステンション層にボイドが発生しているか、否かで判定し、ボイドが発生している場合には有と表し、ボイドが発生していない場合には無と表した。
（ｐＨの測定）
表中のｐＨは、エッチング液を、室温（２５℃）においてＨＯＲＩＢＡ社製、Ｆ−５１（商品名）で測定した値である。
Figure 2014057039
上記の結果のとおり、本発明の製造方法およびエッチング液によれば、ｐ型不純物層（ホウ素）とｎ型不純物層（ヒ素）を有するシリコン層からなる下地層に対して、その下地層を過度にエッチングすることなく、ＳｉＯ２層からなる被エッチング層を選択的にエッチングすることができた。これにより、ダミーゲートおよびダミー膜を除去して、ゲート絶縁膜およびゲート電極を形成する工程を有するＭＩＳトランジスタの製造プロセスにおいて、特にダミー膜の除去工程に本発明の方法を適用することが非常に有効であり、優れた効果を示すことが分かる。
また、基板の状態の違いによらず良好な性能が得られており、本発明によれば、基板依存性の小さい効率的かつ汎用的な工程処理が可能であることが分かる。
［実施例２・比較例２］
下地層としてのシリコン層に炭素もしくはゲルマニウムを含んでいる半導体基板を準備した以外、実施例１と同様にして各項目の評価を行った。その結果、本発明のエッチング液および製造方法によれば、実施例１と同様に優れた効果を奏することを確認した。
［実施例３・比較例３］
前述の水とフッ酸化合物とアニオン性化合物を含有するエッチング液に下記に示す成分および組成（質量％）の消泡剤を添加して、エッチング液（試験液）を調液した。下記添加量は最終薬液中に含まれる成分濃度を示した。
＜消泡剤＞
Ｄ１：サーフィノール４４０ 添加量０．０１質量％（Ａｉｒ Ｐｒｏｄｕｃｔｓ社製，アセチレンアルコール）
Ｄ２：サーフィノールＤＦ１１０Ｄ 添加量０．０１質量％（Ａｉｒ Ｐｒｏｄｕｃｔｓ社製，アセチレンアルコール）
Ｄ３：エチレングリコール 添加量５０質量％
Ｄ４：エチレングリコールモノメチルエーテル 添加量５０質量％
Ｄ５：エチレングリコールモノブチルエーテル 添加量５０質量％
Ｄ６：プロピレングリコールモノメチルエーテル 添加量５０質量％
＜泡消失性試験＞
泡消失性試験は、試験液５ｍＬを内径約１５ｍｍ、長さ約２００ｍｍの共栓試験管に入れ、３分間激しく振り混ぜ、生じた泡がほとんど消失するまでの時間を測定した。時間の測定にはストップォッチを用いた。
泡消失性試験の結果、表１の１０１〜１０４の薬液にて消泡剤Ｄ１〜Ｄ６のいずれを用いたものも、５秒以内に泡が消失した。一方、消泡剤を含まない水とフッ酸化合物とアニオン性化合物を含有するエッチング液の場合には、５秒以上の泡立ちが確認された。１０１〜１０４の薬液どの薬液でも結果は同様であった。
また、溶剤を含んだ薬液では各膜の腐食電流を抑制することができていた。測定条件は上記電気化学測定と同じである。１０１〜１０４の薬液どの薬液でも結果は同様であった。
［実施例４］
下表２のように薬液を変更した以外実施例１と同様にエッチング試験を行った。ただし、試験Ｎｏ．１０１Ａ〜１０４Ａ、１０８Ａについては、表１の１０１〜１０４、１０８と同じ処方の薬液を用いたことを意味する。
本実施例４については、下記の泡消失性試験を追加した。その他の試験は実施例１と同様である。
＜泡消失性試験＞
泡消失性試験は、試験液５ｍＬを内径約１５ｍｍ、長さ約２００ｍｍの共栓試験管に入れ、３分間激しく振り混ぜ、生じた泡がほとんど消失するまでの時間を測定した。時間の測定にはストップォッチを用いた。
Ａ：３０秒未満の場合
Ｂ：３０秒以上２分未満の場合
Ｃ：２分以上の場合
Figure 2014057039
 ＴＭＡＨ：テトラメチルアンモニウム水酸化物
上記の結果より、アニオン性化合物の構造及び含有率を好適化することで、良好なエッチング性を維持して、高い消泡効果が得られることが分かる。なお、薬液の泡立ちを抑えることで、装置の運転誤動作などを防ぐことができる。
４０Ｌの薬液を循環して使用した場合、Ｎｏ．４０６の薬液（アニオン性化合物濃度：２２質量％）は１２ｉｎｃｈウエハを１０００枚処理した後の性能が変わらなかった。これ対して、Ｎｏ．１０８の薬液（アニオン性化合物濃度：０．３質量％）では電位差にわずかな上昇が見られた（０．０５Ｖ→０．１０Ｖ）。この結果から、Ｎｏ．１０８の薬液よりよりＮｏ．４０６の薬液の方が寿命が長いことが分かる。
１１ シリコン基板
１２ ウエル
１３ チャネルドープ層
１４ ダミー膜
１５，１６ エクステンション層
１７，１８ ハロ層
１９ ソース
２０ ドレイン
２１ サイドウォール
２２ 層間絶縁膜
ｖ ボイド（窪み）

Claims (20)

  1. それぞれ異なる不純物を含む不純物含有シリコン層２種以上と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングする半導体基板製品の製造方法であって、前記エッチング液が水とフッ酸化合物とアニオン性化合物とを含有する半導体基板製品の製造方法。
  2. 前記エッチング液のフッ酸化合物の濃度が０．０１質量％以上１０質量％以下である請求項１に記載の半導体基板製品の製造方法。
  3. 前記エッチング液のアニオン性化合物の濃度が０．００００１質量％以上８５質量％以下である請求項１または２に記載の半導体基板製品の製造方法。
  4. 前記アニオン性化合物が下記式（１）〜（３）のいずれかで表される化合物からなる請求項１〜３のいずれか１項に記載の半導体基板製品の製造方法。
    Figure 2014057039
     〔式中、Ｒ１〜Ｒ３はそれぞれアルキル基またはアルケニル基を表す。Ａｒは芳香族環を表す。Ａｃは−ＳＯ３Ｍもしくは−ＣＯＯＭを表す。Ｍは水素原子またはカチオンを表す。ｎは１〜３の整数を表す。ｍは０〜３の整数を表す。ｈは１〜３の整数を表す。ｊは０または１、ｋは０または１を表し、このときｊ＋ｋは１または２となる。〕
  5. 前記式（２）が下記式（２−１）もしくは式（２−２）で表される請求項４に記載の半導体基板製品の製造方法。
    Figure 2014057039
     （Ｒ２、Ａｃ、ｍ、ｎは式（２）と同義である。）
  6. 前記アニオン性化合物の量が以下の範囲で調整された請求項４または５に記載の半導体基板製品の製造方法。
    式（１）でＲ１の炭素数が１〜２のとき：４０質量％以上８５質量％以下
    式（１）でＲ１の炭素数が３〜５のとき：２０質量％以上８５質量％以下
    式（１）でＲ１の炭素数が６以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
    式（２−１）でＲ２の合計炭素数が０〜２のとき：５質量％以上７０質量％以下
    式（２−１）でＲ２の合計炭素数が３〜４のとき：１質量％以上６０質量％以下
    式（２−１）でＲ２の合計炭素数が５以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
    式（２−２）でＲ２の合計炭素数が０〜２のとき：０．５質量％以上２０質量％以下
    式（２−２）でＲ２の合計炭素数が３以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
  7. 前記アニオン性化合物がアルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルジスルホン酸もしくはそれらの塩である請求項１〜６のいずれか１項に記載の半導体基板製品の製造方法。
  8. 前記不純物含有シリコン層が前記酸化シリコンの層の下地を構成する請求項１〜７のいずれか１項に記載の半導体基板製品の製造方法。
  9. 前記不純物含有層の少なくとも２種が、ｎ型半導体の層とｐ型半導体の層とを含む請求項１〜８のいずれか１項に記載の半導体基板製品の製造方法。
  10. 前記不純物含有シリコン層が、エッチング処理時に、エッチング液と接触する位置に配設されている請求項１〜９のいずれか１項に記載の半導体基板製品の製造方法。
  11. 前記不純物含有シリコン層の不純物として少なくともホウ素を含む請求項１〜１０のいずれか１項に記載の半導体基板製品の製造方法。
  12. 前記不純物含有シリコン層の不純物として少なくともリンもしくはヒ素を含む請求項１〜１１のいずれか１項に記載の半導体基板製品の製造方法。
  13. それぞれ異なる不純物を含む不純物含有シリコン層２種以上と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングするエッチング液であって、水とフッ酸化合物とアニオン性化合物とを含有するエッチング液。
  14. 前記フッ酸化合物の濃度が０．０１質量％以上１０質量％以下である請求項１３に記載のエッチング液。
  15. 前記アニオン性化合物の濃度が０．００００１質量％以上８５質量％以下である請求項１３または１４に記載のエッチング液。
  16. 前記アニオン性化合物が下記式（１）〜（３）のいずれかで表される化合物からなる請求項１３〜１５のいずれか１項に記載のエッチング液。
    Figure 2014057039
     〔式中、Ｒ１〜Ｒ３はそれぞれアルキル基またはアルケニル基を表す。Ａｒは芳香族環を表す。Ａｃは−ＳＯ３Ｍもしくは−ＣＯＯＭを表す。Ｍは水素原子またはカチオンを表す。ｎは１〜３の整数を表す。ｍは０〜３の整数を表す。ｈは１〜３の整数を表す。ｊは０または１、ｋは０または１を表し、このときｊ＋ｋは１または２となる。〕
  17. 前記式（２）が下記式（２−１）もしくは式（２−２）で表される請求項１６に記載のエッチング液。
    Figure 2014057039
     （Ｒ２、Ａｃ、ｍ、ｎは式（２）と同義である。）
  18. アニオン性化合物の量が以下の範囲で調整された請求項１６または１７に記載のエッチング液。
    式（１）でＲ１の炭素数が１〜２のとき：４０質量％以上８５質量％以下
    式（１）でＲ１の炭素数が３〜５のとき：２０質量％以上８５質量％以下
    式（１）でＲ１の炭素数が６以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
    式（２−１）でＲ２の合計炭素数が０〜２のとき：５質量％以上７０質量％以下
    式（２−１）でＲ２の合計炭素数が３〜４のとき：１質量％以上６０質量％以下
    式（２−１）でＲ２の合計炭素数が５以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
    式（２−２）でＲ２の合計炭素数が０〜２のとき：０．５質量％以上２０質量％以下
    式（２−２）でＲ２の合計炭素数が３以上のとき：０．１ｐｐｍ（質量基準）以上１質量％以下
  19. シリコンの層に不純物をドーピングしてなるｐ型不純物層およびｎ型不純物層と、酸化シリコンの層とを表面に露出しうる状態で有するシリコン基板を準備する工程と、水とフッ酸化合物とアニオン性化合物とを含有するエッチング液を準備する工程と、前記シリコン基板に前記エッチング液を適用して、前記酸化シリコンの層を選択的にエッチングする工程とを含む半導体基板製品の製造方法。
  20. 請求項１〜１２および１９のいずれかで規定される工程を経て半導体基板製品を製造し、これを用いて半導体素子とする半導体素子の製造方法。
JP2012283429A 2012-08-10 2012-12-26 半導体基板製品の製造方法及びエッチング液 Pending JP2014057039A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012283429A JP2014057039A (ja) 2012-08-10 2012-12-26 半導体基板製品の製造方法及びエッチング液
PCT/JP2013/070675 WO2014024737A1 (en) 2012-08-10 2013-07-24 Method of producing semiconductor substrate product and etching liquid
EP13827735.5A EP2883241A4 (en) 2012-08-10 2013-07-24 PROCESS FOR PRODUCING A PRODUCT COMPRISING A SEMICONDUCTOR SUBSTRATE AND ETCHING LIQUID
TW102127194A TWI625382B (zh) 2012-08-10 2013-07-30 半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012179042 2012-08-10
JP2012179042 2012-08-10
JP2012283429A JP2014057039A (ja) 2012-08-10 2012-12-26 半導体基板製品の製造方法及びエッチング液

Publications (1)

Publication Number Publication Date
JP2014057039A true JP2014057039A (ja) 2014-03-27

Family

ID=50067968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012283429A Pending JP2014057039A (ja) 2012-08-10 2012-12-26 半導体基板製品の製造方法及びエッチング液

Country Status (4)

Country Link
EP (1) EP2883241A4 (ja)
JP (1) JP2014057039A (ja)
TW (1) TWI625382B (ja)
WO (1) WO2014024737A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201630A (ja) * 2014-03-29 2015-11-12 フアインポリマーズ株式会社 電子部品用処理液および電子部品の製造方法
WO2018061670A1 (ja) * 2016-09-29 2018-04-05 富士フイルム株式会社 処理液、および積層体の処理方法
WO2018061582A1 (ja) * 2016-09-29 2018-04-05 富士フイルム株式会社 処理液および積層体の処理方法
WO2021054021A1 (ja) * 2019-09-20 2021-03-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置および基板処理液
WO2023153203A1 (ja) * 2022-02-08 2023-08-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
KR102548824B1 (ko) * 2020-04-07 2023-06-27 세메스 주식회사 기판 처리 방법 및 기판 처리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283028A (ja) * 1986-09-29 1988-11-18 Hashimoto Kasei Kogyo Kk 微細加工表面処理剤
JPH0969578A (ja) * 1995-08-31 1997-03-11 Sharp Corp 半導体装置の製造方法
JP2006278983A (ja) * 2005-03-30 2006-10-12 Daikin Ind Ltd 高誘電率材料膜除去用エッチング液
JP2008541447A (ja) * 2005-05-13 2008-11-20 サッチェム，インコーポレイテッド 酸化物の選択的な湿式エッチング
JP2010509777A (ja) * 2006-11-07 2010-03-25 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド メモリデバイス構造の洗浄製剤

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2529865C2 (de) * 1975-07-04 1983-10-06 Ibm Deutschland Gmbh, 7000 Stuttgart Wäßrige Ätzlösung zum selektiven Ätzen von Siliciumdioxidschichten auf Halbleiterkörpern
JPS6046913A (ja) * 1983-08-24 1985-03-14 Matsushita Electric Ind Co Ltd 二酸化硅素薄膜の微細加工法
JPH08195369A (ja) * 1995-01-13 1996-07-30 Daikin Ind Ltd 基板の洗浄方法
CN1332451C (zh) * 2001-09-12 2007-08-15 日本电气株式会社 半导体器件及其制造方法
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
EP2342738A4 (en) * 2008-10-02 2013-04-17 Advanced Tech Materials USE OF TENSID / DETOINT MIXTURES FOR INCREASED METAL LOADING AND SURFACE PASSIVATION OF SILICON SUBSTRATES
KR101861713B1 (ko) * 2010-08-20 2018-05-29 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 트랜지스터의 제조 방법
US8465662B2 (en) * 2010-09-21 2013-06-18 Techno Semichem Co., Ltd. Composition for wet etching of silicon dioxide
US8669617B2 (en) * 2010-12-23 2014-03-11 Intel Corporation Multi-gate transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283028A (ja) * 1986-09-29 1988-11-18 Hashimoto Kasei Kogyo Kk 微細加工表面処理剤
JPH0969578A (ja) * 1995-08-31 1997-03-11 Sharp Corp 半導体装置の製造方法
JP2006278983A (ja) * 2005-03-30 2006-10-12 Daikin Ind Ltd 高誘電率材料膜除去用エッチング液
JP2008541447A (ja) * 2005-05-13 2008-11-20 サッチェム，インコーポレイテッド 酸化物の選択的な湿式エッチング
JP2010509777A (ja) * 2006-11-07 2010-03-25 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド メモリデバイス構造の洗浄製剤

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201630A (ja) * 2014-03-29 2015-11-12 フアインポリマーズ株式会社 電子部品用処理液および電子部品の製造方法
WO2018061670A1 (ja) * 2016-09-29 2018-04-05 富士フイルム株式会社 処理液、および積層体の処理方法
WO2018061582A1 (ja) * 2016-09-29 2018-04-05 富士フイルム株式会社 処理液および積層体の処理方法
KR20190041492A (ko) * 2016-09-29 2019-04-22 후지필름 가부시키가이샤 처리액 및 적층체의 처리 방법
JPWO2018061582A1 (ja) * 2016-09-29 2019-06-24 富士フイルム株式会社 処理液および積層体の処理方法
JPWO2018061670A1 (ja) * 2016-09-29 2019-06-24 富士フイルム株式会社 処理液、および積層体の処理方法
KR102160019B1 (ko) * 2016-09-29 2020-09-28 후지필름 가부시키가이샤 처리액 및 적층체의 처리 방법
WO2021054021A1 (ja) * 2019-09-20 2021-03-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置および基板処理液
WO2023153203A1 (ja) * 2022-02-08 2023-08-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
TWI625382B (zh) 2018-06-01
EP2883241A4 (en) 2016-03-23
EP2883241A1 (en) 2015-06-17
WO2014024737A1 (en) 2014-02-13
TW201412948A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP2014057039A (ja) 半導体基板製品の製造方法及びエッチング液
EP3447791B1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
TWI693305B (zh) 於製造一半導體裝置時用於從矽-鍺/矽堆疊同時移除矽及矽-鍺合金的蝕刻溶液
JP5349326B2 (ja) 窒化ケイ素の選択的除去のための組成物および方法
TWI417378B (zh) 用於半導體基板的多劑型清潔套組、使用其的清潔方法以及半導體元件的製造方法
TW201623598A (zh) 具有高ｗｎ／ｗ蝕刻選擇性的剝除組合物
TWI721311B (zh) 於製造一半導體裝置時用於相對氮化鈦選擇性移除氮化鉭的蝕刻組合物
KR20160104045A (ko) 규소 및 게르마늄을 선택적으로 에칭하기 위한 배합물
KR101554191B1 (ko) 반도체 기판 제품의 제조방법 및 에칭액
JP2016127065A (ja) エッチング液、これを用いたエッチング方法および半導体基板製品の製造方法
JP2013004871A (ja) 金属エッチング用組成物、および金属エッチング用組成物を用いた半導体装置の製造方法
JP5548224B2 (ja) 半導体基板製品の製造方法及びエッチング液
CN106536668A (zh) 使用二烷基羟胺来对抗分解以使三(2‑羟乙基)甲基氢氧化铵稳定化
TW202128958A (zh) 蝕刻液，及半導體元件之製造方法
US8916479B1 (en) Selective etching of titanium nitride
JP6369989B2 (ja) エッチング液、エッチング方法および半導体基板製品の製造方法
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
TWI682990B (zh) 蝕刻組成物、使用其的蝕刻方法以及半導體基板產品的製造方法
JP2021103765A (ja) エッチング液、及び半導体素子の製造方法
JP2010067982A (ja) エッチング液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161122