TWI625382B - 半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法 - Google Patents

半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法 Download PDF

Info

Publication number
TWI625382B
TWI625382B TW102127194A TW102127194A TWI625382B TW I625382 B TWI625382 B TW I625382B TW 102127194 A TW102127194 A TW 102127194A TW 102127194 A TW102127194 A TW 102127194A TW I625382 B TWI625382 B TW I625382B
Authority
TW
Taiwan
Prior art keywords
mass
impurity
layer
compound
semiconductor substrate
Prior art date
Application number
TW102127194A
Other languages
English (en)
Other versions
TW201412948A (zh
Inventor
小山朗子
水谷篤史
上村哲也
清水哲也
稲葉正
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201412948A publication Critical patent/TW201412948A/zh
Application granted granted Critical
Publication of TWI625382B publication Critical patent/TWI625382B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

一種半導體基板產品的製造方法，具有步驟：提供半導體基板，半導體基板具有兩個或更多個含雜質矽層及氧化矽層，含雜質矽層各自包含彼此不同的雜質；在半導體基板上塗覆蝕刻液，蝕刻液包括水、氫氟酸化合物、以及陰離子化合物；以及選擇性蝕刻氧化矽層。

Description

半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法
本發明有關於一種半導體基板產品的製造方及一種蝕刻液。
已發展出安裝有用於閘極絕緣膜的高介電常數(high-k)膜及用於閘極電極的金屬的絕緣閘極場效電晶體。此型的電晶體可減少它的閘極漏電流，且可維持低程度的功率消耗。可根據以下方法製備上述絕緣閘極場效電晶體。亦即，矽基板上的虛設非介電膜是由氧化矽形成，且虛設閘極是形成在虛設非介電膜上，繼之將n型雜質(或p型雜質)引入至虛設閘極兩側的矽基板中，以形成源極/汲極。再者，在依序在虛設閘極兩側形成氮化矽膜的側壁及經由移除虛設閘極與虛設膜的步驟後，接著形成高介電常數閘極絕緣膜及金屬閘極電極。
舉例而言，在上述製造過程中，具有一種使用稀釋氫氟酸的方法以在移除虛設閘極後選擇性移除氧化矽膜的虛設膜。然而，在使用稀釋氫氟酸的虛設膜的濕蝕刻中，雖然側壁的選擇性 蝕刻是可能的，但是源極/汲極的選擇性蝕刻能力是不好的。因此，在側壁下方的虛設閘極的尖端上所暴露的源極/汲極部分被蝕刻，從而產生空孔(凹陷)(請用非專利文獻1作為參考)(請見圖2的空孔v)。這被認為是空孔是由雙金屬腐蝕(bimetallic corrosion)(伽凡尼腐蝕；Galvanic Corrosion)造成的。此在以下有具體的描述。在此類型的電晶體結構中，源極/汲極的雜質濃度高於成為源極/汲極之間的通道形成區的矽基板的雜質濃度。因此，在濕蝕刻時，材料具有的電極電位之間發生差異。再進一步地說，在源極/汲極中摻雜的雜質與通道形成區中摻雜的雜質(各自具彼此相反的導電型)的合作下，將促進上述的雙金屬腐蝕。應理解的是，因此蝕刻液溶解源極/汲極的末端。
又在源極及汲極的閘極端形成外延層(extension layer)的案例中，相似地發生外延層的閘極端側被蝕刻的現象。這是因為雖然外延層的雜質濃度低於源極或汲極的雜質濃度，但在外延層與通道形成區之間仍具有雜質濃度差，且上述的雜質導電型彼此相反。在形成電晶體的案例中，當在外延層的閘極端側產生空孔時，將要形成在外延層末端的閘極絕緣膜將形成在空孔中。因此，在將要絕緣崩潰的部分中心產生電場。因此，有時電晶體無法運作。
【引證案表】 (非專利文獻)
{非專利文獻1} Antoine Pacco et al.,ECS Trans.,第41冊,第5卷,第 37-43頁。
本發明關於提出半導體基板產品的製造方法及蝕刻液，其各自藉由保護含雜質膜層來允許氧化矽層的選擇性蝕刻，同時維持足夠的蝕刻速率。再者，本發明關於提出半導體基板產品的製造方法及蝕刻液，若必要時，其各自允許基板之間無蝕刻差異並展現具有抑制發泡的好的製造適性(production suitability)。
根據本發明，其提供以下方式：
{1}一種半導體基板產品的製造方法，具有步驟：提供半導體基板，半導體基板具有兩個或更多個含雜質矽層及氧化矽層，含雜質矽層各自包含彼此不同的雜質；在半導體基板上塗覆蝕刻液，蝕刻液具有水、氫氟酸化合物、以及陰離子化合物；以及選擇性蝕刻氧化矽層。
{2}如第{1}項所述的半導體基板產品的製造方法，其中蝕刻液中的氫氟酸化合物的濃度為0.01質量%至10質量%。
{3}如第{1}項或第{2}項所述的半導體基板產品的製造方法，其中蝕刻液中的陰離子化合物的濃度為0.00001質量%至85質量%。
{4}如第{1}項至第{3}項中的任一者所述的半導體基板產品的 製造方法，其中所述陰離子化合物為由式(1)至式(3)的任一者表示的化合物：
其中R1至R3各自獨立表示烷基或烯基；Ar表示芳香族環；Ac表示-SO3M或-COOM；M表示氫原子或陽離子；n表示1至3的整數；m表示0至3的整數；h表示1至3的整數；j表示0或1；k表示0或1；且j與k(j+k)的總和為1或2。
{5}如第{4}項所述的半導體基板產品的製造方法，其中由式(2)表示的所述陰離子化合物為式(2-1)或(2-2)表示的化合物：
其中R2、Ac、m、以及n的意義分別與式(2)中的彼等者相同。
{6}如第{4}項或第{5}項所述的半導體基板產品的製造方法，其中所述陰離子化合物的含量經調整為以下範圍：從40質量%至85質量%，當式(1)中的R1具有1至2個碳原子時；從20質量%至85質量%，當式(1)中的R1具有3至5個碳原子時；從0.1ppm(質量標準)至1質量%，當式(1)中的R1具有6個 或更多個碳原子時；從5質量%至70質量%，當式(2-1)中的R2總共具有0至2個碳原子時；從1質量%至60質量%，當式(2-1)中的R2總共具有3至4個碳原子時；從0.1ppm(質量標準)至1質量%，當式(2-1)中的R2總共具有5個或更多個碳原子時；從0.5質量%至20質量%，當式(2-2)中的R2總共具有0至2個碳原子時；以及從0.1ppm(質量標準)至1質量%，當式(2-2)中的R2總共具有3個或更多個碳原子時。
{7}如第{1}項至第{6}項中的任一者所述的半導體基板產品的製造方法，其中陰離子化合物為烷基苯磺酸、烷基萘磺酸、烷基二苯醚二磺酸、或其鹽。
{8}如第{1}項至第{7}項中的任一者所述的半導體基板產品的製造方法，其中含雜質矽層構成氧化矽層的基底。
{9}如第{1}項至第{8}項中的任一者所述的半導體基板產品的製造方法，其中含雜質矽層的至少兩者為n型半導體層及p型半導體層。
{10}如第{1}項至第{9}項中的任一者所述的半導體基板產品的 製造方法，其中所述含雜質矽層配置在其位置上，因此在蝕刻處理時，所述含雜質矽層與所述蝕刻液接觸。
{11}如第{1}項至第{10}項中的任一者所述的半導體基板產品的製造方法，含雜質矽層至少具有硼作為雜質。
{12}如第{1}項至第{11}項中的任一者所述的半導體基板產品的製造方法，其中含雜質矽層至少具有磷或砷作為雜質。
{13}一種蝕刻液，具有：水，氫氟酸化合物，以及陰離子化合物；蝕刻液是用於塗覆在基板上，基板具有兩個或更多個含雜質矽層及氧化矽層，含雜質矽層各自包含彼此不同的雜質，蝕刻液是用於選擇性蝕刻氧化矽層。
{14}如第{13}項所述的蝕刻液，其中氫氟酸化合物的濃度為0.01質量%至10質量%。
{15}如第{13}項或第{14}項所述的蝕刻液，其中陰離子化合物的濃度為0.00001質量%至85質量%。
{16}如第{13}項至第{15}項中的任一者所述的蝕刻液，其中陰離子化合物是由式(1)至式(3)的任一者表示的化合物：
其中R1至R3各自獨立表示烷基或烯基；Ar表示芳香族環；Ac表示-SO3M或-COOM；M表示氫原子或陽離子；n表示1至3的整數；m表示0至3的整數；h表示1至3的整數；j表示0或1；k表示0或1；且j與k(j+k)的總和為1或2。
{17}如第{16}項所述的蝕刻液，其中由式(2)表示的陰離子化合物為式(2-1)或(2-2)表示的化合物：
其中R2、Ac、m、以及n的意義分別與式(2)中的彼等者相同。
{18}如第{16}項或第{17}項所述的蝕刻液，其中陰離子化合物的含量經調整為以下範圍：從40質量%至85質量%，當式(1)中的R1具有1至2個碳原子時；從20質量%至85質量%，當式(1)中的R1具有3至5個碳原子時；從0.1ppm(質量標準)至1質量%，當式(1)中的R1具有6個或更多個碳原子時；從5質量%至70質量%，當式(2-1)中的R2總共具有0至2個碳原子時； 從1質量%至60質量%，當式(2-1)中的R2總共具有3至4個碳原子時；從0.1ppm(質量標準)至1質量%，當式(2-1)中的R2總共具有5個或更多個碳原子時；從0.5質量%至20質量%，當式(2-2)中的R2總共具有0至2個碳原子時；以及從0.1ppm(質量標準)至1質量%，當式(2-2)中的R2總共具有3個或更多個碳原子時。
{19}一種半導體基板產品的製造方法，具有步驟：製備具有p型雜質層、n型雜質層以及氧化矽層的矽基板，各膜層的狀態為能夠暴露在矽基板的表面上，p型雜質層及n型雜質層各自為矽的經雜質摻雜層；製備包括水、氫氟酸化合物、以及陰離子化合的蝕刻液物；以及將蝕刻液塗覆在矽基板上，從而選擇性蝕刻所述氧化矽層。
{20}一種半導體元件的製造方法，具有步驟：經由第{1}項至第{12}項及第{19}項中的任一者所述的處理製造半導體基板產品；以及使用相同的方法製造所述半導體元件。
本說明書中，詞彙「具有」及「包括」或「包含」被視為是開放式意義(open-ended meaning)。再者，詞彙「製備」或「提供」以最廣義的方式被視為是製造所要使用的材料的意義，例如不僅是製造或合成材料的意義，也是購買他們的意義。
陰離子表面活性劑與陰離子化合物具有包含關係。通常來說，在陰離子化合物之中，具有3個或更多個碳原子的陰離子化合物作用為陰離子表面活性劑。
根據本發明的製造方法，可以足夠的蝕刻速率對氧化矽層進行相對於含雜質矽層的選擇性蝕刻。因此，此方法能夠製造高品質的半導體基板產品，例如高介電常數(High-K)/金屬閘極電晶體(近來已進一步地發展其微型化)，此方法亦能夠製造使用上述半導體基板產品的高品質的半導體裝置。再者，若必要時，本發明的製造方法實現抑制基板之間的蝕刻差異(基板依賴(substrate dependency))的好的蝕刻及抑制發泡的好的製造適性。
再者，本發明的蝕刻液適用於半導體基板產品及半導體裝置的製造應用，半導體基板產品及半導體裝置各自達到如上述的高品質。
在上述化學式中，當多個取代基或取代數(substitution number)是由相同符號表示時，其意義是取代基或取代數可為彼此不同。舉例而言，在式(2)中，當n為2或更大時，多個Ac可為彼此不同的。
適當地參照附圖，本發明的其他及進一步特徵及益處將在以下描述中更完整地出現。
11‧‧‧矽基板
12‧‧‧井
13‧‧‧通道摻雜層
14‧‧‧虛設膜
15、16‧‧‧外延層
17、18‧‧‧環形層s
19‧‧‧源極
20‧‧‧汲極
21‧‧‧側壁
22‧‧‧層間絕緣層
v‧‧‧空孔(凹陷)
W‧‧‧區域
圖1是例示性表示根據本發明的製造方法的較佳實施例之一者的主要部分放大剖面圖。
圖2是例示性表示根據本發明的製造方法的較佳實施例之一者(接續)的主要部分放大剖面圖。(然而，圓圈內的放大部分表示習知技術的實例狀態)。
下文中，參照圖1詳細地描述本發明的製造方法及蝕刻液的較佳實施例。在以下詳細描述中，將根據nMOS絕緣閘極場效電晶體中稱為「後形成閘極處理(gate-last process)」的製造處理的一步驟描述為一實例。然而，本發明不應被視為限制於此。
(實施例)
如圖1所述(處理(a))，使用單晶矽基板作為作為基板11。在基板11上，在形成電晶體的區域中形成井12，並進一步地形成通道摻雜層13。在製造nMOS電晶體的案例中，製備井12以得到p型井。舉例而言，根據離子植入法，使用硼(B+)作為離子物種，並採用100keV至2MeV的植入能量及1×1011原子/平方公分至1×1012原子/平方公分的劑量。在製造pMOS電晶體的案例中，製備井12以得到n型井。可不視基板11的導電型製造井12。
再者，在製造nMOS電晶體的案例中，製備通道摻雜層13以得到p型。舉例而言，根據離子植入法，使用硼(B+)作為離 子物種，並採用10keV至20KeV的植入能量及1×1012原子/平方公分至2×1013原子/平方公分的劑量。在製造pMOS電晶體的案例中，製備通道摻雜層13以得到n型。在形成井12之前或之後，通常藉由絕緣膜元件隔離(舉例而言，淺溝槽隔離結構；Shallow Trench Isolation，STI)或擴散層元件隔離來形成將例如是電晶體的元件的形成區域電性分段的元件隔離(圖1未繪示)。
如上述基板11，除了上述單晶矽基板之外，可使用多種類型的具有矽層的基板，例如是SOI(絕緣體上矽)基板、SOS(藍寶石上矽)基板、具有矽層的化合物半導體(compound semiconductor)基板。可先在基板11上形成電路、元件及相似物。
接著，在後續的順序中，在基板11上形成虛設膜及虛設閘極膜(圖1未繪示)。使用氧化矽膜作為虛設膜14。舉例而言，根據CVD法、熱氧化法、快速熱氧化法、自由基氧化法(radical oxidation method)、或相似方法形成氧化矽膜，且可將例如是鍺、碳、或相似物的雜質併入膜中。
接著，使用微影技術來處理虛設閘極膜及虛設膜以形成虛設閘極(圖1未繪示)。同時，經同時處理的虛設膜14留在虛設閘極的底部。
下文中，描述nMOS電晶體。接著，為了藉由減少熱載子來改善抗壓力性，使用虛設閘極作為罩幕，在虛設閘極各側的基板11上方形成外延層15及外延層16，以使得這些膜層被併入閘極電極的末端下方。在外延層15及外延層16中，藉由使用(例如)離子植入技術來摻雜n型雜質(例如是砷(As+))。舉例而言，在 植入能量為0.1KeV至5KeV且劑量為5×1013原子/平方公分至2×1016原子/平方公分的條件下進行植入。此外，為了改善電晶體的遷移性(mobility)，在外延層15及外延層16中，可在外延層15及外延層16的形成區域摻雜碳。這是因為藉由將碳摻雜至外延層15及外延層16而產生拉伸應力且通道摻雜層13接收得到的拉伸應力，從而改善nMOS(nMIS)電晶體的遷移性。此外，為了改善電晶體的遷移性，在pMOS電晶體的案例中，將產生壓縮應力的鍺摻雜至外延層15及外延層16中。
再者，使用離子植入技術，在外延層15及外延層16下方的分別成為源極17末端及汲極18末端的位置上形成環形層(halo layer)19及環形層20。舉例而言，在植入能量為10KeV至15KeV且劑量為1×1012原子/平方公分至1×1015原子/平方公分的條件下，藉由使用BF2 +作為p型雜質的離子物種來形成環形層。提供環形層19及環形層20以減少經由聯同短通道效應(short channel effect)所產生的推擠(punch)的衝擊及使電晶體特徵適合於所需的值。再者，藉由各自具有與源極17及汲極18相反導電型的雜質的離子植入來形成這些膜層，並通常形成使得環形層的雜質濃度高於通道摻雜層13的雜質濃度。圖1(處理(a))表示在形成環形層19及環形層20之後的即時狀態。在移除虛設膜14之前形成環形層19及環形層20具有好處：虛設膜14作用為緩衝膜，從而抑制離子植入損壞通道摻雜層13。
接著，在已形成虛設閘極(圖中未繪示，但假設在區域W中形成虛設閘極)那一側的基板11的整個表面上形成側壁形成絕 緣膜(side wall-forming insulation film)之後，使用回蝕刻技術的方式蝕刻側壁形成絕緣膜，因此在虛設閘極的側壁上留下側壁形成絕緣膜。因此，在虛設閘極的側壁上形成側壁21。側壁形成絕緣膜是由氮化矽膜形成，較佳是根據使使用化學氣相沈積法。
接著，使用虛設閘極側壁21作為罩幕，在基板11上形成源極17汲極18。通常來說，使用(例如)離子植入技術的方式形成源極17汲極18，因此n型雜質(例如是磷(P+)或砷(As+))被摻雜至比外延層15及外延層16更深的位置。舉例而言，使用砷(As+)作為n型雜質，在植入能量為10KeV至50KeV且劑量為1×1012原子/平方公分至5×1016原子/平方公分的條件下形成源極17汲極18。
接著，根據習知的膜形成技術，在已形成虛設閘極那一側的基板11的整個表面上形成層間絕緣層(interlayer insulation layer)22。再者，對層間絕緣層22的表面進行平坦化步驟。層間絕緣層22是氧化矽膜、氮化矽膜、或氮氧化矽膜。之後，根據化學機械研磨法(CMP：Chemical Mechanical Polishing)、或者回蝕刻技術將虛設閘極的上部部分從層間絕緣層22暴露出來。再者，藉由使用層間絕緣層22作為蝕刻罩幕將虛設閘極選擇性移除。虛設閘極的蝕刻可為濕蝕刻或乾蝕刻。
接著，根據濕蝕刻將上述虛設膜14選擇性移除。在濕蝕刻中，使用包含水、氫氟酸化合物、以及陰離子化合物的蝕刻液。以下描述蝕刻液。圖2(處理(b))表示移除虛設膜14後的即時狀態。因此，得到在兩側壁21之間暴露通道摻雜層13的狀態。使用蝕 刻液，藉由蝕刻僅移除氧化矽的虛設膜14而不蝕刻矽層下方的外延層15及外延層16。藉此，防止在閘極末端的外延層15及外延層16中產生空孔。因此，即使將閘極絕緣膜形成在此位置上，仍然難以造成電場集中，從而改善了電晶體的可靠性。在圖2中，為了方便理解，藉由在圓圈中放大來表示外延層16的尖端。繪示空孔(凹陷)v產生的狀態。根據本發明，可較佳抑制或防止空孔v。
接著，雖然圖2未繪示，在經暴露的通道摻雜層13的表面上及側壁21的側壁上形成閘極絕緣膜，並形成閘極電極膜，以在兩側壁21之間對閘極電極膜進行植入。在那之後，移除在層間絕緣層22上的過剩的閘極電極膜及閘極絕緣膜。通常使用CMP技術於此移除。因此，穿過閘極絕緣膜在兩側壁21之間的通道摻雜層13上形成由閘極電極膜組成的閘極電極。
作為以上閘極膜，可使用高介電常數膜。高介電常數膜的實例包括二氧化鉿(HfO2)、二氧化鋁鉿(HfAlO2)、矽酸鉿(HfSiO)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、以及二氧化鋯(ZrO2)。將例如是ALD(原子層沈積；Atomic Layer Deposition)及CVD(化學氣相沈積)的通常方法使用於上述膜的膜形成。閘極膜的膜厚度較佳為1nm至3nm。再者，閘極絕緣膜可為氧化矽膜及氮氧化矽膜的層疊膜。
以上閘極電極的實例包括氮化鈦(TiN)、鈦(Ti)、鈦矽(TiSi)、鎳(Ni)、矽化鎳(NiSi)、鉿(Hf)、矽化鉿(HfSi)、鎢(W)、鉭(Ta)、矽化鉭(TaSi)、氮矽化鉭(TaSiN)、鈷(Co)、矽化鈷(CoSi)、釕(Ru)、以及銥(Ir)。通常藉由ALD法或PVD(物理氣相沈積； Physical Vapor Deposition)法來形成上述膜。
在那之後，形成層間絕緣膜，並接著進行引線(wire)形成步驟及其他元件形成步驟。
上述離子植入步驟中描述的劑量及植入能量為範例，且適當地根據所需要的電晶體特徵來決定這些量及能量。
在本發明中，作為含雜質矽層，至少存在有兩個膜層且引入此兩個膜層的雜質彼此不相同。含雜質矽層較佳配置在使得在蝕刻處理時含雜質矽層與蝕刻液接觸的位置上。更具體地說，所例舉的實施例中，含雜質矽層構成藉由蝕刻移除的氧化矽層的基底。當藉由上述實例說明雜質時，憑藉著通道摻雜層的導電型雜質(例如是p型)與外延層的導電型雜質(例如是n型)彼此不同的事實，更較佳地展現本發明的效果。在將不同類型(n型、p型)半導體層暴露於蝕刻這些膜層的環境的案例中，上述雙金屬腐蝕變得明顯。根據較佳符合此些條件的本發明較佳實施例，可抑制或防止膜層的損害，且特別是在經暴露的區域上本身出現惰性(noble)/基本(base)不均勻的條件下，損害將成為最基本損害。
應用於本發明的製造方法的含雜質半導體層的實例被安排在以下表中。在它們之中，較佳為nMOS形式，且1號為特別較佳。在本發明中，只要展現所需的效果，各膜層可包含雜質或附屬組件。舉例而言，氧化矽層可包含矽及氧以外的元素(例如是碳、氮、或相似物)。
表A
(蝕刻液)
接著，說明本發明的蝕刻液的較佳實施例。本發明的蝕刻液可相當足夠地被使用於在移除上述虛設膜14的步驟中已說明的濕蝕刻。較佳實施例的蝕刻液包含水、氫氟酸化合物、以及陰離子化合物。此能夠不過量地移除經配置作為氧化矽層的基底的經雜質摻雜的矽層而移除氧化矽。展現此種特別效果的原因並不清楚。然而，包括一些假設的說明如以下。
外延層15及外延層16是由含雜質矽層構成，且其被認為是在此矽層的表面上暴露的Si-H鍵。假設是蝕刻液中的陰離子化合物吸附至Si-H鍵以形成保護層，從而抑止矽層被蝕刻。另一方面，其被認為是在氧化矽的表面上亦存在氫鍵(Si-O-H)且陰離子化合物吸附至氫鍵。然而，假設是陰離子化合物選擇性或主要地吸附至Si-H，其導致達到所需的選擇性(selectivity)且同時維持好的蝕刻速率。
(陰離子化合物)
本發明的蝕刻液包含陰離子化合物。在本發明中，陰離子化合物(雖然其不受特別地限制)典型地是指在其分子中具有親水基及親油基的化合物，其中親水基的部分解離在水溶液中以成為陰離子或以具有陰離子性質。本文中，陰離子化合物可存在作為具有氫原子的酸，或可為衍生自酸的解離物的陰離子，或可為其鹽類。只要其具有陰離子性質，陰離子化合物可為非解離性(non-dissociative)的化合物，且因此酸酯及相似物被包括於其中。
陰離子化合物較佳具有至少一個碳原子。當使用陰離子表面活性劑時，其碳數較佳至少為3，更佳至少為5，且特別較佳至少為10。碳數的上限不受特別地限制。然而，實際上碳數為40或更少。藉由將設定碳數設定為下限或更大，較佳達成有效的蝕刻選擇性。
具有1至40個碳原子的陰離子化合物的實例包括具有1至40個碳原子的羧酸化合物、具有1至40個碳原子的磷酸化合物、以及具有1至40個碳原子的磺酸化合物。較佳為烷基磺酸、烷基苯磺酸、烷基萘磺酸、烷基二苯基醚磺酸(較佳為單磺酸或二磺酸)、脂肪酸胺基磺酸、聚氧乙烯烷基醚羧酸、聚氧乙烯烷基醚醋酸、聚氧乙烯烷基醚丙酸、烷基磷酸、脂肪酸及這些酸的鹽。其中，烷基苯磺酸、烷基萘磺酸、烷基二苯基醚單磺酸、烷基二苯基醚二磺酸或這些酸的鹽或其混合物為較佳。上述「鹽類」的實例包括銨鹽、鈉鹽、鉀鹽、以及四甲基銨鹽。
上述陰離子化合物較佳是由以下描述的式(1)至式(3)的任一者表示的化合物構成。烷基苯磺酸、烷基萘磺酸、烷基二苯 基醚單磺酸、烷基二苯醚二磺酸、或者這些酸的鹽類、或者其混合物更佳。烷基二苯基醚單磺酸、烷基二苯醚二磺酸、或者這些酸的鹽類或者其混合物特別較佳。請注意由式(1)至式(3)表示的化合物典型已知為表面活性劑。
在式(1)至式(3)中，R1至R3各自獨立表示烷基或烯基。Ar表示芳香族環。Ac表示-SO3M或-COOM。M表示氫原子或陽離子。n表示1至3的整數。m表示0至3的整數。h表示1至3的整數。j表示0或1；k表示0或1。J與k(j+k)的總和為1或2。
由式(2)表示的化合物較佳是由式(2-1)或式(2-2)表示的化合物。
在式(2-1)及式(2-2)中，R2、Ac、m及n的意義分別與式(2)中的彼等者相同。
‧R1至R3
R1至R3各自獨立表示烷基或烯基。
R1及R3各者較佳為具有1至20個碳原子的烷基、或者具有2至22個碳原子的烯基。當強調抑制發泡時，碳數更佳為1 至10，且特別較佳為1至6。各個R2較佳為具有0至20個碳原子的烷基、或者烯基具有0至22個碳原子的烯基。當強調抑制發泡時，碳數更佳為0至10，且特別較佳為0至6。請注意在此描述的碳數「0」是指R2的取代基數為0。
當強調發泡性以外的觀點時，R1至R3各者的碳數較佳為5至20，且更佳為8至20。請注意在強調發泡性的案例中(第二實施例)，相對於上述結構各者的合成量(compounding amount)的較佳範圍及碳數描述如下。
R1至R3各者可具有取代基，且取代基的實例包括具有1至3個碳原子的烷基、鹵素原子(氟原子、氯原子及相似物)、氰基、氨基、以及羥基。
‧Ar
Ar表示芳香族環。尤其是，具有6至24個碳原子的芳香族環較佳，且具有6至14個碳原子的芳香族環更佳。其實例包括苯環、萘環、蔥環、以及菲環。苯環或萘環更佳。芳香族環Ar可具有取代基。取代基的意義與R1至R3各者可具有的取代基相同。
‧Ac
Ac表示-SO3M或-COOM。M表示氫原子或陽離子。M的實例包括鹼金屬、銨、四甲基銨以及三乙醇胺。M較佳為鹼金屬以外的陽離子，且更佳為銨。本文中，當M稱為「陽離子」時，其意指M提供具有相對陰離子(counter anion)(SO3-、COO-)的鹽。 然而，鹽可在水中解離以成為離子對。
(第一實施例)
相對於根據本實施例的蝕刻液的整體量來說，陰離子化合物的含量較佳為85質量%或更低、更佳為75質量或更低、且特別較佳為65質量%或更低。在將其以少量添加的案例中，較佳為5質量%或更低的含量、更佳為1質量%或更低的含量、且仍更佳為0.6質量%或更低的含量。其下限較佳為0.00001質量%或更高、更佳為0.001質量%或更高、仍更佳為0.01質量%或更高、且仍更佳為0.1質量%或更高。在少量添加的以外的案例中，特別較佳為1質量%或更高的含量。藉由將含量設定為上限或更低，將更改善蝕刻速率及蝕刻選擇性兩者，且亦可較佳達成發泡抑制。從腐蝕抑止的觀點來看，較佳將含量設定為下限或更高。
在關於陰離子化合物含量的第二實施例中，較佳為如以下描述根據陰離子化合物的結構及碳數設定含量。請注意各ppm是以質量標準計。
當式(1)中的R1具有1至2個碳原子時，陰離子化合物的含量為較佳從40質量%至85質量%，更佳從50質量%至85質量%，且特別較佳從60質量%至85質量%。
當式(1)中的R1具有3至5個碳原子時， 陰離子化合物的含量為較佳從20質量%至85質量%，更佳從30質量%至85質量%，且特別較佳從40質量%至85質量%。
當式(1)中的R1具有6個或更多個碳原子時，陰離子化合物的含量為較佳從0.1ppm至1質量%，更佳從100ppm至1質量%，且特別較佳從1,000ppm至1質量%。
當式(2-1)中的R2總共具有0至2個碳原子時，陰離子化合物的含量為較佳從5質量%至70質量%，更佳從10質量%至70質量%，且特別較佳從20質量%至70質量%。
當式(2-1)中的R2總共具有3至4個碳原子時，陰離子化合物的含量為較佳從1質量%至60質量%，更佳從5質量%至60質量%，且特別較佳從10質量%至60質量%。
當式(2-1)中的R2總共具有5個或更多個碳原子時，陰離子化合物的含量為較佳從0.1ppm至1質量%，更佳從100ppm至1質量%，且 特別較佳從1,000ppm至1質量%。
當式(2-2)中的R2總共具有0至2個碳原子時，陰離子化合物的含量為較佳從0.5質量%至20質量%，更佳從1質量%至20質量%，且特別較佳從3質量%至20質量%。
當式(2-2)中的R2總共具有3個或更多個碳原子時，陰離子化合物的含量為較佳從0.1ppm至1質量%，更佳從100ppm至1質量%，且特別較佳從1,000ppm至1質量%。
在式(3)中，5質量%或更低的含量較佳，1質量%或更低的含量更佳，且0.6質量%或更低的含量仍更佳。其下限較佳為0.00001質量%或更高，更佳為0.001質量%或更高，仍更佳為0.01質量%或更高，且特別較佳為0.1質量%或更高。
在上述中，關於1質量%或更低的實施例，強調發泡抑制。在其他實施例中，從發泡之外的穩定性或氧化矽的可移除性的觀點來看，較佳如上所述設定含量。
從陰離子化合物可為更高濃度的觀點來說，在R1的碳數方面，在式(1)中，R的全部碳數(包含於其分子中的R1、R2及R3的全部碳數)較佳為從1至6，更佳為從1至4，且特別較佳為1或2。在式(2)中(包括式(2-1)及式(2-2))，R2的全部碳數較佳為從0至5，更佳為從0至4，且特別較佳為從0至2。R3的全部碳數較 佳為從1至30，更佳為從1至20，且特別較佳為從5至20。由於高濃度的化學液組份，較佳為即使當連續使用化學液時，它的活性仍是難以減少的。
可單獨使用這些陰離子化合物作為一種化合物，或藉由將兩種或更多類型的化合物混合使用。
在本發明中，陰離子化合物展現此效果的原因並不清楚。然而，其被認為是由於其親水性與疏水性之間的相互作用，陰離子化合物較佳吸附至含雜質矽層的表面，因此防止含雜質矽層與氫氟酸接觸，從而使上述矽層的腐蝕抑止成為可能的。此時，提出形成與更為「鹼性」的化合物的膜層表面有利吸附狀態的可能性，且其假設是藉由雙金屬腐蝕的抑制及防止而展現優秀的效果。
(水介質)
本發明的蝕刻液較佳為使用水作為介質的水溶液，且包含於其中的各組份均勻地被溶解。相對於蝕刻液的全部質量來說，水(水介質)的含量較佳從10至99.5質量%，且更佳從15至99質量%。因此，相較於具有高比例有機溶劑的組成物而言，組成物主要是由水(50質量%或更多)組成的案例中，組成物較佳為較不昂貴的且更適於環境的。水(水介質)可為包含有不劣化本發明效果的量而溶解於其中的組份的水介質，或者水(水介質)可包含不可避免之微量混合組份。尤其是，蒸餾水或交換水(exchanged water)或者已受到純化處理的水(例如是超純水)為較佳，且使用於製造半 導體的超純水為特別較佳。
(氫氟酸化合物)
氫氟酸化合物被定義為化合物，其是指在系統中產生氟離子(F-)的化合物，其實例包括氟酸(氫氟酸)及其鹽。具體來說，氟酸化合物的實例包括氟酸、鹼金屬氟化物(NaF、KF及相似物)、氫氟酸胺(氫氟酸單乙胺、三氫氟酸三乙胺及相似物)、氫氟酸砒啶、氟化銨、氟化四級烷基銨(氟化四甲基銨、氟化四正丁基銨及相似物)、H2SiF6、HBF4及HPF6。其中，氟酸、氫氟酸胺(氫氟酸單乙胺、三氫氟酸三乙胺及相似物)、氫氟酸砒啶、氟化銨氟化四級烷基銨(氟化四甲基銨、氟化四正丁基銨及相似物)、H2SiF6、HBF4及HPF6較佳，氟酸、氫氟酸胺、氟化銨氟化四級烷基銨(氟化四甲基銨)、H2SiF6、HBF4及HPF6更佳，氟酸特別較佳。
相對於根據本實施例之蝕刻液全部的質量而言，氫氟酸化合物較佳的併入量為至少0.01質量%，更佳的併入量為至少0.05質量%，且特別較佳的併入量為至少0.1質量%。其上限較佳為20質量%或更低，更佳為10質量%或更低，且特別較佳3質量%或更低。當此含量經控制為上述上限或更低時，可較佳抑制矽層的蝕刻。當此含量經控制為上述下限或更高時，可較佳以足夠的速度來蝕刻氧化矽層。
在本說明書中，當在化學藥品的名字的字根上置入詞彙「化合物(compound)」來稱呼化學藥品的名字時，或者當藉由特定的名字或化學式來表示化學藥品時，化合物的表示被使用於不 僅是意指化合物本身，亦是指其鹽或離子及相似物。再者，化合物的表示亦被使用於意指藉由預先定義至必需程度以得到所需效果的組態而改良的衍生物的併入。再者，在本說明書中，未有明確說明其中取代或非取代的取代基(包括聯結基)意指可具有任意取代基的取代基。
‧水溶性有機溶劑
在本發明使用的蝕刻液中，可更添加水溶性有機溶劑至其中。詞彙「水溶性有機溶劑」意指可與水以任意比例混合的有機溶劑。此對於改善晶圓的共平面均勻蝕刻性(in-plane uniform etching property)的能力是有效。
水溶性有機溶劑的實例包括：醇類化合物溶劑，例如是甲醇、乙醇、1-丙醇、2-丙醇、2-丁醇、乙二醇、丙二醇、甘油、1,6-己二醇、環己二醇、山梨醇(sorbitol)、木糖醇(xylitol)、2-甲基-2,4-戊二醇、1,3-丁二醇、以及1,4-丁二醇；醚類化合物溶劑，例如是烷基二醇烷基醚，包括乙二醇單甲醚、乙二醇單丁醚、二乙二醇、二丙二醇、丙二醇單甲醚、二乙二醇單甲醚、三乙二醇、聚(乙二醇)、二丙二醇單甲醚、三丙二醇單甲醚、以及二乙二醇單丁醚。
在這些溶劑中，較佳是具有2至15個碳原子的醇類化合物溶劑及具有2至15個碳原子的醚類化合物溶劑(包含羥基的醚類化合物溶劑較佳)。更佳是具有2至10個碳原子及至少2個羥基的醇類化合物溶劑、以及具有2至10個碳原子及至少2個羥基 的醚類化合物(包含羥基的醚類化合物溶劑較佳)。具有3至8個碳原子的烷基二醇烷基醚特別較佳。水溶性有機溶劑可單獨使用或適當地將兩種或更多種類組合使用。在本說明書中，原則上，在其分子中具有羥基(-OH)及醚基(-O-)的化合物應該被包括於醚類化合物的分類中(不稱作醇類化合物)。當特別提及具有羥基及醚基兩者的化合物，此化合物可較佳被稱作「含羥基的醚類化合物」。
水溶性有機溶劑可較佳為由以下式(O-1)表示的化合物。
R11-(-O-R13-)n-O-R12．．．(O-1)
R11及R12分別且各自為氫原子或具有1至5個碳原子的烷基。R13是碳數為1至4的直鏈或支鏈伸烷基。多個R13可分別為不同的。n為整數1至6。
特別是在這些化合物之中，丙二醇及二丙二醇較佳，更佳是二丙二醇。相對於蝕刻液全部的質量而言，其添加量較佳是從0.1至70質量%，且更佳是從10至50質量%。藉由將添加量設定為上述下限或更高，可有效實現改善上述蝕刻的均勻性。
(消泡劑)
可應用於上述蝕刻液的消泡劑(antifoamer；antifoaming agent)的實例包括上述水溶性有機溶劑及矽酮化合物。作為消泡劑的內容物，當消泡劑為水溶性有機溶劑(例如是烷基二醇醚)或矽酮化合物時，相對於本實施例的蝕刻液的全部質量而言，較佳是以從0.00001至3質量%的範圍併入，更佳是從0.0001至1質量%，且仍更佳是從0.001至0.1質量%。當消泡劑是水溶性有機溶劑 時，相對於本實施例的蝕刻液的全部質量而言，消泡劑較佳是以從10至90質量%的範圍併入，更佳是從20至85質量%，且仍更佳是從30至80質量%。藉由以此量將消泡劑併入，將防止由蝕刻時產生的泡泡所導致的蝕刻抑止，且因此較佳增強導電型含雜質矽層的蝕刻抗性。
{pH}
根據本發明的蝕刻液的pH(雖然其不受特別地限制)較佳是5或更低，更佳4.5或更低，且特別較佳是4或更低。其下限不受特別地限制，但實際上pH為1或更高。藉由將蝕刻液的pH設定於此範圍，可較佳達成好的氧化矽層的蝕刻速率與含雜質層的保護效果之間的好的平衡。
上述蝕刻液中的各組份的濃度適合於蝕刻處理時的使用，但在保存、分配等的時候，可將蝕刻液維持為儲備原液(stock solution)，儲備原液為濃縮的蝕刻液。濃縮率(雖然其可被適當地決定)較佳是從2至20倍。作為經濃縮的儲備原液的濃度，氫氟酸化合物較佳是從0.1至50質量%且更佳是從1至30質量%。陰離子化合物較佳是從0.001至95質量%，且更佳是從0.01至85質量%。
{組合}
可將本發明的蝕刻液構成組合(kit)，其中將其原料分為多個部分。組合的實例包括一實施例，其中，作為第一液體，製備 將上述陰離子化合物包含於水介質中的液體組成物，且，作為第二液體，備製備將上述氫氟酸化合物包含於水介質中的液體組成物。作為其使用的實例，較佳是將兩種液體混合以製備蝕刻液的實施例，且在那之後，適時地將蝕刻液應用於上述蝕刻處理。此避免由於各組分的分解物而提高的液體性質劣化，從而可有效地展現所需的蝕刻功能。組合中的第一液體及第二液體的組成物及相似物與上述彼等者相同。
(容器)
只要與腐蝕抗性及相似性質無關，可藉由填充至任意容器來儲存、運輸及使用本發明的蝕刻液(無論其為組合與否)。再者，對半導體應用來說，較佳的是容器具有高的清潔性及低的來自容器的雜質洗滌性。可使用容器的實例包括由AICELLO CHEMICAL有限公司製造的“Clean Bottle”系列、以及由KODAMA PLASTICS有限公司製造的“Pure Bottle”。本發明並不受限於這些。
(工件材料)
將要處理的半導體基板產的結構、形狀、尺寸及相似性質中的任意者並不受特別地限制。然而，如上所述，在使用虛設閘極、虛設膜及側壁形成外延層及源極/汲極的絕緣閘極場效電晶體的製造過程中，較佳是決定結構、形狀、尺寸及相似性質，以特別是在移除虛設閘極後的虛設膜的蝕刻中得到高的效果。
本發明的製造方法以及蝕刻液的製造方法不僅能被應用於上述製造過程，且亦可不受特別限制地被使用於多種蝕刻。
(蝕刻方法)
本發明中使用的蝕刻設備不受特別地限制，但可使用單一晶圓型的蝕刻設備或批次型的蝕刻設備。單一晶圓型蝕刻是將晶圓一個接一個蝕刻的方法。單一晶圓型蝕刻的一實施例是藉由旋轉塗佈機(spin coater)使得蝕刻液蔓延到整個晶圓表面的方法。
藉由選擇將要蝕刻的基板，蝕刻液的液體溫度、蝕刻液的排出速率及旋轉塗佈機的晶圓旋轉速率經使用以選擇適當的值。
在本實施例中，雖然蝕刻條件不受特別地限制，較佳是單一晶圓型蝕刻。在單一晶圓型蝕刻中，以預定方向來運輸或旋轉半導體基板，並在他們之間的空間將蝕刻液排出(噴塗、降下、滴落)以將蝕刻液置於半導體基板上。根據需求，可使用旋轉塗佈機噴塗蝕刻液同時旋轉半導體基板。另一方面，在批次型蝕刻中，將半導體基板浸泡於由蝕刻液組成的液浴中，從而使得半導體基板在液浴中與蝕刻液接觸。較佳是視元件的結構、材料等來適當地使用這些蝕刻類型。
以下描述蝕刻的環境溫度。在單一晶圓型的案例中，將蝕刻的噴塗間隔的溫度設定至較佳從15至40℃的範圍，且更佳是從20至30℃的範圍。另一方面，較佳將蝕刻液的溫度是設定為從15至40℃，且更佳是從20至30℃。因為藉由溫度可確保關 於氧化矽層的足夠的蝕刻速度，較佳將溫度設定至上述下限或更高。因為藉由溫度可確保蝕刻的選擇性，較佳將溫度設定至上述上限或更低。蝕刻液的供應速率不受特別地限制，但可較佳經設定為從0.3至3L/min，且更佳是從0.5至2L/min。因為藉由供應速率可確保平面內的蝕刻均勻性，較佳將供應速率設定為上述下限或更高。因為藉由供應速率可確保連續處理時的穩定選擇性，較佳將供應速率設定為上述上限或更低。即使速率可視半導體基板的尺寸或相似性質來決定，從以上相同的觀點來看，當旋轉半導體基板時，較佳以100至1,000rpm的速率旋轉半導體基板。
(化學液供應系統及溫度調節)
在本發明中，雖然經溫度調節的化學液供應管路系統並不受特別地限制，以下描述其較佳實例。在此使用的詞彙「溫度調節」是指將化學液維持在預定的溫度。通常來說，藉由加熱將化學液維持在預定的溫度。
化學液供應線的實例
(1)(a)化學儲存槽→(b)溫度調節槽→(c)線上溫度調節(Inline temperature regulation)→(d)噴射至晶圓→回到(a)或(b)。
(2)(a)化學液槽→(b)溫度調節槽→(d)噴射至晶圓→回到(a)或(b)。
(3)(a)化學液槽→(c)線上溫度調節→(d)噴射至晶圓→回到(a)。
(4)(a)化學液槽→(b)溫度調節槽→(e)蝕刻浴(循環溫度調節)。
(5)(a)化學液槽→(e)蝕刻浴(循環溫度調節)。
(6)(b)溫度調節槽→(d)噴射至晶圓→回到(b)。
(7)(b)溫度調節槽→(c)線上溫度調節→(d)噴射至晶圓→回到(b)。
(8)(b)溫度調節槽→(e)蝕刻浴(循環溫度調節)。使用以上方法。
藉由循環可重新使用本發明的方法中已經使用過的化學液。較佳的方法不是「自由流動(free-flowing)」(不重新使用)，而是藉由循環重新使用。在加熱後連續循環1個小時或更久是可能的，其使得進行重複蝕刻是可能的。雖然循環重新加熱不具有特別的上限時間，但因為蝕刻速率隨著時間而劣化，較佳是在一個星期內替換。更佳是在3天內替換。特別較佳是一天一次替換新鮮液。在上述管路系統的蝕刻中，可藉由與管路配置或晶圓的關係來適當地決定經溫度調節的溫度的量測位置。典型來說，藉由調整槽溫度來調節量測位置。在為了效能而需要更嚴格的條件的案例中，無論量測或調節都是可行的，可藉由晶圓表面溫度來定義經溫度調節的溫度。在此案例中，使用輻射溫度計(radiation thermomemter)進行溫度量測。
本發明的較佳實施例的底層為具有p型雜質層及n型雜質的矽層，或具有p型雜質層及n型雜質且其中更併入鍺或碳的矽層。本文使用的矽層典型是指一單一晶粒的單晶矽層或多晶矽 層。單晶矽層是指整個結晶中的原子排列方向性是對準的矽結晶。然而，事實上，當以原子等級觀察時，可發現多個缺陷存在。再者，p型雜質層是指在上述矽層中摻雜p型雜質(例如是B+、BF2+及相似物)的膜層。另一方面，n型雜質層是指在上述矽層中摻雜n型雜質(例如是P+、As+、Sb+及相似物)。
本實施例中待蝕刻的膜層是指包含矽及氧作為構成元素的膜層。具體地說，待蝕刻的膜層是由二氧化矽(SiO2)、Si具有懸浮鍵(dangling-bond)的二氧化矽衍生物、Si的懸浮鍵與氫結合的二氧化矽衍生物、或相似物組成的。再者，可將其他元素併入於其中，例如可將鍺或碳併入於其中。
另一方面，即使在具有將不同導電型雜質的矽層配置為基底的案例中，根據本發明的較佳實施例的用於氧化矽的蝕刻液使得移除氧化矽或含鍺或含碳氧化矽的待蝕刻的膜層是可能(藉由不造成伽凡尼腐蝕將其蝕刻)。
在本說明書中，詞彙「半導體基板」並不僅是使用於意指矽基板(晶圓)，亦使用於包括在其上提供有電路結構的整個基板結構的更廣泛意義。半導體基板構件是指構成以上定義的半導體基板的構件，且半導體基板構件可由單一材料或多個材料組成。為了與處理前的半導體基板區分，經處理的半導體基板可被稱為半導體基板產品。若必要時，為了進一步的判別，在半導體基板產品處理後藉由單片化(singulation)拾起的晶片、以及晶片經處理產品被稱為半導體元件或半導體裝置。亦即，廣義而言，半導體元件(半導體裝置)屬於半導體基板產品。半導體基板的方向不受特 別地限制。然而，為了描述方便，在本說明書中，將側壁21的那側指定為上側(upside)(頂側；upper side)，同時將基板11的那側指定為下側(lower side)(底側；bottom side)。將半導體基板的結構或其構件簡化繪示在附加圖式中。因此，根據需要，他們應該被理解為適當的形式。
實例
基於以下所給的實例將更詳細的描述本發明，但不意指這些將限制本發明。
(實例1與比較例1)
製備以下表1所示的測試號的各者之具有組份及組成物(質量%)的蝕刻液。
<電化學量測：電位差>
第一基板：在劑量為3×1014原子/平方公分且植入能量為210keV的條件下，藉由離子植入對由單晶<100>矽基板組成的裸晶圓(bare wafer)進行硼摻雜。
第二基板：在劑量為3×1014原子/平方公分且植入能量為210keV的條件下，藉由離子植入對由單晶<100>矽基板組成的裸晶圓進行硼摻雜。接著，在劑量為5×1015原子/平方公分且植入能量為210keV的條件下，再對其進行砷摻雜。
作為評估測試，使用恆電位儀(potentiostat)(VersaSTAT 3(商標名)，由普林斯頓應用研究(Princeton Applied Research)製造) 進行各基板的電位量測，以得到第一基板與第二基板之間的電位差。將量測溫度設定為25℃。作為量測用的電解液，使用表1所示的蝕刻液。恆電位儀的相對電極(counter electrode)是鉑，且標準電極是銀/氯化銀電極。
<蝕刻測試>
製備上述圖1(處理a)所示及由以上實施例中描述的製造方法所製造的圖案。
使用單晶<100>矽基板作為基板，在劑量為3×1014原子/平方公分且植入能量為210KeV的條件下進行硼至基板中的離子植入，以形成通道摻雜層。再者，為了形成外延層，在劑量為1.0×1015原子/平方公分且植入能量為3KeV的條件下進行砷的離子植入。
將氮化矽膜使用於側壁，並將SiO2膜使用於虛設膜。
使用單一晶圓設備(POLOS(商標名)，由SPS-歐洲B.V.(SPS-Europe B.V.)製造)，在以下的條件下，蝕刻具有上述虛設膜及側壁形成於其上的基板。
(蝕刻條件)
‧化學液的溫度：25℃
‧排出速率：2L/min.
‧晶圓旋轉數：500rpm
蝕刻後，以水沖洗並接著進行乾燥。
(溫度T(晶圓)量測方法)
如以下量測上述化學液溫度。將崛場(HORIBA)有限公司製造的輻射溫度計IT-550F固定在離單一晶圓設備中的晶圓30cm的高度。以同時流動化學液的方式量測溫度，因此在離晶圓中心的外側2cm的距離上溫度計指向晶圓表面。從輻射溫度針數位輸出溫度並使用個人電腦紀錄溫度。對於量測的時間，因為蝕刻處理的初始溫度是朝向上升，且之後溫度變得較低，因此作為足夠穩定時間的處理時間的最後10秒的溫度平均值定義為晶圓上溫度。
<評估方法>
對通道摻雜層上的SiO2膜的移除性及外延層的空孔存在或不存在方面進行評估。在任一評估中，使用TEM視覺上進行外延層的剖面觀察。使用外延層在處理前後的面積比例來評估移除率。
(SiO2膜的移除性)
藉由以下分類移除率的方法進行SiO2膜的移除性的評估。
A：移除率100%
B：移除率從80%至小於100%
C：移除率從50%至小於80%
D：移除率小於50%
(空孔的存在或不存在)
藉由判定在外延層中是否有產生空孔來進行空孔的評估，且將有空孔產生的案例表示為「存在」，而將沒有空孔產生的案例表示為「不存在」。
(pH的量測)
表中所示的pH是藉由在室溫下(25℃)使用HORIBA製造的F-51(商標名)量測蝕刻液而得到的值。
在測試號201及202中，在150℃的熱處理5分鐘後，測試基板已被使用。
如從上述結果中可見，根據本發明的製造方法及蝕刻液各者，對於由具有p型雜質層(硼)及n型雜質層(砷)的矽層組成的底層，沒有針對底層過度蝕刻而達成由SiO2層組成的待蝕刻的膜層的選擇性蝕刻。在此觀點下，可以看出在具有藉由移除虛設閘 極及虛設膜形成閘極絕緣膜及閘極電極的步驟的MIS電晶體的製造過程中，本發明的方法的應用特別是對於移除虛設膜的步驟是極為有效的且展現優秀的效果。
再者，儘管基板的條件有差異，仍可達成好的效能。在此觀點下，可以看出本發明使得具有小的基板依賴性的高效率及通用處理成為可能。
(實例2及比較例2)
除了製備在矽層中併入碳或鍺作為其底層的半導體基板以外，以實例1相同的方式進行各項的評估。因此，其證實本發明的製造方法及蝕刻液各自展現相等於實例1的優秀的效果。
(實例3及比較例3)
將具有以下描述的組份及組成物(質量%)的消泡劑添加至上述包含水、氫氟酸化合物及陰離子化合物的蝕刻液以製備蝕刻液(測試液)。作為以下添加量，標示出併入最終化學液的組份的濃度。
<消泡劑>
D1：Surfynol 440；添加量：0.01質量%(由Air Products製造，乙炔醇(acetylene alcohol))
D2：Surfynol DF110D；添加量：0.01質量%由氣體產品(Air Products)製造，乙炔醇)
D3：乙二醇；添加量：50質量%
D4：乙二醇單甲基醚；添加量：50質量%
D5：乙二醇單甲基醚；添加量：50質量%
D6：丙二醇單甲基醚；添加量：50質量%
<消泡性的測試>
藉由在具塞試管(stoppered test tube)中置放5mL的測試液來進行消泡性的測試(具塞試管的內徑大約為15mm且長度大約為200mm)，並接著將其大力搖動混合3分鐘，並接著量測產生的泡泡到幾乎消失所經過的時間。
在消泡性測試的結果中，關於消泡劑D1至D6中的任一者用於在表1所示的101至104化學液中的所有實施例，泡泡在5秒內消失。另一方面，證實在包含水、氫氟酸化合物及陰離子化合物但不包含消泡劑的蝕刻液中，發泡將連續5秒或更久。關於101至104化學液的任一者，得到相同結果。
再者，在包含溶劑的化學液中，已經達成抑制各膜的腐蝕電流。量測條件相同於上述電化學量測的彼等者。關於101至104化學液，得到相同結果。
(實例4)
除了將化學液改變為如以下表2所示以外，以實例1的相同方式進行蝕刻測試。測試號101A至104A及108A各者分別是指使用具有與表1所示的101至104及108各者相同配方的化學液。
將以下消泡性的測試加入至本實例4。其他測試與實例1相同。
<消泡性測試>
藉由在具塞試管中置放5mL的測試液來進行消泡性測試(具塞試管的內徑大約為15mm且長度大約為200mm)，接著將其大力搖動混合3分鐘，並接著量測產生的泡泡到幾乎消失所經過的時間。使用馬錶來量測時間。
A：少於30秒
B：從30秒至少於2分鐘
C：2分鐘或更久
*：在式(1)至式(3)中的R1至R3的全部碳數
從以上結果，可以看出，藉由適當地調整陰離子化合物的結構及內容物兩者，將達成高的消泡性同時維持好的蝕刻性。再者，藉由抑制化學液的發泡性，可防止設備的操作故障(operational glitch)。
在週期性使用40L的化學液的案例中，406號化學液(陰離子化合物濃度：22質量%)的性能在1,000片的12吋晶圓處理後仍與之前相同。相反地，關於108號化學液(陰離子化合物濃度：0.3質量%)，觀察到少量的電位差增加(0.05V→0.10V)。從此結果，可以看見，相較於108號化學液而言，406號化學液具有較長的使用壽命。
已經隨著本實施例描述我們的發明，我們的用意是除非特別說明，發明將不受描述的任何細節限制，但應將發明視為附加的申請專利範圍中記載之廣意的精神及範疇。
此申請案主張2012年12月26號在日本申請的專利申請案第2012-283429號、以及2012年8月10號在日本申請的專利申請案第2012-179042號的優先權，上述專利申請案以全文參考的方式併入本文中。

Claims (23)

  1. 一種半導體基板產品的製造方法，包括步驟：提供半導體基板，所述半導體基板具有兩個或更多個含雜質矽層及氧化矽層，所述含雜質矽層各自包含彼此不同的雜質，其中所述含雜質矽層中的至少兩者為n型半導體層及p型半導體層；在所述半導體基板上塗覆蝕刻液，所述蝕刻液包括10質量%至99.5質量%的水、0.01質量%至20質量%的氫氟酸化合物、以及0.00001質量%至85質量%的陰離子化合物，其中所述氫氟酸化合物為在系統中產生氟離子的化合物，所述陰離子化合物為烷基苯磺酸、烷基萘磺酸、烷基二苯醚二磺酸、或其鹽；以及以所述蝕刻液對所述氧化矽層進行相對於所述含雜質矽層的選擇性蝕刻。
  2. 一種半導體基板產品的製造方法，包括步驟：提供半導體基板，所述半導體基板具有兩個或更多個含雜質矽層及氧化矽層，所述含雜質矽層各自包含彼此不同的雜質，其中所述含雜質矽層中的至少兩者為n型半導體層及p型半導體層；在所述半導體基板上塗覆蝕刻液，所述蝕刻液包括50質量%或更多的水、氫氟酸化合物、以及陰離子化合物，其中所述陰離子化合物為烷基苯磺酸、烷基萘磺酸、烷基二苯醚二磺酸、或其鹽；以及以所述蝕刻液對所述氧化矽層進行相對於所述含雜質矽層的選擇性蝕刻。
  3. 一種半導體基板產品的製造方法，包括步驟：提供半導體基板，所述半導體基板具有兩個或更多個含雜質矽層及氧化矽層，所述含雜質矽層各自包含彼此不同的雜質，其中所述含雜質矽層中的至少兩者為n型半導體層及p型半導體層；在所述半導體基板上塗覆蝕刻液，所述蝕刻液包括15質量%至99.5質量%的水、氫氟酸化合物、以及陰離子化合物，其中所述陰離子化合物為烷基苯磺酸、烷基萘磺酸、烷基二苯醚二磺酸、或其鹽；以及以所述蝕刻液對所述氧化矽層進行相對於所述含雜質矽層的選擇性蝕刻。
  4. 如申請專利範圍第2項或第3項所述的半導體基板產品的製造方法，其中所述蝕刻液中的所述陰離子化合物的濃度為0.00001質量%至85質量%。
  5. 一種半導體基板產品的製造方法，包括步驟：提供半導體基板，所述半導體基板具有兩個或更多個含雜質矽層及氧化矽層，所述含雜質矽層各自包含彼此不同的雜質，其中所述含雜質矽層中的至少兩者為n型半導體層及p型半導體層；在所述半導體基板上塗覆蝕刻液，所述蝕刻液包括10質量%至99.5質量%的水、0.01質量%至20質量%的氫氟酸化合物、以及0.00001質量%至85質量%的陰離子化合物，其中所述氫氟酸化合物為在系統中產生氟離子的化合物，所述陰離子化合物為具有1至40個碳原子的陰離子化合物；以及 以所述蝕刻液對所述氧化矽層進行相對於所述含雜質矽層的選擇性蝕刻。
  6. 如申請專利範圍第1項至第3項以及第5項中任一項所述的半導體基板產品的製造方法，其中所述蝕刻液中的所述氫氟酸化合物的濃度為0.01質量%至10質量%。
  7. 如申請專利範圍第1項至第3項以及第5項中任一項所述的半導體基板產品的製造方法，其中所述陰離子化合物為由式(1)至式(3)的任一者表示的化合物： 其中R1至R3各自獨立表示烷基或烯基；Ar表示芳香族環；Ac表示-SO3M或-COOM；M表示氫原子或陽離子；n表示1至3的整數；m表示0至3的整數；h表示1至3的整數；j表示0或1；k表示0或1；且j與k的總和為1或2。
  8. 如申請專利範圍第7項所述的半導體基板產品的製造方法，其中由式(2)表示的所述陰離子化合物為式(2-1)或(2-2)表示的化合物： 其中R2、Ac、m、以及n的意義分別與式(2)中的彼等者相同。
  9. 如申請專利範圍第8項所述的半導體基板產品的製造方 法，其中所述陰離子化合物的含量經調整為以下範圍：從40質量%至85質量%，當式(1)中的R1具有1至2個碳原子時；從20質量%至85質量%，當式(1)中的R1具有3至5個碳原子時；從質量標準的0.1ppm至1質量%，當式(1)中的R1具有6個或更多個碳原子時；從5質量%至70質量%，當式(2-1)中的R2總共具有0至2個碳原子時；從1質量%至60質量%，當式(2-1)中的R2總共具有3至4個碳原子時；從質量標準的0.1ppm至1質量%，當式(2-1)中的R2總共具有5個或更多個碳原子時；從0.5質量%至20質量%，當式(2-2)中的R2總共具有0至2個碳原子時；以及從質量標準的0.1ppm至1質量%，當式(2-2)中的R2總共具有3個或更多個碳原子時。
  10. 如申請專利範圍第1項至第3項以及第5項中任一項所述的半導體基板產品的製造方法，其中所述含雜質矽層構成所述氧化矽層的基底。
  11. 如申請專利範圍第1項至第3項以及第5項中任一項所 述的半導體基板產品的製造方法，其中所述含雜質矽層配置在使得在蝕刻處理時所述含雜質矽層與所述蝕刻液接觸的位置上。
  12. 如申請專利範圍第1項至第3項以及第5項中任一項所述的半導體基板產品的製造方法，所述含雜質矽層至少包括硼作為雜質。
  13. 如申請專利範圍第1項至第3項以及第5項中任一項所述的半導體基板產品的製造方法，其中所述含雜質矽層至少包括磷或砷作為雜質。
  14. 一種蝕刻液的用途，其係用於選擇性蝕刻氧化矽層，所述蝕刻液包括：水；氫氟酸化合物；以及陰離子化合物，所述陰離子化合物為烷基苯磺酸、烷基萘磺酸、烷基二苯醚二磺酸、或其鹽，所述蝕刻液是用於塗覆在基板上，所述基板具有兩個或更多個含雜質矽層及所述氧化矽層，所述含雜質矽層各自包含彼此不同的雜質，其中所述含雜質矽層中的至少兩者為n型半導體層及p型半導體層。
  15. 如申請專利範圍第14項所述的蝕刻液，其中所述陰離子化合物的濃度為0.00001質量%至85質量%。
  16. 一種蝕刻液的用途，其係用於選擇性蝕刻氧化矽層，所 述蝕刻液包括：10質量%至99.5質量%的水；0.01質量%至20質量%的氫氟酸化合物，所述氫氟酸化合物為在系統中產生氟離子的化合物；以及0.00001質量%至85質量%的陰離子化合物，所述陰離子化合物為具有1至40個碳原子的陰離子化合物，所述蝕刻液是用於塗覆在基板上，所述基板具有兩個或更多個含雜質矽層及所述氧化矽層，所述含雜質矽層各自包含彼此不同的雜質，其中所述含雜質矽層中的至少兩者為n型半導體層及p型半導體層。
  17. 如申請專利範圍第14項或第16項所述的蝕刻液，其中所述氫氟酸化合物的濃度為0.01質量%至10質量%。
  18. 如申請專利範圍第14項或第16項所述的蝕刻液，其中所述陰離子化合物是由式(1)至式(3)的任一者表示的化合物： 其中R1至R3各自獨立表示烷基或烯基；Ar表示芳香族環；Ac表示-SO3M或-COOM；M表示氫原子或陽離子；n表示1至3的整數；m表示0至3的整數；h表示1至3的整數；j表示0或1；k表示0或1；且j與k的總和為1或2。
  19. 如申請專利範圍第18項所述的蝕刻液，其中由式(2)表示的所述陰離子化合物為式(2-1)或(2-2)表示的化合物： 其中R2、Ac、m、以及n的意義分別與式(2)中的彼等者相同。
  20. 如申請專利範圍第19項所述的蝕刻液，其中所述陰離子化合物的含量經調整為以下範圍：從40質量%至85質量%，當式(1)中的R1具有1至2個碳原子時；從20質量%至85質量%，當式(1)中的R1具有3至5個碳原子時；從質量標準的0.1ppm至1質量%，當式(1)中的R1具有6個或更多個碳原子時；從5質量%至70質量%，當式(2-1)中的R2總共具有0至2個碳原子時；從1質量%至60質量%，當式(2-1)中的R2總共具有3至4個碳原子時；從質量標準的0.1ppm至1質量%，當式(2-1)中的R2總共具有5個或更多個碳原子時；從0.5質量%至20質量%，當式(2-2)中的R2總共具有0至2個碳原子時；以及從質量標準的0.1ppm至1質量%，當式(2-2)中的R2總共具有3個或更多個碳原子時。
  21. 一種半導體基板產品的製造方法，包括步驟：製備具有p型雜質層、n型雜質層以及氧化矽層的矽基板，各膜層的狀態為能夠暴露在所述矽基板的表面上，所述p型雜質層及所述n型雜質層各自為矽的經雜質摻雜層；製備包括水、氫氟酸化合物、以及陰離子化合物的蝕刻液，其中所述陰離子化合物為烷基苯磺酸、烷基萘磺酸、烷基二苯醚二磺酸、或其鹽；以及將所述蝕刻液塗覆在所述矽基板上，從而以所述蝕刻液對所述氧化矽層進行相對於所述含雜質矽層的選擇性蝕刻。
  22. 一種半導體基板產品的製造方法，包括步驟：製備具有p型雜質層、n型雜質層以及氧化矽層的矽基板，各膜層的狀態為能夠暴露在所述矽基板的表面上，所述p型雜質層及所述n型雜質層各自為矽的經雜質摻雜層；製備包括10質量%至99.5質量%的水、0.01質量%至20質量%的氫氟酸化合物、以及0.00001質量%至85質量%的陰離子化合物的蝕刻液，其中所述氫氟酸化合物為在系統中產生氟離子的化合物，所述陰離子化合物為具有1至40個碳原子的陰離子化合物；以及將所述蝕刻液塗覆在所述矽基板上，從而以所述蝕刻液對所述氧化矽層進行相對於所述含雜質矽層的選擇性蝕刻。
  23. 一種半導體元件的製造方法，包括步驟：經由申請專利範圍第1項至第13項、第21項及第22項的任 一者所述的處理來製造半導體基板產品；以及使用相同的方法製造所述半導體元件。
TW102127194A 2012-08-10 2013-07-30 半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法 TWI625382B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012179042 2012-08-10
JP2012-179042 2012-08-10
JP2012283429A JP2014057039A (ja) 2012-08-10 2012-12-26 半導体基板製品の製造方法及びエッチング液
JP2012-283429 2012-12-26

Publications (2)

Publication Number Publication Date
TW201412948A TW201412948A (zh) 2014-04-01
TWI625382B true TWI625382B (zh) 2018-06-01

Family

ID=50067968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127194A TWI625382B (zh) 2012-08-10 2013-07-30 半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法

Country Status (4)

Country Link
EP (1) EP2883241A4 (zh)
JP (1) JP2014057039A (zh)
TW (1) TWI625382B (zh)
WO (1) WO2014024737A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558850B (zh) * 2014-03-29 2016-11-21 精密聚合物股份有限公司 電子零件用處理液及電子零件之製造方法
KR20190036547A (ko) * 2016-09-29 2019-04-04 후지필름 가부시키가이샤 처리액, 및 적층체의 처리 방법
KR102160019B1 (ko) * 2016-09-29 2020-09-28 후지필름 가부시키가이샤 처리액 및 적층체의 처리 방법
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
JP2021048369A (ja) * 2019-09-20 2021-03-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置および基板処理液
KR102548824B1 (ko) * 2020-04-07 2023-06-27 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
WO2023153203A1 (ja) * 2022-02-08 2023-08-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969578A (ja) * 1995-08-31 1997-03-11 Sharp Corp 半導体装置の製造方法
JP2006278983A (ja) * 2005-03-30 2006-10-12 Daikin Ind Ltd 高誘電率材料膜除去用エッチング液
TW200839008A (en) * 2006-11-07 2008-10-01 Advanced Tech Materials Formulations for cleaning memory devices structures
WO2012087987A2 (en) * 2010-12-23 2012-06-28 Intel Corporation Multi-gate transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2529865C2 (de) * 1975-07-04 1983-10-06 Ibm Deutschland Gmbh, 7000 Stuttgart Wäßrige Ätzlösung zum selektiven Ätzen von Siliciumdioxidschichten auf Halbleiterkörpern
JPS6046913A (ja) * 1983-08-24 1985-03-14 Matsushita Electric Ind Co Ltd 二酸化硅素薄膜の微細加工法
JPS63283028A (ja) * 1986-09-29 1988-11-18 Hashimoto Kasei Kogyo Kk 微細加工表面処理剤
JPH08195369A (ja) * 1995-01-13 1996-07-30 Daikin Ind Ltd 基板の洗浄方法
KR100646296B1 (ko) * 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
KR20080027244A (ko) * 2005-05-13 2008-03-26 사켐,인코포레이티드 산화물의 선택적 습식 에칭
KR20110063845A (ko) * 2008-10-02 2011-06-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 실리콘 기판의 금속 로딩 및 표면 패시베이션을 향상시키기 위한 계면활성제/소포제 혼합물의 용도
US8859411B2 (en) * 2010-08-20 2014-10-14 Mitsubishi Gas Chemical Company, Inc. Method for producing transistor
US8465662B2 (en) * 2010-09-21 2013-06-18 Techno Semichem Co., Ltd. Composition for wet etching of silicon dioxide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969578A (ja) * 1995-08-31 1997-03-11 Sharp Corp 半導体装置の製造方法
JP2006278983A (ja) * 2005-03-30 2006-10-12 Daikin Ind Ltd 高誘電率材料膜除去用エッチング液
TW200839008A (en) * 2006-11-07 2008-10-01 Advanced Tech Materials Formulations for cleaning memory devices structures
WO2012087987A2 (en) * 2010-12-23 2012-06-28 Intel Corporation Multi-gate transistors

Also Published As

Publication number Publication date
TW201412948A (zh) 2014-04-01
WO2014024737A1 (en) 2014-02-13
EP2883241A1 (en) 2015-06-17
JP2014057039A (ja) 2014-03-27
EP2883241A4 (en) 2016-03-23

Similar Documents

Publication Publication Date Title
TWI625382B (zh) 半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法
EP3447791B1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
TWI417378B (zh) 用於半導體基板的多劑型清潔套組、使用其的清潔方法以及半導體元件的製造方法
US8227307B2 (en) Method for removing threshold voltage adjusting layer with external acid diffusion process
EP2807289B1 (en) Etching composition
TWI654340B (zh) Ｎｉ：ＮｉＧｅ：Ｇｅ選擇性蝕刻配方及其使用方法
US7790624B2 (en) Methods for removing a metal-comprising material from a semiconductor substrate
TWI721311B (zh) 於製造一半導體裝置時用於相對氮化鈦選擇性移除氮化鉭的蝕刻組合物
TW201523170A (zh) 改質抗蝕劑的剝離液、使用其的改質抗蝕劑的剝離方法及半導體基板製品的製造方法
EP2437284B1 (en) Cleaning agent for semiconductor substrate, and method for producing semiconductor element
US8940644B2 (en) Method of producing a semiconductor substrate product and etching liquid
US9484204B2 (en) Transistor and method for forming the same
US20150179471A1 (en) Method of producing a semiconductor substrate product and etching liquid
WO2012035888A1 (ja) シリコンエッチング液及びそれを用いたトランジスタの製造方法
US8916479B1 (en) Selective etching of titanium nitride
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
TW201631122A (zh) 蝕刻液、蝕刻方法及半導體基板製品的製造方法
JP2010067982A (ja) エッチング液