KR102276021B1 - 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법 - Google Patents
높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법 Download PDFInfo
- Publication number
- KR102276021B1 KR102276021B1 KR1020190097931A KR20190097931A KR102276021B1 KR 102276021 B1 KR102276021 B1 KR 102276021B1 KR 1020190097931 A KR1020190097931 A KR 1020190097931A KR 20190097931 A KR20190097931 A KR 20190097931A KR 102276021 B1 KR102276021 B1 KR 102276021B1
- Authority
- KR
- South Korea
- Prior art keywords
- strontium titanate
- aluminum
- manufacturing
- target
- power
- Prior art date
Links
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 title claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 51
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000004544 sputter deposition Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910002367 SrTiO Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 description 19
- 238000009826 distribution Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 3
- -1 Al 2 O 3 Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1067—Oxide
- H01L2924/10679—Strontium titanate [SrTiO3]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
스트론튬 티타네이트 기반 유전막의 제조방법이 개시된다. 스트론튬 티타네이트 기반 유전막을 제조하기 위해, 알루미늄(Al) 타겟 및 스트론튬 티타네이트(SrTiO3) 타겟을 이용한 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로 기판 상에 알루미늄(Al) 도핑 스트론튬 티타네이트(SrTiO3, STO) 박막을 형성한 후 상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 열처리할 수 있다.
Description
본 발명은 물리적 기상 증착 공정을 이용하여 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막을 제조하는 방법 및 이를 구비하는 커패시터의 제조방법에 관한 것이다.
반도체 제조기술에서 소자가 고집적화 되면서 단위 메모리 셀의 면적은 감소하고 이로 인해 충분한 셀 커패시턴스 확보에 어려움을 겪고 있다. 반도체 디램은 일반적으로 1-트랜지스터, 1-커패시터 구조로 구성되어 있으며, 커패시터의 경우 상하부 전극과 그 사이에 유전막으로 구성된다.
커패시터의 커패시턴스 값은 유전상수, 유전막의 두께 그리고 커패시터의 유효면적에 의해 영향을 받는다. 높은 커패시턴스 확보를 위해서는 유전막의 두께를 감소시켜야 하나, 유전막의 두께가 감소되는 경우 누설 전류가 증가되고, 불순물이 투과되는 등의 신뢰성 문제를 야기한다.
이러한 문제점을 해결하기 위해 높은 유전상수를 갖는 유전막이 필연적으로 요구된다. 높은 유전상수를 갖는 유전막 재료의 후보군으로는 Al2O3, Y2O3, ZrO2, HfO2, TiO2, Ta2O5) 등과 같은 이성분계 금속산화물, SrTiO3, BaTiO3, (Ba,Sr)TiO3 등과 같은 삼성분계 이상의 페로브스카이트 금속산화물이 주로 연구되고 있다.
그러나 현재 상용화 단계에서 여전히 높은 누설 전류가 발생하는 문제점이 있다.
본 발명의 목적은 알루미늄의 도핑 분포가 균일하면서 도핑 농도를 조절할 수 있는 스트론튬 티타네이트 기반 유전막의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법을 제공하는 것이다.
본 발명의 실시예에 따른 스트론튬 티타네이트 기반 유전막의 제조방법은 알루미늄(Al) 타겟 및 스트론튬 티타네이트(SrTiO3) 타겟을 이용한 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로 기판 상에 알루미늄(Al) 도핑 스트론튬 티타네이트(SrTiO3, STO) 박막을 형성하는 제1 단계; 및 상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 열처리하는 제2 단계를 포함한다.
일 실시예에 있어서, 상기 제1 단계에서 상기 스트론튬 티타네이트 타겟 및 상기 알루미늄 타겟에 서로 다른 제1 및 제2 전력이 각각 인가되고, 상기 제1 전력과 상기 제2 전력의 비율는 100:40 내지 100:45일 수 있다. 이 경우, 상기 제1 및 제2 전력은 100kHz 내지 1MHz의 주파수를 가질 수 있고, 상기 제1 전력은 50 내지 150W일 수 있다.
일 실시예에 있어서, 상기 알루미늄 도핑 스트론튬 티타네이트 박막에서 상기 알루미늄의 도핑 농도는 4.8 내지 5.4 atomic%일 수 있다.
일 실시예에 있어서, 상기 열처리는 600 내지 800℃의 온도에서 20 내지 60분 동안 수행될 수 있다. 이 경우, 상기 열처리는 100 내지 150 torr의 산소 분압을 갖는 산소 분위기의 챔버 내에서 수행될 수 있다.
본 발명의 실시예에 따른 커패시터의 제조방법은 알루미늄(Al) 타겟 및 스트론튬 티타네이트(SrTiO3) 타겟을 이용한 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로 반도체 기판 상에 알루미늄(Al) 도핑 스트론튬 티타네이트(SrTiO3, STO) 박막을 형성하는 제1 단계; 상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 열처리하는 제2 단계; 및 상기 열처리된 알루미늄이 도핑된 스트론튬 티타네이트 박막 상에 금속 전극을 형성하는 제3 단계를 포함한다.
일 실시예에 있어서, 상기 제1 단계에서 상기 스트론튬 티타네이트 타겟 및 상기 알루미늄 타겟에 서로 다른 제1 및 제2 전력이 각각 인가되고, 상기 제1 전력과 상기 제2 전력의 비율는 100:40 내지 100:45이며, 상기 제1 전력은 50 내지 150W일 수 있다.
본 발명에 따르면, 코스퍼터링을 위한 타겟들에 인가되는 전력을 조절함으로써 알루미늄의 도핑 분포가 균일하면서 도핑 농도를 조절할 수 있고, 그 결과 본 발명에 다라 형성된 알루미늄이 도핑된 스트론튬 티타네이트 유전막은 약 10-7 A/cm2 이하의 누설 전류값, 약 80 이상의 유전상수값 및 약 0.5 nm 이하의 EOT(equivalent oxide thickness)을 가질 수 있어서, 다양한 반도체 소자들에서 유전체막으로 적용될 수 있다.
도 1은 본 발명의 실시예에 따른 유전막 제조방법을 설명하기 위한 순서도이다.
도 2a는 알루미늄이 도핑된 스트론튬 티타네이트 유전막을 제조하기 위한 스퍼터링 장치를 설명하기 위한 도면이다.
도 2b는 실시예에 따라 제조된 MOS 커패시터를 설명하기 위한 도면이다.
도 3은 실시예에서 제조된 열처리 전의 알루미늄 도핑 스트론튬 티타네이트 박막 및 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막에 대해 측정된 XRD 측정결과를 나타낸다.
도 4는 실시예 및 비교예 5에서 제조된 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대한 AFM 이미지들이다.
도 5 및 도 6은 실시예 및 비교예 1 내지 5에서 제조된 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대해 전기장을 인가하여 측정된 누설 전류 밀도(Current Density) 및 커패시턴스 밀도(Capacitance Density)를 각각 나타내는 그래프들이다.
도 7a 및 도 7b는 알루미늄 타겟과 STO 타겟에 인가되는 스퍼터링 전력 비율에 따른 누설 전류 밀도 및 EOT 변화를 나타내는 그래프이다.
도 2a는 알루미늄이 도핑된 스트론튬 티타네이트 유전막을 제조하기 위한 스퍼터링 장치를 설명하기 위한 도면이다.
도 2b는 실시예에 따라 제조된 MOS 커패시터를 설명하기 위한 도면이다.
도 3은 실시예에서 제조된 열처리 전의 알루미늄 도핑 스트론튬 티타네이트 박막 및 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막에 대해 측정된 XRD 측정결과를 나타낸다.
도 4는 실시예 및 비교예 5에서 제조된 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대한 AFM 이미지들이다.
도 5 및 도 6은 실시예 및 비교예 1 내지 5에서 제조된 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대해 전기장을 인가하여 측정된 누설 전류 밀도(Current Density) 및 커패시턴스 밀도(Capacitance Density)를 각각 나타내는 그래프들이다.
도 7a 및 도 7b는 알루미늄 타겟과 STO 타겟에 인가되는 스퍼터링 전력 비율에 따른 누설 전류 밀도 및 EOT 변화를 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 유전막 제조방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 유전막 제조방법은 알루미늄(Al) 타겟 및 스트론튬 티타네이트 타겟을 이용한 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로 기판 상에 알루미늄(Al) 도핑 스트론튬 티타네이트(SrTiO3, STO) 박막을 형성하는 제1 단계(S110) 및 상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 열처리하는 제2 단계(S120)를 포함한다.
현재 고유전율 유전막 재료로 스트론튬 티타네이트 기반 물질이 많이 연구되고 있는데, 상기 스트론튬 티타네이트는 80 이상의 높은 유전상수(dielectric constant)를 갖지만, 높은 누설전류로 인하여 실제 소자에 적용되지 못하는 있다. 본 발명에서는 이러한 스트론튬 티타네이트에 적정 알루미늄을 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로도핑하여 누설전류를 감소시킨다.
상기 제1 단계(S110)에 있어서, 상기 기판 상에 상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 형성하는 단계는 스퍼터링을 위한 챔버 내부에서 수행될 수 있다. 예를 들면, 상기 챔버 내부에 상기 기판, 상기 알루미늄 타겟 및 상기 스트론튬 티타네이트 타겟을 설치한 후, 상기 알루미늄 타겟 및 상기 스트론튬 티타네이트 타겟에 서로 다른 제1 및 제2 교류 전원을 동시에 인가하는 코스퍼터링의 방법으로 상기 기판 상에 상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 형성할 수 있다. 이 경우, 상기 제1 및 제2 전원은 상기 알루미늄 타겟 및 상기 스트론튬 티타네이트 타겟에 동일한 주파수의 교류 전력을 각각 인가할 수 있다. 예를 들면, 상기 제1 및 제2 전원은 100kHz 내지 1MHz의 주파수를 갖는 교류 전력을 상기 알루미늄 타겟 및 상기 스트론튬 티타네이트 타겟에 각각 인가할 수 있다.
한편, 상기 제1 단계(S110) 동안 형성되는 상기 알루미늄 도핑 스트론튬 티타네이트 박막은 비정질 구조를 가질 수 있다.
일 실시예에 있어서, 상기 알루미늄 타겟 및 상기 스트론튬 티타네이트 타겟에 인가되는 전력에 의해 상기 박막에 대한 알루미늄의 도핑 농도가 조절될 수 있다. 하기 표 1은 상기 스트론튬 티타네이트 타겟에 100W의 전력을 인가한 상태에서, 상기 알루미늄 타겟에 인가되는 전력에 따른 알루미늄의 도핑 농도를 측정한 결과이다.
| Al target sputtering power(W) | Al atomic content (%) | |
| TEM-EDS | AES | |
| 0 | 0 | 0 |
| 40 | 5.33 | 4.8 |
| 45 | 5.4 | 5.2 |
| 100 | 10.26 | 9.5 |
도 1을 참조하면, 상기 스트론튬 티타네이트 타겟에 100W의 전력이 인가된 상태에서, 상기 알루미늄 타겟에 인가되는 전력이 증가함에 따라 상기 박막에 대한 알루미늄의 도핑 농도가 증가함을 확인할 수 있다. 즉, 상기 스트론튬 티타네이트 타겟 및 상기 알루미늄 타겟에 인가되는 전력들의 비율을 조절함으로써 상기 박막에서의 알루미늄 도핑 농도를 조절할 수 있다.
일 실시예에 있어서, 누설 전류를 감소시키기 위해, 상기 스트론튬 티타네이트 타겟과 상기 알루미늄 타겟에 인가되는 전력 비율은 약 100:40 내지 100:45로 조절될 수 있다. 이 경우, 다른 전력 비율 범위에 비해 현저하게 낮은 누설 전류 값을 갖는 박막을 형성할 수 있다. 상기 스트론튬 티타네이트 타겟과 상기 알루미늄 타겟에 인가되는 전력 비율은 약 100:40 내지 100:45로 조절되는 경우, AES(Auger Electron Spectroscopy) 분석 방법으로 측정된 상기 박막에서의 알루미늄 도핑 농도는 약 4.8 내지 5.4 atomic%일 수 있다.
한편, 상기 스트론튬 티타네이트 타겟에 인가되는 전력은 약 50 내지 150W로 조절될 수 있다. 상기 스트론튬 티타네이트 타겟에 인가되는 전력이 50W 미만인 경우에는 코스퍼터링에 의한 박막 형성 속도가 지나치게 늦어지는 문제점이 발생할 수 있고, 150W를 초과하는 경우에는 스퍼터링 공정 동안 생성되는 플라즈마 에너지가 너무 강하여 형성되는 박막의 표면이 손상되는 문제점이 발생할 수 있다.
상기 제2 단계(S120)에 있어서, 상기 비정질의 알루미늄 도핑 스트론튬 티타네이트 박막은 열처리에 의해 결정질 구조로 변환될 수 있다.
일 실시예에 있어서, 상기 열처리는 약 600 내지 800℃의 온도에서 약 20 내지 60분 동안 수행될 수 있다. 그리고 상기 열처리는 산소 분위기의 챔버 내에서 수행될 수 있다. 이 경우, 상기 챔버 내부의 산소 분압은 약 100 내지 150 torr로 조절될 수 있다.
본 발명에 따라 형성된 알루미늄이 도핑된 스트론튬 티타네이트 유전막은 알루미늄 도핑 분포가 균일하여 약 10-7 A/cm2 이하의 누설 전류값, 약 80 이상의 유전상수값 및 약 0.5 nm 이하의 EOT(equivalent oxide thickness)을 가질 수 있고, 다양한 반도체 소자들에서 유전체막으로 적용될 수 있다.
일 실시예로, 상기 기판이 반도체 기판인 경우, 상기 열처리된 스트론튬 티타네이트 박막 상에 전극을 형성함으로써, MOS(Metal-Oxide-Semiconductor) 커패시터를 제조할 수 있다. 상기 전극을 형성하는 방법은 특별히 제한되지 않는다. 예를 들면, 상기 열처리된 스트론튬 티타네이트 박막 상에 전도성 금속을 증착함으로써 상기 전극을 형성할 수 있다.
이하 본 발명의 실시예 및 비교예에 대해 상술한다. 다만, 하기 실시예는 본 발명의 일부 실시 형태에 불과한 것으로서, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예 및 비교예]
도 2a에 도시된 바와 같이 스퍼터링 챔버 내부에 실리콘 기판, 스트론튬 티타네이트 타겟 및 알루미늄 타겟을 설치하고, 상기 스트론튬 티타네이트 타겟에 100 W의 교류전력을 인가한 상태에서 상기 알루미늄 타겟에 서로 다른 교류 전력들[0W(비교예 1), 20W(비교예 2), 40W(실시예), 60W(비교예 3), 80W(비교예 4), 100W(비교예 5)]을 인가하여 8nm 두께의 유전체 박막들을 형성하고, 이를 700℃에서 30분 동안 급속 열처리하여 상기 실리콘 기판 상에 알루미늄 도핑 스트론튬 티타네이트 유전막을 형성하였다.
이어서, 상기 알루미늄 도핑 스트론튬 티타네이트 유전막 상에 백금(Pt)을 E-beam 증착의 방법으로 증착하여 도 2b에 도시된 바와 같은 구조의 MOS 커패시터들을 제조하였다.
[실험예]
도 3은 실시예에서 제조된 열처리 전의 알루미늄 도핑 스트론튬 티타네이트 박막 및 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막에 대해 측정된 XRD 측정결과를 나타내고, 도 4는 실시예 및 비교예 5에서 제조된 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대한 AFM 이미지들이다.
도 3을 참조하면, 열처리 전에는 없던 STO(110) 피크가 열처리 후에 확인된 것으로부터, 열처리 전 비정질 구조를 가지는 알루미늄 도핑 스트론튬 티타네이트 박막이 열처리에 의해 결정질로 변환됨을 확인할 수 있다.
도 4를 참조하면, 실시예 및 비교예 5의 열처리 후의 알루미늄 도핑 스트론튬 티타네이트 유전막에서는 결정이 성장하였음을 추가로 확인할 수 있다. 또한, 실시예에서의 알루미늄 도핑 스트론튬 티타네이트 유전막에 비해 비교예 5에서의 알루미늄 도핑 스트론튬 티타네이트 유전막의 거칠기(roughness)가 더 크고, 표면이 손상되었음을 확인할 수 있다. 이로부터, 타겟에 인가되는 전력이 지나치게 높은 경우, 플라즈마 에너지가 너무 강하여 형성되는 유전막의 손상을 야기할 수 있음을 알 수 있다.
도 5 및 도 6은 실시예 및 비교예 1 내지 5에서 제조된 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대해 전기장을 인가하여 측정된 누설 전류 밀도(Current Density) 및 커패시턴스 밀도(Capacitance Density)를 각각 나타내는 그래프들이고, 도 7a 및 도 7b는 알루미늄 타겟과 STO 타겟에 인가되는 스퍼터링 전력 비율에 따른 누설 전류 밀도 및 EOT 변화를 나타내는 그래프이다. 그리고 하기 표 2는 실시예, 비교예 1 내지 5의 알루미늄 도핑 스트론튬 티타네이트 유전막들에 대해 측정된 누설 전류 밀도, 커패시턴스 밀도, EOT 및 유전상수를 나타낸다. 도 7b는 도 7a의 사각형 박스 내부에 대해 보다 다양한 전력비율로 유전막을 제조한 후 측정된 누설 전류 밀도 및 EOT 변화 결과를 나타낸다.
| Al:SrTiO3 Co-sputtering Power ratio (W) | Leakage Current Density (A/cm2) | Capacitance Density (μ |
EOT (A) |
Dielectric Constant (k) |
| 0:100 [비교예 1] | 1.02E-05 | 7.67 | 0.45 | 86.7 |
| 20:100 [비교예 2] | 1.68E-06 | 7.40 | 0.47 | 83.6 |
| 40:100 [실시예] | 2.53E-09 | 7.20 | 0.48 | 81.3 |
| 60:100 [비교예 3] | 6.69E-08 | 6.93 | 0.50 | 78.2 |
| 80:100 [비교예 4] | 1.67E-07 | 6.64 | 0.52 | 75.0 |
| 100:100 [비교예 5] | 4.84E-08 | 6.40 | 0.54 | 72.3 |
도 5, 도 6, 도 7a 및 도 7b 그리고 표 2을 참조하면, 알루미늄의 도핑량이 증가함에 따라 커패시턴스 밀도는 일정하게 감소하고 EOT는 증가하는 것으로 나타났다. 하지만, 누설 전류 밀도의 경우, 스트론튬 티나네이트 타겟에 100W의 전력을 인가한 상태에서, 알루미늄 타겟에 인가되는 전력이 40 내지 45W인 경우에 가장 낮고 전력에 따라 크게 변화하지 않는 것으로 나타났다. 구체적으로, 알루미늄 타겟에 인가되는 전력이 40W 미만인 경우에는 알루미늄 타겟에 인가되는 전력이 증가함에 따라 급격히 감소하는 것으로 나타났고, 알루미늄 타겟에 인가되는 전력이 45W를 초과하는 경우에 40 내지 45W인 구간에 비해 상대적으로 급격하게 증가하는 것으로 나타났다. 알루미늄 타겟에 인가되는 전력이 45W를 초과하는 구간에서 누설 전류 밀도가 증가하는 것은 강한 스퍼터링 전력으로 인하여 유전막의 표면에 손상이 발행하였기 때문인 것으로 판단된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
없음
Claims (9)
- 알루미늄(Al) 타겟 및 스트론튬 티타네이트(SrTiO3) 타겟을 이용한 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로 기판 상에 알루미늄(Al) 도핑 스트론튬 티타네이트(SrTiO3, STO) 박막을 형성하는 제1 단계; 및
상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 열처리하는 제2 단계를 포함하고,
상기 제1 단계에서 상기 스트론튬 티타네이트 타겟 및 상기 알루미늄 타겟에 동일한 주파수의 서로 다른 제1 및 제2 전력이 각각 인가되고,
상기 제1 전력과 상기 제2 전력의 비율은 100:40 내지 100:45인 것을 특징으로 하는, 스트론튬 티타네이트 기반 유전막의 제조방법.
- 삭제
- 제1항에 있어서,
상기 제1 및 제2 전력은 100kHz 내지 1MHz의 주파수를 갖는 것을 특징으로 하는, 스트론튬 티타네이트 기반 유전막의 제조방법. - 제1항에 있어서,
상기 제1 전력은 50 내지 150W인 것을 특징으로 하는, 스트론튬 티타네이트 기반 유전막의 제조방법. - 제1항에 있어서,
상기 알루미늄 도핑 스트론튬 티타네이트 박막에서 상기 알루미늄의 도핑 농도는 4.8 내지 5.4 atomic%인 것을 특징으로 하는, 스트론튬 티타네이트 기반 유전막의 제조방법. - 제1항에 있어서,
상기 열처리는 600 내지 800℃의 온도에서 20 내지 60분 동안 수행되는 것을 특징으로 하는, 스트론튬 티타네이트 기반 유전막의 제조방법. - 제6항에 있어서,
상기 열처리는 100 내지 150 torr의 산소 분압을 갖는 산소 분위기의 챔버 내에서 수행되는 것을 특징으로 하는, 스트론튬 티타네이트 기반 유전막의 제조방법. - 알루미늄(Al) 타겟 및 스트론튬 티타네이트(SrTiO3) 타겟을 이용한 RF 마그네트론 코스퍼터링(magnetron co-sputtering)의 방법으로 반도체 기판 상에 알루미늄(Al) 도핑 스트론튬 티타네이트(SrTiO3, STO) 박막을 형성하는 제1 단계;
상기 알루미늄이 도핑된 스트론튬 티타네이트 박막을 열처리하는 제2 단계; 및
상기 열처리된 알루미늄이 도핑된 스트론튬 티타네이트 박막 상에 금속 전극을 형성하는 제3 단계를 포함하고,
상기 제1 단계에서 상기 스트론튬 티타네이트 타겟 및 상기 알루미늄 타겟에 동일한 주파수의 서로 다른 제1 및 제2 전력이 각각 인가되고,
상기 제1 전력과 상기 제2 전력의 비율은 100:40 내지 100:45인 것을 특징으로 하는, 커패시터의 제조방법. - 제8항에 있어서,
상기 제1 전력은 50 내지 150W인 것을 특징으로 하는, 커패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190097931A KR102276021B1 (ko) | 2019-08-12 | 2019-08-12 | 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190097931A KR102276021B1 (ko) | 2019-08-12 | 2019-08-12 | 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20210019152A KR20210019152A (ko) | 2021-02-22 |
| KR102276021B1 true KR102276021B1 (ko) | 2021-07-12 |
| KR102276021B9 KR102276021B9 (ko) | 2024-01-16 |
Family
ID=74687367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190097931A KR102276021B1 (ko) | 2019-08-12 | 2019-08-12 | 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102276021B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117059399B (zh) * | 2023-10-11 | 2024-01-26 | 北京航空航天大学宁波创新研究院 | 一种基于卷对卷的介质电容制备方法及介质电容 |
| CN118335617B (zh) * | 2024-06-14 | 2024-08-23 | 北京航空航天大学 | 一种基于钛酸锶薄膜的晶体管制备方法及晶体管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077111A (ja) * | 1999-07-19 | 2001-03-23 | Sharp Corp | アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法 |
| JP2012174707A (ja) * | 2011-02-17 | 2012-09-10 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101216199B1 (ko) * | 2006-03-09 | 2012-12-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하기 위한 방법 및 장치 |
-
2019
- 2019-08-12 KR KR1020190097931A patent/KR102276021B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077111A (ja) * | 1999-07-19 | 2001-03-23 | Sharp Corp | アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法 |
| JP2012174707A (ja) * | 2011-02-17 | 2012-09-10 | Elpida Memory Inc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102276021B9 (ko) | 2024-01-16 |
| KR20210019152A (ko) | 2021-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3703373B2 (ja) | Ｍｏｓｆｅｔおよびゲート誘電体の製造方法 | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| KR102276021B1 (ko) | 높은 유전상수 및 낮은 누설전류를 갖는 스트론튬 티타네이트 기반 유전막의 제조방법 및 상기 스트론튬 티타네이트 기반 유전막을 구비하는 커패시터의 제조방법 | |
| KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
| JP5401199B2 (ja) | 線形的誘電特性を示す誘電体薄膜組成物 | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| JP2001135143A (ja) | 誘電体膜及びその製造方法 | |
| US7893471B2 (en) | Semiconductor apparatus with a crystalline dielectric film and method of manufacturing said semiconductor apparatus | |
| JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH07263570A (ja) | 誘電体装置の製造方法 | |
| US20120113561A1 (en) | Capacitor device and method for forming the same | |
| EP0754776B1 (en) | Method of producing dielectric thin film element | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| Al-Shareef et al. | Electrical properties of Pb (Zr0. 53Ti0. 47) O3 thin film capacitors with modified RuO2 bottom electrodes | |
| Tseng | (Ba, Sr) TiO3 thin films: Preparation, properties and reliability | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| Chou et al. | Dielectric and electrical properties of SrTiO (3±y)–(SiO2) x thin films | |
| KR0138322B1 (ko) | 유전막 및 그 형성방법 | |
| Makita et al. | Electrical Properties and Film Structures of (BaxSr1− x) TiO3 Thin Films by RF Sputtering | |
| JP4911659B2 (ja) | 誘電体薄膜キャパシタの製造方法 | |
| JP3089159B2 (ja) | 酸化物誘電体薄膜素子の製造方法 | |
| Teng et al. | Effect of TiN treated by rapid thermal annealing on properties of BST capacitors prepared by RF magnetron co-sputter system at low substrate temperature | |
| JPS58112360A (ja) | 半導体装置用キヤパシタおよびその製造方法 | |
| JPH10152397A (ja) | 常誘電体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] |