JPH10152397A - 常誘電体薄膜の形成方法 - Google Patents
常誘電体薄膜の形成方法Info
- Publication number
- JPH10152397A JPH10152397A JP8322233A JP32223396A JPH10152397A JP H10152397 A JPH10152397 A JP H10152397A JP 8322233 A JP8322233 A JP 8322233A JP 32223396 A JP32223396 A JP 32223396A JP H10152397 A JPH10152397 A JP H10152397A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- substrate
- dielectric constant
- electric field
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Inorganic Insulating Materials (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 バリウムまたはストロンチウムを含む高誘電
率薄膜の分極対電界特性における履歴の発生を解決する
こと。 【解決手段】 ２０℃以上かつ４００℃以下の基板温度
でバリウムまたはストロンチウムを含む誘電体薄膜を電
子サイクロトロン共鳴型プラズマ源を有するスパッタリ
ング法を用いて堆積する工程と、該堆積時の温度を超え
る温度で熱処理を加える工程とを含む常誘電体薄膜の形
成方法。
率薄膜の分極対電界特性における履歴の発生を解決する
こと。 【解決手段】 ２０℃以上かつ４００℃以下の基板温度
でバリウムまたはストロンチウムを含む誘電体薄膜を電
子サイクロトロン共鳴型プラズマ源を有するスパッタリ
ング法を用いて堆積する工程と、該堆積時の温度を超え
る温度で熱処理を加える工程とを含む常誘電体薄膜の形
成方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置などに
適用されるバリウムまたはストロンチウムを含む高誘電
率薄膜の形成方法に関するものである。
適用されるバリウムまたはストロンチウムを含む高誘電
率薄膜の形成方法に関するものである。
【０００２】
【従来の技術】現在ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）のメモリ用電荷蓄積キャパシタに
は誘電体のＳｉＯ2 とＳｉＮの積層構造膜が用いられて
いるが、今後の１Ｇｂｉｔ以上の高集積化に伴い、メモ
リセルは微細化するもののソフトエラー等を回避して十
分な信頼性を確保するために、メモリ用電荷蓄積キャパ
シタは線幅と比例縮小させずに十分な量に保つ必要があ
る。このため、誘電体膜の薄層化と共にスタック構造や
トレンチ構造によるキャパシタの立体化が図られ、実効
的なキャパシタ面積の増大が進められてきた。しかし、
もともとこれらの材料の比誘電率は３．９〜７．５程度
と値が大きくないため、１Ｇｂｉｔ以上の集積度のＤＲ
ＡＭでは薄層化や大面積化の対策だけでは困難になりつ
つある。そこで、ＳｉＯ2 ／ＳｉＮよりも比誘電率の高
いＴａ2 Ｏ、ＢａＴｉＯ3 とＳｒＴｉＯ3 の固溶体であ
る（Ｂａ，Ｓｒ）ＴｉＯ3 、さらに（Ｐｂ，Ｌａ）（Ｚ
ｒ，Ｔｉ）Ｏ3 などの高誘電率材料をキャパシタに応用
する研究が活発に行われている。
・メモリ（ＤＲＡＭ）のメモリ用電荷蓄積キャパシタに
は誘電体のＳｉＯ2 とＳｉＮの積層構造膜が用いられて
いるが、今後の１Ｇｂｉｔ以上の高集積化に伴い、メモ
リセルは微細化するもののソフトエラー等を回避して十
分な信頼性を確保するために、メモリ用電荷蓄積キャパ
シタは線幅と比例縮小させずに十分な量に保つ必要があ
る。このため、誘電体膜の薄層化と共にスタック構造や
トレンチ構造によるキャパシタの立体化が図られ、実効
的なキャパシタ面積の増大が進められてきた。しかし、
もともとこれらの材料の比誘電率は３．９〜７．５程度
と値が大きくないため、１Ｇｂｉｔ以上の集積度のＤＲ
ＡＭでは薄層化や大面積化の対策だけでは困難になりつ
つある。そこで、ＳｉＯ2 ／ＳｉＮよりも比誘電率の高
いＴａ2 Ｏ、ＢａＴｉＯ3 とＳｒＴｉＯ3 の固溶体であ
る（Ｂａ，Ｓｒ）ＴｉＯ3 、さらに（Ｐｂ，Ｌａ）（Ｚ
ｒ，Ｔｉ）Ｏ3 などの高誘電率材料をキャパシタに応用
する研究が活発に行われている。
【０００３】（Ｂａ，Ｓｒ）ＴｉＯ3 は、Ｔａ2 Ｏ5 に
比べて比誘電率が１０倍以上高い薄膜が得られる可能性
があり、また、ＤＲＡＭ応用時に誘電損失によるエネル
ギ・ロスが大きい（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 な
どの強誘電体材料に比べて常誘電性が期待できることか
ら有望な材料と見られている。しかし、バルクの物性値
からは、Ｂａ／Ｓｒ組成比が０．７／０．３以下のＢａ
の少ない組成では室温で常誘電性を示すことが知られて
いるにもかかわらず、公知のように、ケー．アベ及びエ
ス．コマツなどによって（J. Appl. Phys. Vol. 77、N
o. 12、p. 6461(1995). ）、薄膜を形成する基板の材料
と結晶構造、誘電膜堆積条件などによってはＢａ／Ｓｒ
組成比が０．７／０．３以下の組成においても分極対電
界特性において強誘電性に相当する履歴特性を室温で生
ずることが知られている。
比べて比誘電率が１０倍以上高い薄膜が得られる可能性
があり、また、ＤＲＡＭ応用時に誘電損失によるエネル
ギ・ロスが大きい（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 な
どの強誘電体材料に比べて常誘電性が期待できることか
ら有望な材料と見られている。しかし、バルクの物性値
からは、Ｂａ／Ｓｒ組成比が０．７／０．３以下のＢａ
の少ない組成では室温で常誘電性を示すことが知られて
いるにもかかわらず、公知のように、ケー．アベ及びエ
ス．コマツなどによって（J. Appl. Phys. Vol. 77、N
o. 12、p. 6461(1995). ）、薄膜を形成する基板の材料
と結晶構造、誘電膜堆積条件などによってはＢａ／Ｓｒ
組成比が０．７／０．３以下の組成においても分極対電
界特性において強誘電性に相当する履歴特性を室温で生
ずることが知られている。
【０００４】従来技術について、誘電体の基本特性を調
べるためのテスト・サンプルとしてキャパシタを形成し
て特性を評価した場合について説明する。この工程は、
実用のキャパシタを単体で形成する場合または半導体装
置上に形成する場合と要素工程としては変わらない。図
２は従来技術によるキャパシタ形成工程の主要部分の一
部を示したもので、Ｓｉから成る基板１を用意して、酸
素ガス中での熱酸化によりＳｉＯ2 からなる非晶質絶縁
体層２を形成する（ａ）。該非晶質絶縁体層２の上面に
電子ビーム蒸着法を用いて下部Ｔｉ層３と下部Ｐｔ層４
を連続して堆積して下部電極５を形成する。この上に電
子サイクロトロン共鳴を原理とするプラズマ発生源を用
いて、（Ｂａ0.5 Ｓｒ0.5 ）ＴｉＯ3 の組成を持つ円筒
型ターゲットにＲＦ電力を供給して０．０８Ｐａ前後の
圧力のアルゴンと酸素の混合ガス中でスパッタリングを
行って（Ｂａ0.55Ｓｒ0.45）ＴｉＯ3 の組成を持つ厚さ
０．２ミクロンの高誘電率薄膜６を形成する（ｃ）。こ
の形成方法を以下ＥＣＲスパッタ法と呼ぶ。この高誘電
率薄膜形成時の基板１の温度は４５０℃である。さら
に、この上に厚さ０．２ミクロン、直径１５０ミクロン
のＰｔからなる上部電極７を金属製シャドーマスクを通
して蒸着することにより形成する（ｄ）。このようにし
てキャパシタ構造を形成した後に常圧の酸素ガス中で６
５０℃、３０分間の熱処理を加えている。
べるためのテスト・サンプルとしてキャパシタを形成し
て特性を評価した場合について説明する。この工程は、
実用のキャパシタを単体で形成する場合または半導体装
置上に形成する場合と要素工程としては変わらない。図
２は従来技術によるキャパシタ形成工程の主要部分の一
部を示したもので、Ｓｉから成る基板１を用意して、酸
素ガス中での熱酸化によりＳｉＯ2 からなる非晶質絶縁
体層２を形成する（ａ）。該非晶質絶縁体層２の上面に
電子ビーム蒸着法を用いて下部Ｔｉ層３と下部Ｐｔ層４
を連続して堆積して下部電極５を形成する。この上に電
子サイクロトロン共鳴を原理とするプラズマ発生源を用
いて、（Ｂａ0.5 Ｓｒ0.5 ）ＴｉＯ3 の組成を持つ円筒
型ターゲットにＲＦ電力を供給して０．０８Ｐａ前後の
圧力のアルゴンと酸素の混合ガス中でスパッタリングを
行って（Ｂａ0.55Ｓｒ0.45）ＴｉＯ3 の組成を持つ厚さ
０．２ミクロンの高誘電率薄膜６を形成する（ｃ）。こ
の形成方法を以下ＥＣＲスパッタ法と呼ぶ。この高誘電
率薄膜形成時の基板１の温度は４５０℃である。さら
に、この上に厚さ０．２ミクロン、直径１５０ミクロン
のＰｔからなる上部電極７を金属製シャドーマスクを通
して蒸着することにより形成する（ｄ）。このようにし
てキャパシタ構造を形成した後に常圧の酸素ガス中で６
５０℃、３０分間の熱処理を加えている。
【０００５】図３はこの方法で形成した膜を使って製作
した金属／高誘電体／金属の三層構造を有する２端子の
テスト・サンプルのキャパシタについて、分極対電圧の
特性図を示したものである。電圧は０→１．５→０→−
１．５→０Ｖと繰り返し走査している。この走査の往復
で特性に差を生じ、履歴特性を示す。高誘電率膜形成時
のガス圧を０．１２Ｐａに高めるとこの履歴はさらに顕
著となる。一般に履歴特性の起源には強誘電性による分
極と膜中のトラップを介した電荷の出入りとがあること
が知られている。この履歴は、ＤＲＡＭに応用した場合
には、電圧印加の繰り返しにより誘電損失を発生し半導
体装置の温度を上昇させる原因となる。従来この余分な
エネルギ・ロスにより高集積化が制限されるという問題
点を有していた。また、この半導体装置の温度上昇は該
装置の寿命を縮め、信頼性を下げる問題を有していた。
した金属／高誘電体／金属の三層構造を有する２端子の
テスト・サンプルのキャパシタについて、分極対電圧の
特性図を示したものである。電圧は０→１．５→０→−
１．５→０Ｖと繰り返し走査している。この走査の往復
で特性に差を生じ、履歴特性を示す。高誘電率膜形成時
のガス圧を０．１２Ｐａに高めるとこの履歴はさらに顕
著となる。一般に履歴特性の起源には強誘電性による分
極と膜中のトラップを介した電荷の出入りとがあること
が知られている。この履歴は、ＤＲＡＭに応用した場合
には、電圧印加の繰り返しにより誘電損失を発生し半導
体装置の温度を上昇させる原因となる。従来この余分な
エネルギ・ロスにより高集積化が制限されるという問題
点を有していた。また、この半導体装置の温度上昇は該
装置の寿命を縮め、信頼性を下げる問題を有していた。
【０００６】
【発明が解決しようとする課題】本発明の目的は、バリ
ウムまたはストロンチウムを含む高誘電率薄膜の分極対
電界特性における履歴の発生に起因する問題を解決した
薄膜形成方法を提供することにある。
ウムまたはストロンチウムを含む高誘電率薄膜の分極対
電界特性における履歴の発生に起因する問題を解決した
薄膜形成方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は薄膜を形成する
基板の温度を２０℃以上かつ４００℃以下の比較的低温
に保った状態で高誘電率薄膜をＥＣＲスパッタ法で堆積
した後、この堆積時の温度を超える高温で熱処理を加え
ることを特徴とする。従来の技術では膜堆積時の温度を
４５０℃より高温にして膜の結晶構造の成長を促してい
たが、本発明では堆積時の温度を従来よりも低く保ち、
その後の熱処理で高誘電率化を促す点が従来とは異な
る。
基板の温度を２０℃以上かつ４００℃以下の比較的低温
に保った状態で高誘電率薄膜をＥＣＲスパッタ法で堆積
した後、この堆積時の温度を超える高温で熱処理を加え
ることを特徴とする。従来の技術では膜堆積時の温度を
４５０℃より高温にして膜の結晶構造の成長を促してい
たが、本発明では堆積時の温度を従来よりも低く保ち、
その後の熱処理で高誘電率化を促す点が従来とは異な
る。
【０００８】
【発明の実施の形態】２０℃以上かつ４００℃以下の基
板温度でバリウムまたはストロンチウムを含む誘電体薄
膜を電子サイクロトロン共鳴型プラズマ源を有するスパ
ッタリング法を用いて堆積する工程と、該堆積時の温度
を超える温度で熱処理を加える工程とを含む常誘電体薄
膜の形成方法。２０℃以上かつ４００℃以下の基板温度
で高誘電率膜を堆積した後に膜堆積温度を超える高温で
熱処理した場合には、４５０℃以上に基板温度を保って
高誘電率膜を堆積した後に熱処理を加えた場合に比べて
分極対電界特性の線形性が著しく向上してほぼ直線とな
る。その結果、分極対電界特性の履歴に起因する誘電損
失が解消されて半導体装置の余分なエネルギ・ロスがな
くなり、半導体装置の温度上昇が抑えられて高集積化を
制限する主な要因を解消できる。また、温度上昇を抑え
ることにより該半導体装置の寿命を延ばし、信頼性を向
上させることができる。
板温度でバリウムまたはストロンチウムを含む誘電体薄
膜を電子サイクロトロン共鳴型プラズマ源を有するスパ
ッタリング法を用いて堆積する工程と、該堆積時の温度
を超える温度で熱処理を加える工程とを含む常誘電体薄
膜の形成方法。２０℃以上かつ４００℃以下の基板温度
で高誘電率膜を堆積した後に膜堆積温度を超える高温で
熱処理した場合には、４５０℃以上に基板温度を保って
高誘電率膜を堆積した後に熱処理を加えた場合に比べて
分極対電界特性の線形性が著しく向上してほぼ直線とな
る。その結果、分極対電界特性の履歴に起因する誘電損
失が解消されて半導体装置の余分なエネルギ・ロスがな
くなり、半導体装置の温度上昇が抑えられて高集積化を
制限する主な要因を解消できる。また、温度上昇を抑え
ることにより該半導体装置の寿命を延ばし、信頼性を向
上させることができる。
【０００９】
【実施例】（Ｂａ0.5 Ｓｒ0.5 ）ＴｉＯ3 の組成を持つ
円筒型ターゲットに１３．５６ＭＨｚの周波数のＲＦ電
力３００Ｗを供給して０．０８４Ｐａの圧力のアルゴン
と酸素の７対３混合ガス中でスパッタリングを行って
（Ｂａ0.55Ｓｒ0.45）ＴｉＯ3 の組成を持つ高誘電率薄
膜をいわゆるＥＣＲスパッタ法で形成した場合の実施例
について説明する。テスト・サンプルは図２に示した従
来方法とおおむね同様の工程で製作するが、重要な差異
は、本実施例では高誘電率薄膜の堆積中に基板の温度を
４００℃に維持している点である。キャパシタの下部電
極は、表面を熱酸化したＳｉウエハ基板上に蒸着法で形
成した厚さ０．０５ミクロンのＴｉ層と厚さ０．１ミク
ロンのＰｔ層からなり、また上部電極は厚さ０．２ミク
ロンのＰｔ蒸着膜から成り、直径１５０ミクロンの円形
に形成している。キャパシタ構造を形成した後に常圧の
酸素ガス中で６５０℃、３０分間の熱処理を加えてい
る。図１は、分極対電圧特性図を示したもので、従来技
術によるサンプルとは異なり直線の関係が得られてい
る。
円筒型ターゲットに１３．５６ＭＨｚの周波数のＲＦ電
力３００Ｗを供給して０．０８４Ｐａの圧力のアルゴン
と酸素の７対３混合ガス中でスパッタリングを行って
（Ｂａ0.55Ｓｒ0.45）ＴｉＯ3 の組成を持つ高誘電率薄
膜をいわゆるＥＣＲスパッタ法で形成した場合の実施例
について説明する。テスト・サンプルは図２に示した従
来方法とおおむね同様の工程で製作するが、重要な差異
は、本実施例では高誘電率薄膜の堆積中に基板の温度を
４００℃に維持している点である。キャパシタの下部電
極は、表面を熱酸化したＳｉウエハ基板上に蒸着法で形
成した厚さ０．０５ミクロンのＴｉ層と厚さ０．１ミク
ロンのＰｔ層からなり、また上部電極は厚さ０．２ミク
ロンのＰｔ蒸着膜から成り、直径１５０ミクロンの円形
に形成している。キャパシタ構造を形成した後に常圧の
酸素ガス中で６５０℃、３０分間の熱処理を加えてい
る。図１は、分極対電圧特性図を示したもので、従来技
術によるサンプルとは異なり直線の関係が得られてい
る。
【００１０】試料製作直後に履歴が観測されない場合で
も電圧印加で次第に履歴を発生することがしばしば観測
される。この原因は主に誘電体膜内のトラップを介して
電荷が膜内に出入りすること、または電圧印加と温度に
よりポーリング作用が発生して膜に極性が与えられるこ
とによる。従来技術で製作した試料では直流電圧印加で
履歴が増大するが本発明によるところの形成方法で製作
した試料（図１に示す）では正または負の直流電圧２
Ｖ、１５分間の印加でも分極対電圧特性の直線性は全く
変わらない。なお、この実施例では膜堆積時の基板温度
を４００℃としたが、さらに低温で堆積しても同様の効
果が得られるが２０℃より低温では膜の付着力が不足し
て剥離しやすくなり、実質的に本発明の効果は得られな
い。また、膜堆積後の熱処理は誘電率を実用上有効な値
に高めることがねらいであり、用途によりその値が異な
るゆえに熱処理温度は膜堆積温度を超えていれば良く、
特段それ以上の限定条件は無い。
も電圧印加で次第に履歴を発生することがしばしば観測
される。この原因は主に誘電体膜内のトラップを介して
電荷が膜内に出入りすること、または電圧印加と温度に
よりポーリング作用が発生して膜に極性が与えられるこ
とによる。従来技術で製作した試料では直流電圧印加で
履歴が増大するが本発明によるところの形成方法で製作
した試料（図１に示す）では正または負の直流電圧２
Ｖ、１５分間の印加でも分極対電圧特性の直線性は全く
変わらない。なお、この実施例では膜堆積時の基板温度
を４００℃としたが、さらに低温で堆積しても同様の効
果が得られるが２０℃より低温では膜の付着力が不足し
て剥離しやすくなり、実質的に本発明の効果は得られな
い。また、膜堆積後の熱処理は誘電率を実用上有効な値
に高めることがねらいであり、用途によりその値が異な
るゆえに熱処理温度は膜堆積温度を超えていれば良く、
特段それ以上の限定条件は無い。
【００１１】
【発明の効果】以上説明したように、本発明による方法
で半導体装置に適用するバリウムまたはストロンチウム
を含む高誘電率薄膜をＥＣＲスパッタ法で形成すれば、
高誘電率薄膜の分極対電界特性における履歴の発生を回
避できる。これにより誘電損失による半導体装置の温度
上昇を低減でき、エネルギ・ロスによる高集積化が制限
されるという問題点を解消できる利点がある。また、半
導体装置の温度上昇に起因する寿命の短縮と信頼性の低
下を回避できる利点がある。なお、実施例ではＳｉウエ
ハを基板として用いたが、本発明は基板材料に制限され
ることはなくＧａＡｓ等の化合物半導体やセラミック
板、半導体装置実装用の高分子材料基板等にも応用でき
ることは明らかである。
で半導体装置に適用するバリウムまたはストロンチウム
を含む高誘電率薄膜をＥＣＲスパッタ法で形成すれば、
高誘電率薄膜の分極対電界特性における履歴の発生を回
避できる。これにより誘電損失による半導体装置の温度
上昇を低減でき、エネルギ・ロスによる高集積化が制限
されるという問題点を解消できる利点がある。また、半
導体装置の温度上昇に起因する寿命の短縮と信頼性の低
下を回避できる利点がある。なお、実施例ではＳｉウエ
ハを基板として用いたが、本発明は基板材料に制限され
ることはなくＧａＡｓ等の化合物半導体やセラミック
板、半導体装置実装用の高分子材料基板等にも応用でき
ることは明らかである。
【図１】本発明による方法で製作した高誘電率薄膜のキ
ャパシタ構造を有するテスト・サンプルの分極対電圧特
性図である。
ャパシタ構造を有するテスト・サンプルの分極対電圧特
性図である。
【図２】従来技術によるテスト・サンプルとしてのキャ
パシタの形成工程の主要部分を示すための断面図であ
る。
パシタの形成工程の主要部分を示すための断面図であ
る。
【図３】従来技術による方法で製作した高誘電率薄膜の
キャパシタ構造を有するテスト・サンプルの分極対電圧
特性図である。
キャパシタ構造を有するテスト・サンプルの分極対電圧
特性図である。
１ 基板 ２ 非晶質絶縁体層 ３ 下部Ｔｉ層 ４ 下部Ｐｔ層 ５ 下部電極 ６ 高誘電率薄膜 ７ 上部電極
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｂ 3/00 Ｈ０１Ｂ 3/00 Ｈ Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 Ｓ 27/108 27/10 ６５１ 21/8242
Claims (1)
- 【請求項１】 ２０℃以上かつ４００℃以下の基板温度
でバリウムまたはストロンチウムを含む誘電体薄膜を電
子サイクロトロン共鳴型プラズマ源を有するスパッタリ
ング法を用いて堆積する工程と、該堆積時の温度を超え
る温度で熱処理を加える工程とを含むことを特徴とする
常誘電体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322233A JPH10152397A (ja) | 1996-11-18 | 1996-11-18 | 常誘電体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322233A JPH10152397A (ja) | 1996-11-18 | 1996-11-18 | 常誘電体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10152397A true JPH10152397A (ja) | 1998-06-09 |
Family
ID=18141419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8322233A Pending JPH10152397A (ja) | 1996-11-18 | 1996-11-18 | 常誘電体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10152397A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696502B2 (en) | 2004-07-22 | 2010-04-13 | Nippon Telegraph And Telephone Corporation | Bistable resistance value acquisition device, manufacturing method thereof, metal oxide thin film, and manufacturing method thereof |
-
1996
- 1996-11-18 JP JP8322233A patent/JPH10152397A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696502B2 (en) | 2004-07-22 | 2010-04-13 | Nippon Telegraph And Telephone Corporation | Bistable resistance value acquisition device, manufacturing method thereof, metal oxide thin film, and manufacturing method thereof |
| US7875872B2 (en) | 2004-07-22 | 2011-01-25 | Nippon Telegraph And Telephone Corporation | Bistable resistance value acquisition device, manufacturing method thereof, metal oxide thin film, and manufacturing method thereof |
| EP2348555A1 (en) | 2004-07-22 | 2011-07-27 | Nippon Telegraph And Telephone Corporation | Metal oxide thin film and method for manufacturing the same |
| US8088644B2 (en) | 2004-07-22 | 2012-01-03 | Nippon Telegraph And Telephone Corporation | Bistable resistance value acquisition device, manufacturing method thereof, metal oxide thin film, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| US20060038214A1 (en) | Low voltage drive ferroelectric capacitor | |
| JPH08198669A (ja) | エルビウムドナーの付加によるチタン酸バリウムストロンチウム（ｂｓｔ）薄膜の改良 | |
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| JP2877618B2 (ja) | 強誘電体膜の形成方法 | |
| US5751540A (en) | Ferroelectric capacitor with rhodium electrodes | |
| US6139971A (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JPH07263570A (ja) | 誘電体装置の製造方法 | |
| Kawakubo et al. | Novel ferroelectric epitaxial (Ba, Sr) TiO/sub 3/capacitor for deep sub-micron memory applications | |
| KR100321694B1 (ko) | 반도체소자의캐패시터전극용백금막형성방법 | |
| JP3595098B2 (ja) | 薄膜キャパシタ | |
| JPH09129827A (ja) | 強誘電体キャパシタ | |
| JPH10152397A (ja) | 常誘電体薄膜の形成方法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 | |
| JPH1022463A (ja) | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ | |
| JPH09153598A (ja) | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 | |
| JPH11354732A (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6852549B2 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| JPH09312381A (ja) | 半導体装置およびその製造方法 |