JPH08198669A - エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良 - Google Patents

エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良

Info

Publication number
JPH08198669A
JPH08198669A JP7255400A JP25540095A JPH08198669A JP H08198669 A JPH08198669 A JP H08198669A JP 7255400 A JP7255400 A JP 7255400A JP 25540095 A JP25540095 A JP 25540095A JP H08198669 A JPH08198669 A JP H08198669A
Authority
JP
Japan
Prior art keywords
erbium
insulating film
particles
precursor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7255400A
Other languages
English (en)
Inventor
Robert Yung-Hsi Tsu
ヤング − シ ツ ロバート
Bernard M Kulwicki
エム.カルウィッキ バーナード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08198669A publication Critical patent/JPH08198669A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 特性を改善したBST絶縁薄膜とそれを利用
した半導体デバイスならびにこれらの製造方法を確立す
る。 【解決手段】 10nmから50nmの小粒子サイズの
BST絶縁膜24は、BSTに接触する白金層を持つ電
極18、26の間に配置され、相対的に誘電率が高く相
対的に漏洩電流が小さい容量性構造体を形成する。バル
クBSTの焼結温度よりも十分に低い温度と共に、本薄
膜の堆積と小粒子サイズとの特性により、膜24はエル
ビウムを沈降させず、バルクBSTで観測されるよりも
著しく高い欠陥集中度に耐えることが可能になる。この
絶縁膜に1%から3%の間のエルビウムをドーピングす
ることによって(ドーピングされないBSTに比較し
て)漏洩電流を1桁以上減少させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、超小型電子デバイ
スに使用する高誘電率薄膜に関し、より詳細には、かか
る薄膜の誘電特性を改善する方法に関する。
【0002】
【発明が解決しようとする課題】ディジタルコンピュー
タには、データを格納するため、たとえば、ダイナミッ
クランダムアクセスメモリ(DRAM)集積回路が使用
される。現在使用できるDRAMは、1つの結晶シリコ
ンチップの上につくられた1600万個を越すメモリセ
ルが含まれており、各メモリセルは、小型のコンデンサ
に接続された1つのトランジスタを含んでいるのが普通
である。動作の際、各コンデンサは1ビットの情報を記
憶するため個別に充電あるいは放電される。DRAMが
ダイナミックであるということは、データの完全性を保
持するため充電されたメモリセルを周期的にリフレッシ
ュあるいは再充電しなければならず、リフレッシュ動作
をしなければ、充電されたメモリセルは漏洩回路を介し
てある点まで急速に(一般に数分の1秒で)放電してし
まい、もはや充電状態に設定されないということにあ
る。
【0003】容量に対応してメモリセルがより小型にな
った64メガビット、256メガビット、1ギガビット
さらにそれよりも大容量のDRAMの製造を容易にする
ためには、必要な電荷をより小さいスペースで格納でき
るコンデンサの構造体と材料が必要になるが、最も有望
な開発方法の1つは、(ここでは50以上の誘電率を持
つ材料と定義されている)高誘電率材料の分野にある。
ジルコン酸チタン酸鉛(PZT)(lead zirconate tit
anate )、チタン酸バリウム(barium titanate )、チ
タン酸ストロンチウム(strontium titanate)、チタン
酸バリウムストロンチウム(barium strontium titanat
e )は、かかる材料のいくつかの一般的な例である。か
かる材料がDRAMや他の超小型電子技術に使用される
場合、電極と基礎構造体(underlying structure)の上
に(そのどちらにも大きな不都合を生じないで)これら
の材料を形成させることが可能であり、小漏洩電流特性
と長い誘電寿命を持ち、さらに殆どすべての使用方法に
対して、数百メガヘルツから数ギガヘルツまでの周波数
で高誘電率を持つていることが望ましい。
【0004】
【課題を解決する手段】本発明は、特性が改善されたチ
タン酸バリウム及び/或いはストロンチウム(以下BS
Tと記述する)絶縁膜をつくり出す方法と、これを含む
構造体に関する。BST材料は以前は大きな塊(bulk f
orm :以下バルク、たとえばバルクBSTというように
呼称する)製造されていたが、(通常5ミクロン以下)
の薄膜、即ち、半導体デバイス上の薄膜として形成され
た場合の、この材料の特性はまだよく解明されていな
い。ドーピングされていないバルクBSTの誘電率は、
おおよそ0.7ミクロンから10.ミクロンの粒子サイ
ズ中央値(median grain sizes)に対して最大になり、
より小さい粒子サイズに対しては、誘電率が急速に低下
する(したがって、粒子が極端に小さいBSTは通常望
ましくない)ことが知られている。都合の悪いことに、
(たとえばDRAMのコンデンサなど)サブミクロンの
超小型回路にBSTを使用すると、BSTの粒子サイズ
に特な制約が生じる。第1に、BST薄膜のアニール温
度は、基礎デバイス構造体を破壊しないように、バルク
BSTセラミックを焼結するために一般に使用される温
度よりも遥かに低く(バルクBSTでは1100度より
も高いのが普通なのに対して、通常700度以下に)維
持しなければならず、したがって、粒子の核形成(nucl
eation)と成長動力学(growth kinetics )が制限され
る。第2に、希望する膜厚は5ミクロンよりもずっと薄
く(望ましくは、0.05ミクロンと0.1ミクロンの
間に)しなければならないと同時に、たとえば多数のコ
ンデンサの全体に渡ってその誘電率の均一性を制御しか
つコンデンサを短絡しないようにすること及び、粒子サ
イズの中央値がBST膜厚の半分以下にする必要がある
ことが判明している。
【0005】サイズが0.7ミクロンから1.0ミクロ
ンの範囲のBST粒子は、ペロブスカイト結晶構造体
(perovskite crystal structure)の中で結合されてい
る少なくとも数百万個の単位格子(unit cell )を構成
しており、0.01ミクロンサイズのBSTの小粒子は
数千個の単位格子を含むだけである。より大きい粒子に
は、該粒子の外側の電子殻(shell )に存在する単位格
子の0.5%以下しかないのに対して、より小さい粒子
には、粒子の外側の電子殻に存在する単位格子の25%
があるのが普通である。このように、小粒子は、粒界組
成(grain boundary composition)に対する感度(sens
itivity )と格子ひずみ(lattice distortion)がずっ
と大きいという難点があると考えられている。その上、
分極(polarlization )の程度は、BSTの粒子サイ
ズ、結晶性、組成によって決まるうえ、バルクセラミッ
クで判明していることに従うことができないので、かか
る粒子サイズに対してBSTドーパントを付加する効果
を予測することは困難である。
【0006】現在のところ、(中央値サイズが10nm
(ナノメータ)から50nmの)小粒子で構成されてい
る薄膜のドーパントとしてエルビウムが有効であること
が判明している。我々は、700度以下の温度でアニー
ルされた薄膜中のエルビウムの溶解度(solubility)
は、バルクセラミックにおける溶解度よりもずっと大き
いと確信している。このような膜のいくつかの属性はセ
ラミックと異なっている。即ち、粒子サイズはずっと小
さく粒子表面面積はずっと大きく、膜は低温度で短時間
で形成されて、イオン性拡散(ionic diffusion )が制
限され、熱平衡が確立されず、基板との不整合に基づく
高いひずみが発生する。驚くべきことに、数パーセント
のエルビウムドーパントにより、かかる小粒子のBST
膜の誘電漏れ量(dielectric leakage)を小さくする利
点のあることが判明している。たとえば、BST膜を形
成するため有機金属分解法(MOD:metal-organic de
compsotion)の液状前駆体(liquid precursor)に酢酸
エルビウム(erbium acetate)を加えてもよい。この方
法は、スピンオン前駆体(spin-on precursors)を使用
したMOD、気相移植(vapor phase transportation)
を使用したMOD、MOD化学的気相成長法、ゾル−ゲ
ル、スパッタリングなど、多数の形式のBST成長法に
容易に適用できることが判明した。
【0007】このように、本発明には、チタン酸バリウ
ム及び/或いはストロンチウム絶縁膜を超小型電子デバ
イス上に形成する斬新な方法が含まれている。本方法で
は、エルビウム、チタン並びにバリウム及びストロンチ
ウムの少なくとも1つの元素とを化合させることによっ
て前駆体が準備されるが、前駆体の中のチタンに対する
エルビウムのモル比(molar ratio )は0.01から
0.05の間にあることが望ましい。かかる前駆体の1
つまたはそれ以上の層が堆積され高密度化されてデバイ
ス上に前駆体の膜が形成される。つぎにこの前駆体膜
は、酸素を含む雰囲気の中で700度以下(望ましくは
650度、より望ましくは600度以下)の温度でアニ
ールされる。このアニールにより、好ましくは粒子サイ
ズ中央値が10nmから50nmであるエルビウムがド
ーピングされたチタン酸バリウム及び/或いはストロン
チウム粒子を含む絶縁膜が形成される。
【0008】前駆体は、たとえば、酢酸バリウム(bari
um acetate)、酢酸ストロンチウム(strontium acetat
e )、乳酸チタンアンモニウム(titanium ammonium la
ctate )、硝酸エルビウム(erbium nitrate)及び/或
いは酢酸エルビウム(erbiumacetate)を普通の水溶液
(common aqueous solution )中で化合させることによ
り準備される。粘度を調整するため前駆体に他の有機溶
剤を加えてもよい。つくられたBST粒子は、バリウム
−ストロンチウムの広範囲な化合物の中で選ぶことがで
きる(当該粒子のバリウムストロンチウム格子サイト
(lattice sites)の40%から70%の間がバリウム
で占められていることが望ましい)。チタン濃度が高く
なるように絶縁膜をつくることができる。即ち、前駆体
の中のチタンの93%から99%だけをBST粒子に取
込むことができる。残ったチタンは、酸化チタンとして
境界領域(boundary region )に存在すると考えられて
いる。前駆体の準備には、前駆体の中のエルビウムに対
するマンガンのモル比が、0.1から1.0の間にある
ように、マンガン元素の化合物を付加することもでき
る。
【0009】また、本発明には、超小型電子デバイス上
に容量性構造体を形成する方法が含まれているが、通常
かかるコンデンサには第1電極と第2電極との間に配置
された複合絶縁膜(dielectric laminate )がある。本
方法は、基板上に第1電極を形成する方法を含んでい
る。さらに、本方法は、それぞれの膜がチタン並びにバ
リウム及びストロンチウムの少なくとも1つとを含む2
つあるいはそれ以上の膜を前記第1電極上に堆積させる
ことを含んでいる。その上、少なくとも1つの膜にはエ
ルビウムが含まれており、チタンに対するエルビウムの
比は0.01から0.05となっていることが望まし
い。さらにこの方法には、酸素を含む雰囲気の中で70
0度以下の温度で膜をアニールする工程が含まれてい
る。この方法によれば、ペロブスカイト結晶構造体をし
た複数の粒子を含む複合絶縁膜が形成され、各粒子は、
チタン、酸素並びにバリウム及びストロンチウムの少な
くとも1つとを含んでおり、その上これらの粒子は10
nmと50nmの間の粒子サイズであることが望ましい
と考えられている。エルビウムをドーピングした粒子
は、アニール工程中に複合絶縁膜の少なくとも副層(su
blayer)の中に形成される。本方法は、さらに前記複合
絶縁膜上に第2電極を形成する工程を含んでいる。
【0010】本発明によれば、超小型電子デバイス上に
容量性構造体を形成することができる。本構造体では、
一般に白金表面が対向した第1電極と第2電極の間に複
合絶縁膜が分散される。通常、この複合絶縁膜には、ペ
ロブスカイト結晶構造体でかつ10nmと50nmの間
の粒子サイズ中央値を持ち、各粒子が、チタン、酸素並
びにバリウム及びストロンチウムの少なくとも1つとを
含む2つあるいはそれ以上の粒子(普通は多数の粒子)
が含まれる。複合絶縁膜の少なくとも副層の中の粒子
は、エルビウムがドーピングされていることが望まし
い。かかる副層のチタンに対するエルビウムのモル比は
0.01から0.05の間になっていることが望まし
い。
【0011】ドーピングされた粒子には、エルビウムに
対するモル比が0.1から1.0の間にあるマンガンが
含まれる。また前に詳述したように、チタン濃度が高く
なるようにこの構造体をつくることができる。
【0012】
【発明の実施の形態】添付の図面を参照することによ
り、本発明の各種機能と各種利点を良く理解することが
できるであろう。
【0013】高誘電率(HDC)材料には、DRAM、
スタチックRAM、赤外線デバイスなど超小型電子デバ
イスに対する多数の応用例がある。本発明は、コンデン
サの一部ではない特性が改善されたHDC薄膜をつくる
ために使用できるが、これらの応用例では、容量性構造
体にHDC材料を使用するのが普通である。論議を進め
るため、HDC薄膜を含む容量性構造体を図1に示す。
【0014】一部がつくられた超小型電子デバイス10
が図1Aに示されている。本デバイスには、(望ましく
は2酸化シリコンの)基礎絶縁層14のある(たとえば
シリコンの)半導体基板12が含まれている。(望まし
くは白金の)第1電極18は、(たとえば窒化チタン
の)拡散障壁(diffusion barrier )16を介して基板
に電気的に接続されており、この構造は、基板12のシ
リコンが第1電極18を介して拡散し、電極−BST界
面(interface )に二酸化シリコンが形成することを防
止するために使用されている。
【0015】薄膜のBST前駆体溶液は、酢酸バリウ
ム、酢酸ストロンチウム、乳酸チタンアンモニウムな
ど、適切な個々の前駆体の水溶液として準備される。個
々の前駆体はそれぞれ(たとえば0.2ミクロンレベル
に)濾過されて、膜の完全性を損なう恐れのある粒子
(particulates)が除去されることが望ましい。ついで
個々の前駆体が混合され、前駆体溶液の化学量(stoich
iometry )(即ち、モル比)は、希望するBST膜、た
とえば(Ba0.67、Sr0.33)TiO3 に必要な化学量
に調節される。この時点で、前記溶液は、重量で10%
から15%の酸素を含むのが普通である。
【0016】かかる前駆体溶液はエルビウムを付加する
ように修正できる。たとえば、溶液中のチタンに対する
エルビウムのモル比がおおよそ0.02になるように、
酢酸エルビウム及び/或いは硝酸エルビウムをこの溶液
に加えてもよい。漏れ量を減少させるため正しい化学量
のBST溶液にエルビウムを付加した場合、(1)前駆
体溶液にさらにチタン(たとえば、乳酸チタン)を付加
する、(2)前駆体溶液に、マンガン(たとえば、酢酸
マンガン及び/或いは硝酸マンガン)など、アクセプタ
ドーパントを付加する、あるいは(3)(1)と(2)
の化合物を付加する、ことにより、エルビウムの付加を
補償して、最終的に得られる膜の誘電漏れ量をさらに減
少させることができると考えられる。利点を得るため
に、1:1の正確な補償をする必要はないであろう。ま
た、このようにマンガン及び/或いはチタンを付加する
ことは、補償をせずにエルビウムをドーピングしたBS
Tの実験で観測された誘電率の減少を相殺(offset)す
るかもしれない(さらにかかる化合物でさえ誘電率を改
善することができる)。
【0017】スピンオン法(spin-on technique )によ
る応用例として、前駆体溶液を気相化して大部分の水分
を除去してもよい。残留物質は、粘性及び堆積厚さを調
整するため、たとえばエチレングリコールモノメチール
エーテル(EGME)(ethylene glycol monomethyl e
ther)、イソブチルアルコール(isobutyl alcohol)あ
るいはメトキシメタノール(methoxymethanol )など、
別の溶剤を使用して(普通は溶剤に対する残留物質のモ
ル比が1:1から1:2となるように)混合される。さ
らに本前駆体溶液は、0.2ミクロンのシリンジ(syri
nge )を介して濾過され、たとえばデバイス10を含む
ウェハー上に(希望する膜厚に依存するが、普通は20
00rpmから3500rpmで)回転コーティング
(spin-coated )される。
【0018】超小型電子デバイス10上の回転コーティ
ングが終わった後の第1の前駆体膜20が図1Bに示さ
れている。この膜は、たとえば、10nmから50nm
の厚さに限定することができるが、膜厚が大きいと、続
くMOD反応を完了させることが困難になる。回転コー
ティングが終わった後では、溶剤を除去しかつ膜20に
ボイドが生じることを防止するため、(窒素の雰囲気の
中で80度から200度で)高密度化工程を使用するの
が普通である。この工程に続いて、有機金属を分解しさ
らに膜20を高密度化するため、(たとえば、O2 、N
2 OあるいはO 3 など、酸素の雰囲気中で、400度か
ら500度、望ましくは450度で)熱乾燥(firing)
がおこなわれる。
【0019】上に説明した方法で回転コーティングされ
高密度化された後の(この例では同一前駆体の)第2の
前駆体膜22が図1Cに示されている。希望する厚さを
得るため最終アニール工程の前にさらにいくつかの前駆
体膜を付加してもよい。最終アニール温度は、500度
から700度の範囲にあるのが普通であり(650度以
下が望ましく、アモルファスBSTの核形成温度によっ
て制限されなければ、600度以下がより望ましい)、
アニールは、O2 、N2 OあるいはO3 など、酸素の雰
囲気中で行われる。このアニール中、アモルファスBS
T膜の中でペロブスカイト相BST結晶が核形成され、
10nmから50nmの普通のサイズに成長する。BS
T膜中のエルビウムドーパントに関する分布について
は、現在のところまだ十分には判っていないが、このよ
うな温度と小粒子サイズで形成された膜は、エルビウム
が第2相に沈降(precipitaion)せず、バルクBSTよ
りずっと高い欠陥集中度(defect concentrations )に
耐えると考えられている。
【0020】図1Dに示す絶縁膜24は、エルビウムド
ーパントが付加された結晶BST膜である。この膜は前
駆体膜20、22から形成され、(両方の膜の材料を含
むある種のBST結晶が形成され)アニール中に継ぎ目
無しで結合すると考えられている。デバイス10のコン
デンサ構造体を完成するためには、(たとえば上部の)
第2の(望ましくは白金の)電極26を絶縁膜24の上
に堆積させてもよい。BSTと第2電極の界面に吸収さ
れているかもしれない水分をすべて除去するため、電極
26を(たとえば、550度でO2 の中で1時間)堆積
させた後、デバイス10を事後アニール(post-anneal
)することが望ましい。
【0021】図1の構造と同じようにつくられた構造体
上で取られた容量性測定値(capacitive measurements
)の実験データが示されている。厚さが約100nm
で粒子サイズが20nmのMODBST絶縁膜24が、
白金の最上部層とZr 2 障壁層16とを備えた電極1
8の上に堆積させた。Zr 2 障壁は非導通性なので、
たとえば、DRAMに応用する場合、TiNのような導
通性障壁によって置換されることが望ましい。第2の白
金電極26は、膜24の上に堆積しておおよそ1000
0平方ミクロンの面積のコンデンサを形成した。この構
造体は、試験ウェハーの全面にわたって何回も繰り返さ
れた。一連の試験ウェハーは、1モルづつ増分して付加
されたエルビウムを含む化学量の正しいBST前駆体溶
液を使用して準備され、温度25度のもとで1.6ボル
トの直流バイアスと100キロヘルツで、発振器からの
10ミリボルトの信号を使用して、いくつかの容量性構
造体の測定値が取られた。これらの測定値をウェハー毎
に平均して、表1のデータを得た。
【表1】
【0022】これら特定の結果は、エルビウムをドーピ
ングしたすべてのレベルで、ドーピングしないBSTよ
りも誘電率が減少していることを示している。しかし、
3%までのエルビウムのドーピングに対しては、ドーピ
ングしないBSTに比較して漏洩電流も減少している
(2%のエルビウムに対しては1桁以上の減少を伴って
いる)。十分に解明されていないが、(たとえば0.3
モル%から3モル%の)小範囲のエルビウム濃度が付加
されると、かかる小粒子薄膜の誘電漏れ量が減少するこ
とは明かである。エルビウムの濃度が大きくなると、誘
電漏れ量は実際に増加する。
【0023】図2に示すように、改善された誘電体構造
体を形成することができる。この構造体は、3個の別々
の(しかし必ずしも違っていなくてもよい)副層32、
34、36を含む絶縁膜24を示している。本明細書の
中で説明したようなMOD成長法を層毎に使用すると、
異なる成分比の前駆体を使用してこのような構造体を形
成することができる。たとえば、ドーパント材料が少し
しか無くてもあるいは全く無くても、アニールされたと
きに(Ba0.67、Sr0.33)TiO3 粒子を形成する化
学量を使用して、副層34を堆積させることができる。
かかる層には、室温に近いキューリー点(Curie point
)があり、したがって誘電率が最大になる(が誘電漏
れ量の値は大きくなる)。しかし、たとえば、(多分、
副層34とは異なるバリウム対ストロンチウム比を備
え)2%のエルビウムドーパントを含むBSTを形成す
る化学量で副層32、36を堆積させることができる。
このBSTは本実験で若干低い誘電率となったが、漏洩
特性は著しく改善された。
【0024】もし薄い副層32、36を使用して漏洩電
流を制御できれば、このような容量性構造体に比較的厚
い副層34を使用できる。アニール中、複数の層の間で
層間混合(cross-mixing)が発生することがあり、特殊
な例として、エルビウム濃度にグレードがあると、隣接
副層32、34、36間で同様にグレードがついた遷移
領域が存在することになる。これ以後ラミネートされた
構造体は、誘電特性が改善された1枚の絶縁膜として処
理される。
【0025】本発明は、ここに説明した特定の例に限定
されるものとして解釈されるべきではない。何故なら
ば、これらの例は説明と考えるべきであり、制限的に使
用されていないからである。特定の材料や処理方法が詳
細に説明されているが、これに代わる多数の材料や処理
方法が存在する。たとえば、電極は、Pt、Pd、R
h、Au、Ir、RuO2 、TaSiN、TiSiNあ
るいはこれらの合金でつくることができる。障壁層16
は、たとえばZrN、HfN、TaSiNあるいはTi
SiNで交互につくることができる。本発明は非常に多
種類のHDC容量性構造体に適用可能であるから、本明
細書の中で論議された容量性構造体の形状は、分かり易
くするためのものである。エルビウムを含む副層が、エ
ルビウムを含まない2つの副層の間にサンドイッチされ
るように、誘電体副層を逆にしてもよい。同様に、1つ
の副層にそれぞれのタイプを使用してもよいし、全部で
3つ以上の副層を使用してもよい。同様に、電極および
誘電体の形成の順序づけは説明と異なってもよく(たと
えば、BST層を形成してから両電極を形成してもよ
い)、この場合、上に説明しなかった他の電極材料(た
とえば、低溶融点の材料)を使用してもよい。また、境
界領域で酸化チタンを形成できる高濃度のチタンを含む
前駆体は、本発明の中で理解される。MODにはMOC
VD、プラズマエンハンス型CVD、スパッタリングの
ような物理的気相成長法などのCVDが含まれているの
で、ドーパント膜成長法によるBSTはMODによって
制限されない。
【0026】以上の説明に関してさらに以下の項を開示
する。 (1)超小型電子デバイス上にチタン酸バリウム及び/
或いはストロンチウムの絶縁膜を形成する方法であっ
て、(a)チタン、エルビウム並びにバリウム及びスト
ロンチウムの少なくとも1つの元素の化合物を混合し
て、前記チタンに対する前記エルビウムのモル比が0.
01から0.05の間である前駆体を準備し、(b)前
記前駆体の1つあるいはそれ以上の層を堆積させかつ高
密度化して、前記デバイス上に前駆体膜を形成し、
(c)酸素を含む雰囲気の中で700度以下の温度で前
記前駆体膜をアニールすることにより、10nmから5
0nmの間の粒子サイズ中央値を有し、エルビウムがド
ーピングされた、複数のチタン酸バリウム及び/或いは
ストロンチウム粒子を含む前記絶縁膜を形成し、エルビ
ウムを付加することによって前記絶縁膜に対して観測さ
れる誘電体漏洩電流を減少させる、ことを含む前記方
法。
【0027】(2)第1項記載の方法であって、前記前
駆体を準備する工程は、マンガン元素の化合物を前記化
合物へ混合して、前記前駆体の中の前記エルビウムに対
する前記マンガンのモル比が0.1から1.0の間にな
るようにすることを、さらに含むことを特徴とする方
法。
【0028】(3)第1項記載の方法であって、93%
から99%の間の前記チタンは、前記粒子に取り込ま
れ、前記チタンの残りは粒界に存在することを特徴とす
る方法。
【0029】(4)第1項記載の方法であって、前記粒
子中の40%から70%の間のバリウム−ストロンチウ
ム格子サイトはバリウムで占められることを特徴とする
方法。
【0030】(5)第1項記載の方法であって、前記ア
ニール工程は650度以下で行われることを特徴とする
方法。
【0031】(6)第1項記載の方法であって、前記ア
ニール工程は600度以下で行われることを特徴とする
方法。
【0032】(7)第1項記載の方法であって、前記前
駆体を準備する工程は、乳酸チタンアンモニウム、硝酸
エルビウム及び/或いは酢酸エルビウム並びに酢酸バリ
ウム及び酢酸ストロンチウムの少なくとも1つを共通の
水溶液中で混合させることを含むことを特徴とする方
法。
【0033】(8)第7項記載の方法であって、前記水
溶液は、有機溶剤をさらに含むことを特徴とする方法。
【0034】(9)超小型電子デバイス上に容量性構造
体を形成する方法であって、前記容量性構造体は第1電
極と第2電極との間に配置された複合絶縁膜を備え、
(a)基板上に前記第1電極を形成し、(b)前記第1
電極上に2つあるいはそれ以上の膜を堆積させ、前記膜
はチタンと、バリウムとストロンチウムの少なくとも1
つとを含み、前記膜の少なくとも1つは、前記チタンに
対するモル比が0.01から0.05の間になるエルビ
ウムをさらに含み、(c)酸素を含む雰囲気の中で70
0度以下の温度で、前記膜をアニールすることにより、
ペロブスカイト結晶構造体をした複数の粒子を含む前記
複合絶縁膜を形成し、前記粒子は、チタン、酸素並びに
バリウム及びストロンチウムの少なくとも1つとを含み
かつ10nmから50nmの間の粒子サイズ中央値を有
し、前記複合絶縁膜の少なくとも1つの副層中の前記粒
子はドーピングされた粒子でありかつエルビウムをさら
に含み、(d)前記複合絶縁膜上に第2電極を形成す
る、ことを特徴とする方法。
【0035】(10)第9項記載の方法であって、93
%から99%の間の前記チタンは、前記粒子に取り込ま
れ、前記チタンの残りは酸化チタンを含みかつ前記境界
領域に存在することを特徴とする方法。
【0036】(11)第9項記載の方法であって、エル
ビウムを含む前記膜の少なくとも1つは、前記ドーピン
グされた粒子が、前記アニール工程の後で前記エルビウ
ムに対するモル比が0.1から1.0の間にあるマンガ
ンを含むように、マンガンをさらに含むことを特徴とす
る方法。
【0037】(12)超小型電子デバイス上の容量性構
造体であって、(a)対向する白金の表面を持つ第1と
第2の導電性電極と、(b)前記対向する白金表面の間
に分散される複合絶縁膜であって、各粒子がチタン、酸
素並びにバリウム及びストロンチウムの少なくとも1つ
とを含みかつ10nmから50nmの間の粒子サイズ中
央値を有する、ペロブスカイト結晶構造体をした2つあ
るいはそれ以上の粒子を含む前記複合絶縁膜と、(c)
ドーピングされた粒子である前記粒子を含む前記複合絶
縁膜の少なくとも1つの副層であって、前記ドーピング
された粒子はさらにエルビウムを含みかつチタンに対す
るエルビウムのモル比が0.01から0.5の間にある
ことにより、エルビウムを付加することが前記複合絶縁
膜を介した漏洩電流を減少させる少なくとも1つの副層
と、を含むことを特徴とする容量性構造体。
【0038】(13)第12項記載の構造体であって、
前記ドーピングされた粒子は、前記エルビウムに対する
モル比が0.1から1.0の間にあるようにマンガンを
さらに含むことを特徴とする構造体。
【0039】(14)第12項記載の構造体であって、
前記複合絶縁膜の少なくとも一部の中の前記粒子間の前
記境界領域にある酸化チタンをさらに含み、前記酸化チ
タンは前記複合絶縁膜に含まれるチタンの全量の0.1
%から7%の間のチタンを含むことを特徴とする構造
体。
【0040】(15)第12項記載の構造体であって、
前記粒子は第1電極と第2電極との間の2つあるいはそ
れ以上の副層の中でおおまかに配列され、隣接する複数
の前記副層はストロンチウムに対して異なる相対濃度の
バリウムを含んでいることを特徴とする構造体。
【0041】(16)(たとえば10nmから50nm
と)粒子サイズが小さいBST絶縁膜24に、比較的大
きいパーセンテージ(0.3%から3%)のエルビウム
ドーパントを取り込んだ半導体デバイスとその製造工程
が開示されている。絶縁膜24は(BSTに接触する白
金層を持つことが望ましい)電極18、26の間に配置
され、相対的に誘電率が高く相対的に漏洩電流が小さい
容量性構造体を形成することが望ましい。バルクBST
の焼結温度よりも十分に低い温度と共に、本薄膜の堆積
と小粒子サイズとの特性により、前記膜はエルビウムを
沈降させず、バルクBSTで観測されるよりも著しく高
い欠陥集中度に耐えることが可能になることは明かであ
る。かかる絶縁膜に対して、1%から3%の間のエルビ
ウムをドーピングすることによって(ドーピングされな
いBSTに比較して)漏洩電流を1桁以上減少させるこ
とができる。
【0042】
【関連出願に対する相互参照】本願と同一日付で出願し
た下記関連出願の開示内容を本願に明確に組み入れるこ
とにする。 TI番号 通し番号 出願日 発明者 タイトル A-40446 08/315,454 9/30-94 Kulwicki 他 ほう素を使用したバリウムス トロンチウムチタン酸塩(B ST)薄膜の改善 TI-19675 08/315,648 9/30-94 Tsu 他 ホルミウムドナードーピング によるバリウムストロンチウ ムチタン酸塩(BST)薄膜 の改善 下記出願は本願に関連している。 TI-19554 08/3283,44 8/01/94 Summerfelt 高誘電率材料を使用した電極 のための導電性アモルファス 窒化物障壁層
【図面の簡単な説明】
【図1】本発明の方法にしたがってつくられた容量性構
造体の1実施例の立面図の断面を示す図であって、A
は、一部がつくられた超小型電子デバイスを示す図、B
は超小型電子デバイス上の回転コーティングが終わった
後の第1の前駆体膜を示す図、Cは回転コーティングさ
れ高密度化された後の第2の前駆体膜を示す図、Dはエ
ルビウムドーパントが付加された結晶BST膜(絶縁
膜)を示す図。
【図2】各種組成のBSTの3層からつくられた複合絶
縁膜を備えた実施例の一部の断面を示す図。
【符号の説明】
10 超小型電子デバイス 12 半導体基板 14 基礎絶縁層 16 拡散障壁層 18 第1電極 20 第1の前駆体膜 22 第2の前駆体膜 24 複合絶縁膜 26 第2電極 32、34、36 副層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 超小型電子デバイス上にチタン酸バリウ
    ム及び/或いはストロンチウムの絶縁膜を形成する方法
    であって、(a)チタン元素、エルビウム元素並びにバ
    リウム及びストロンチウムの少なくとも1つの元素の化
    合物を混合させて、前記チタンに対する前記エルビウム
    のモル比が0.01から0.05の間である前駆体を準
    備し、(b)前記前駆体の1つあるいはそれ以上の層を
    堆積させかつ高密度化して、前記デバイス上に前駆体膜
    を形成し、(c)酸素を含む雰囲気の中で700度以下
    の温度で前記前駆体膜をアニールすることにより、10
    nmから50nmの間の粒子サイズ中央値を有し、エル
    ビウムがドーピングされた、複数のチタン酸バリウム及
    び/或いはストロンチウム粒子を含む前記絶縁膜を形成
    し、エルビウムを付加することによって前記絶縁膜に対
    して観測される誘電体漏洩電流を減少させる、ことを含
    む前記方法。
  2. 【請求項2】 超小型電子デバイス上に容量性構造体を
    形成する方法であって、前記容量性構造体は第1電極と
    第2電極との間に配置された複合絶縁膜を備え、(a)
    基板上に前記第1電極を形成し、(b)前記第1電極上
    に2つあるいはそれ以上の膜を堆積させ、前記膜はチタ
    ンと、バリウムとストロンチウムの少なくとも1つとを
    含み、前記膜の少なくとも1つは、前記チタンに対する
    モル比が0.01から0.05の間になるエルビウムを
    さらに含み、(c)酸素を含む雰囲気の中で700度以
    下の温度で、前記膜をアニールすることにより、ペロブ
    スカイト結晶構造体をした複数の粒子を含む前記複合絶
    縁膜を形成し、前記粒子は、チタン、酸素並びにバリウ
    ム及びストロンチウムの少なくとも1つとを含みかつ1
    0nmから50nmの間の粒子サイズ中央値を有し、前
    記複合絶縁膜の少なくとも1つの副層中の前記粒子はド
    ーピングされた粒子でありかつエルビウムをさらに含
    み、(d)前記複合絶縁膜上に第2電極を形成する、こ
    とを特徴とする方法。
  3. 【請求項3】 超小型電子デバイス上の容量性構造体で
    あって、(a)対向する白金の表面を持つ第1と第2の
    導電性電極と、(b)前記対向する白金表面の間に分散
    される複合絶縁膜であって、各粒子がチタン、酸素並び
    にバリウム及びストロンチウムの少なくとも1つとを含
    みかつ10nmから50nmの間の粒子サイズ中央値を
    有する、ペロブスカイト結晶構造体をした2つあるいは
    それ以上の粒子を含む前記複合絶縁膜と、(c)ドーピ
    ングされた粒子である前記粒子を含む前記複合絶縁膜の
    少なくとも1つの副層であって、前記ドーピングされた
    粒子はさらにエルビウムを含みかつチタンに対するエル
    ビウムのモル比が0.01から0.5の間にあることに
    より、エルビウムを付加することが前記複合絶縁膜を介
    した漏洩電流を減少させる少なくとも1つの副層と、を
    含むことを特徴とする容量性構造体。
JP7255400A 1994-09-30 1995-10-02 エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良 Pending JPH08198669A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/315,725 US5635741A (en) 1994-09-30 1994-09-30 Barium strontium titanate (BST) thin films by erbium donor doping
US315725 1994-09-30

Publications (1)

Publication Number Publication Date
JPH08198669A true JPH08198669A (ja) 1996-08-06

Family

ID=23225775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7255400A Pending JPH08198669A (ja) 1994-09-30 1995-10-02 エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良

Country Status (6)

Country Link
US (2) US5635741A (ja)
EP (1) EP0709355B1 (ja)
JP (1) JPH08198669A (ja)
KR (1) KR960012511A (ja)
DE (1) DE69513782T2 (ja)
TW (1) TW376562B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382013B2 (en) 2004-09-30 2008-06-03 Tdk Corporation Dielectric thin film, dielectric thin film device, and method of production thereof

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012785B2 (ja) * 1995-07-14 2000-02-28 松下電子工業株式会社 容量素子
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
JPH09331020A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
KR100223939B1 (ko) * 1996-09-07 1999-10-15 구본준 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6527865B1 (en) 1997-09-11 2003-03-04 Applied Materials, Inc. Temperature controlled gas feedthrough
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US6074885A (en) * 1997-11-25 2000-06-13 Radiant Technologies, Inc Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures
TW370723B (en) * 1997-11-27 1999-09-21 United Microelectronics Corp Method for reducing current leakage of high capacitivity materials
WO2000002237A1 (de) * 1998-07-06 2000-01-13 Infineon Technologies Ag Dram-speicherkondensator und verfahren zu dessen herstellung
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
KR100505397B1 (ko) 1998-12-30 2006-05-16 주식회사 하이닉스반도체 반도체메모리소자의캐패시터제조방법
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6191479B1 (en) * 1999-02-13 2001-02-20 Advanced Micro Devices, Inc. Decoupling capacitor configuration for integrated circuit chip
IL143649A0 (en) * 1999-02-17 2002-04-21 Ibm Microelectronic device for storing information and method thereof
US6258655B1 (en) 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors
US6160524A (en) * 1999-03-17 2000-12-12 The United States Of America As Represented By The Secretary Of The Army Apparatus and method for reducing the temperature sensitivity of ferroelectric microwave devices
DE19926766A1 (de) * 1999-06-11 2000-12-21 Infineon Technologies Ag Ferroelektrischer Transistor und Verfahren zu dessen Betrieb
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
KR100335494B1 (ko) * 1999-10-30 2002-05-08 윤종용 Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
US6919273B1 (en) * 1999-12-09 2005-07-19 Tokyo Electron Limited Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film
KR100376987B1 (ko) * 1999-12-28 2003-03-26 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6528377B1 (en) 2000-02-10 2003-03-04 Motorola, Inc. Semiconductor substrate and method for preparing the same
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
KR100372018B1 (ko) * 2000-04-25 2003-02-14 주식회사 에버테크 반도체 메모리 소자의 캐패시터 및 그 제조 방법
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
WO2002002842A2 (en) * 2000-06-29 2002-01-10 Applied Materials, Inc. Low temperature cvd bst deposition
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6432546B1 (en) 2000-07-24 2002-08-13 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6451664B1 (en) * 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US6617266B2 (en) 2001-04-12 2003-09-09 Applied Materials, Inc. Barium strontium titanate annealing process
KR20020079045A (ko) * 2001-04-12 2002-10-19 김상섭 누설전류 억제 구조의 메모리 소자
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6917511B1 (en) * 2001-08-14 2005-07-12 Neophotonics Corporation Reactive deposition for the formation of chip capacitors
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
DE10246584B4 (de) * 2002-10-05 2005-05-19 Fachhochschule Kiel Substrat mit darauf befindlichem keramischen Film und dessen Verwendung
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US7112541B2 (en) 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7273823B2 (en) 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
US7795663B2 (en) * 2005-06-21 2010-09-14 E. I. Du Pont De Nemours And Company Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
JP4956939B2 (ja) * 2005-08-31 2012-06-20 Tdk株式会社 誘電体膜及びその製造方法
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US8415227B2 (en) * 2011-08-29 2013-04-09 Intermolecular, Inc. High performance dielectric stack for DRAM capacitor
WO2014209323A1 (en) * 2013-06-27 2014-12-31 Empire Technology Development Llc Display integrated energy storage apparatus
US11329389B2 (en) * 2018-07-26 2022-05-10 Board Of Regents, The University Of Texas System Method for fabricating a hyperbolic metamaterial having a near-zero refractive index in the optical regime
CN115151849A (zh) 2020-01-29 2022-10-04 普赛昆腾公司 低损耗高效率光子移相器
WO2021178332A1 (en) 2020-03-03 2021-09-10 Psiquantum, Corp. Fabrication method for photonic devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863883A (en) * 1986-05-05 1989-09-05 Cabot Corporation Doped BaTiO3 based compositions
JP2649342B2 (ja) * 1986-12-04 1997-09-03 太陽誘電株式会社 電子部品用磁器の製造方法
US5453262A (en) * 1988-12-09 1995-09-26 Battelle Memorial Institute Continuous process for production of ceramic powders with controlled morphology
EP0430172B1 (en) * 1989-11-30 1994-05-18 Taiyo Yuden Co., Ltd. Solid dielectric capacitor and method of manufacture
DE69106463T2 (de) * 1990-03-28 1995-08-31 Taiyo Yuden Kk Keramischer Kondensator und seine Herstellung.
JPH0779004B2 (ja) * 1990-10-31 1995-08-23 株式会社村田製作所 誘電体磁器組成物
DE4200356C2 (de) * 1991-01-11 2000-05-18 Murata Manufacturing Co Verfahren zur Herstellung einer nicht-reduzierbaren dielektrischen keramischen Zusammensetzung
JP2871135B2 (ja) * 1991-02-16 1999-03-17 株式会社村田製作所 非還元性誘電体磁器組成物の製造方法
TW242191B (ja) * 1991-06-05 1995-03-01 Taiyo Yuden Kk
JP2879865B2 (ja) * 1992-01-16 1999-04-05 太陽誘電株式会社 誘電体磁器組成物の製造方法
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
US5314651A (en) * 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
EP0571948B1 (en) * 1992-05-29 2000-02-09 Texas Instruments Incorporated Donor doped perovskites for thin film dielectrics
EP0581251A3 (en) * 1992-07-31 1995-02-08 Taiyo Yuden Kk Ceramic materials with a high dielectric constant and capacitors made from them.
JP3227859B2 (ja) * 1993-01-08 2001-11-12 株式会社村田製作所 非還元性誘電体磁器組成物
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH0773732A (ja) * 1993-06-23 1995-03-17 Sharp Corp 誘電体薄膜素子及びその製造方法
US5453908A (en) * 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382013B2 (en) 2004-09-30 2008-06-03 Tdk Corporation Dielectric thin film, dielectric thin film device, and method of production thereof

Also Published As

Publication number Publication date
EP0709355B1 (en) 1999-12-08
TW376562B (en) 1999-12-11
KR960012511A (ko) 1996-04-20
DE69513782D1 (de) 2000-01-13
US5731220A (en) 1998-03-24
EP0709355A1 (en) 1996-05-01
US5635741A (en) 1997-06-03
DE69513782T2 (de) 2000-06-29

Similar Documents

Publication Publication Date Title
JPH08198669A (ja) エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良
US5453908A (en) Barium strontium titanate (BST) thin films by holmium donor doping
US6331325B1 (en) Barium strontium titanate (BST) thin films using boron
US6172385B1 (en) Multilayer ferroelectric capacitor structure
JP3133922B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US6352866B1 (en) Method for improving the sidewall stoichiometry of thin film capacitors
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
US6258655B1 (en) Method for improving the resistance degradation of thin film capacitors
US5721043A (en) Method of forming improved thin film dielectrics by Pb doping
US6952029B1 (en) Thin film capacitor with substantially homogenous stoichiometry
US6432473B1 (en) PB substituted perovskites for thin films dielectrics
JP2007048765A (ja) 半導体記憶装置および絶縁体層の形成方法
JP3277097B2 (ja) 強誘電体薄膜の製造方法
US20050191765A1 (en) Thin film capacitor with substantially homogenous stoichiometry
JPH10152398A (ja) 強誘電体薄膜の形成方法
JPH04184911A (ja) 薄膜コンデンサ
JPH10152397A (ja) 常誘電体薄膜の形成方法
JP2002299573A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
JP2001127266A (ja) 強誘電体薄膜の製造方法、強誘電体キャパシタ、強誘電体メモリセルおよび強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060602