JP3732098B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3732098B2 JP3732098B2 JP2001041098A JP2001041098A JP3732098B2 JP 3732098 B2 JP3732098 B2 JP 3732098B2 JP 2001041098 A JP2001041098 A JP 2001041098A JP 2001041098 A JP2001041098 A JP 2001041098A JP 3732098 B2 JP3732098 B2 JP 3732098B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate insulating
- oxygen
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 45
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 38
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 34
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 34
- 239000000470 constituent Substances 0.000 claims description 32
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 28
- 239000010936 titanium Substances 0.000 claims description 28
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- 239000010941 cobalt Substances 0.000 claims description 19
- 229910017052 cobalt Inorganic materials 0.000 claims description 19
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 229910052735 hafnium Inorganic materials 0.000 claims description 16
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 62
- 229910052760 oxygen Inorganic materials 0.000 description 62
- 239000001301 oxygen Substances 0.000 description 62
- 238000009792 diffusion process Methods 0.000 description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 38
- 239000003990 capacitor Substances 0.000 description 35
- 230000000694 effects Effects 0.000 description 27
- 239000000654 additive Substances 0.000 description 21
- 230000000996 additive effect Effects 0.000 description 21
- 238000004458 analytical method Methods 0.000 description 18
- 239000004020 conductor Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 239000007772 electrode material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 5
- 238000000329 molecular dynamics simulation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003970 interatomic potential Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に係り、高誘電率材料を用いた半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置の微細化にともない、トランジスタにおけるゲートの長さが0.15μm、ゲート絶縁膜の膜厚は、SiO2を用いた場合、2 nm以下にまで薄くすることが要求されている。絶縁膜の厚さがこれほどまで薄くなるとトンネル電流が無視できないほど大きくなる。このためSiO2より誘電率の高い絶縁体材料を用いることにより、誘電特性を保ちつつ,物理的膜厚を厚くすることが考えれらている。高誘電率材料の候補としては,例えば日経マイクロデバイスの2000年2月号(93ページ〜106ページ)に記述されているように、酸化ジルコニウムや酸化ハフニウムが考えられている。しかし、酸化ジルコニウムや酸化ハフニウムは、例えば1999 IEEE (the Institute of Electrical and Electronics Engineers) International Electron Devices Meetingの講演論文集(99ページから133ページの講演番号6.1および145ページから148ページの講演番号6.4)に記載されているように、シリコン基板との界面において1.5 nm〜2.5 nm程度の膜厚の反応化合物を形成する。
【0003】
【発明が解決しようとする課題】
そして、この反応化合物が生じると、特性の低下を引き起こす恐れがある。
【0004】
そこで、本発明は、、係る特性低下を抑制して信頼性の高い半導体装置を提供することにある。
【0005】
【課題を解決するための手段】
発明者らは、酸化ジルコニウムを主構成元素とした絶縁膜から酸素が拡散しにくくする手段を得るために鋭意研究を行った結果、酸化ジルコニウムにハフニウムまたはチタンを添加することが有効であることを見出した。また、発明者らは、酸化ハフニウムを主構成元素とした絶縁膜から酸素が拡散しにくくする手段を得るために鋭意研究を行った結果、酸化ハフニウムにチタンを添加することが有効であることを見出した。発明者らは、さらに、酸化ジルコニウムや酸化ハフニウムを主構成元素とした絶縁膜との界面で酸素が拡散しにくい電極材料が、コバルトシリサイドとシリコンであることを見出した。
本願発明の課題は例えば、下記の構成を備えた半導体装置により解決される。
(1):半導体基板と、
前記半導体基板の一主面側に形成された酸化ジルコニウムを主構成材料とするゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜とを備え、
前記ゲート絶縁膜がハフニウムを0.04at.%以上12at.%以下の濃度で含有すること。
なお、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることが望ましい。
(2):半導体基板と、
前記半導体基板の一主面側に形成された酸化ジルコニウムを主構成材料とするゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜とを備え、
前記ゲート絶縁膜がチタンを0.02at.%以上8at.%以下の濃度で含有すること。
なお、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることが望ましい。
(3):半導体基板と、
前記半導体基板の一主面側に形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜とを備え、
前記ゲート絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有すること。
【0006】
なお、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることが望ましい。
(4):前記半導体基板の一主面側に、第一容量電極と、前記第一容量電極に接するように形成された酸化ジルコニウムを主構成材料とする容量絶縁膜と、前記容量絶縁膜に接するように形成された第二容量電極とを備え、
前記容量絶縁膜がハフニウムを0.04at.%以上12at.%以下の濃度で含有し、第一容量電極と第二容量電極のうちの少なくとも一方がコバルトシリサイドまたはシリコンを主構成材料とすること。
(5):前記半導体基板の一主面側に、第一容量電極と、前記第一容量電極に接するように形成された酸化ジルコニウムを主構成材料とする容量絶縁膜と、前記容量絶縁膜に接するように形成された第二容量電極とを備え、
前記容量絶縁膜がチタンを0.02at.%以上8at.%以下の濃度で含有し、第一容量電極と第二容量電極のうちの少なくとも一方がコバルトシリサイドまたはシリコンを主構成材料とすること。
(6):前記半導体基板の一主面側に、第一容量電極と、前記第一容量電極に接するように形成された酸化ハフニウムを主構成材料とする容量絶縁膜と、前記容量絶縁膜に接するように形成された第二容量電極とを備え、
前記容量絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有し、第一容量電極と第二容量電極のうちの少なくとも一方がコバルトシリサイドまたはシリコンを主構成材料とすること。
【0007】
なお、前述のシリコン基板と酸化ジルコニウムや酸化ハフニウムとの海面における反応化合物は、酸化ジルコニウムや酸化ハフニウムから酸素が抜けて、シリコン基板へ拡散して形成されたものであり、酸化ジルコニウムや酸化ハフニウムに酸素欠損ができることを意味する。この酸素欠損は、特性を低下させる原因になる。また、酸化ジルコニウムや酸化ハフニウムを主構成材料とするゲート絶縁膜からゲート電極に酸素が拡散して酸素欠損ができることもあり、これも同様に特性低下を引き起こす原因となる。
【0008】
さらに、トランジスタのゲート部分だけではなく、半導体メモリのメモリキャパシタ部における容量絶縁膜にも、微細化に伴って高誘電率材料が用いられるようになり、これにも酸化ジルコニウムや酸化ハフニウムが候補として考えられている。しかし、前記と同様に酸化ジルコニウムや酸化ハフニウムを主構成材料とする容量絶縁膜から容量電極に酸素が拡散して酸素欠損ができることもあり、容量低下等の特性低下(劣化)を引き起こす恐れがある。
【0009】
前述の本発明により、特性低下等を抑制し、信頼性の高い半導体装置を提供することができる。また、それにより、歩留りの高い半導体装置を提供することにある。
【0010】
具体的には、前記本発明のゲート構造を採用した半導体装置について見ると、シリコン基板との界面で酸素が拡散しにくいゲート構造を有する半導体装置を提供することができる。また、ゲート絶縁膜とゲート電極の界面において酸素が拡散しにくいゲート構造を有する半導体装置を提供することができる。また、本発明のメモリキャパシタ構造を採用した半導体装置について見ると、容量絶縁膜と容量電極の界面において酸素が拡散しにくいメモリキャパシタ構造を有する半導体装置を提供することができる。
【0011】
なお、前記本願発明の構造に関して公知例を調べた結果、特開昭和53−113484号公報、特開2000−243951号公報USP6060755公報にゲート絶縁膜に用いる元素について様々な列挙がされていたが、本願のようにジルコニウムとハフニウム或いはチタンとの組合せについて開示されてるものはなかった。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図に示した実施例により詳細に説明する。◆
まず、本発明における第一の実施例である半導体装置における主要部分の断面構造を図1に示す。本実施例の半導体装置は、図1に示すように、シリコン基板1の上に拡散層2、3、4、5が形成され、この上にゲ−ト絶縁膜6、7およびゲ−ト電極8、9が形成されることによってMOSトランジスタが構成されている。ゲート絶縁膜6、7には、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。このゲート絶縁膜6、7は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。熱処理の際に、シリコン基板1やゲート電極8、9に酸素が拡散しにくいように、ゲ−ト絶縁膜6、7の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜6、7の添加元素としてハフニウムまたはチタンを含有させる。また、ゲ−ト絶縁膜6、7の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜6、7の添加元素としてチタンを含有させる。ゲート電極8、9の主構成材料としては、熱処理の際にゲ−ト絶縁膜6、7から酸素が拡散して入りにくい材料として、コバルトシリサイドまたはシリコンを用いることがより好ましい。このゲート電極8、9は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。これらのMOSトランジスタは、例えばシリコン酸化膜からなる素子分離膜10によって分離されている。前記ゲート電極8、9の上部および側壁には例えばシリコン酸化膜からなる絶縁膜11、12が形成されている。 MOSトランジスタの上部全面には、例えばBPSG(Boron−Doped Phospho Silicate Glass)膜やSOG(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜13が形成されている。絶縁膜13に形成されたコンタクトホールには拡散防止用の隣接導電体膜(第一導電体膜)14a、14bに被覆された主導電体膜15からなるプラグが形成され、拡散層2、3、4、5に接続されている。このプラグを通じて、拡散防止用の隣接導電体膜16a、16bに被覆された主導電体膜17からなる第一積層配線が接続されている。この積層配線は、例えば、隣接導電体膜16aをスパッタ法等により成膜した後、主導電体膜17をスパッタ法等により形成し、この上に隣接導電体膜16bをスパッタ法等により形成してから、エッチングによって配線パターンをつくることにより得られる。第一積層配線の上には、絶縁膜21に形成されたコンタクトホールに隣接導電体膜19に被覆された主導電体膜20からなるプラグが形成され、前記積層配線に接続されている。このプラグを通じて、隣接導電体膜22a、22bに被覆された主導電体膜23からなる第二積層配線が接続されている。この第二の積層配線は、例えば、隣接導電体膜22aをスパッタ法等により成膜した後、主導電体膜23をスパッタ法等により形成し、この上に隣接導電体膜22bをスパッタ法等により形成してから、エッチング等によって配線パターンをつくることにより得られる。
【0013】
本実施例における酸素拡散抑制効果を以下に説明する。本実施例の効果を詳しく説明するために、分子動力学シミュレーションによる解析例を示す。分子動力学シミュレーションとは、例えばジャーナルオブアプライドフィジックス(Journal of Applied Physics)の第54巻(1983年発行)の4864ページから4878ページまでに記述されているように、原子間ポテンシャルを通して各原子に働く力を計算し、この力を基にニュートンの運動方程式を解くことによって各時刻における各原子の位置を算出する方法である。
なお、本実施例では、上記の分子動力学法に電荷移動を取り入れて異種元素間の相互作用を計算することにより、以下の関係を求めることができた。
本実施例の主な効果は、添加元素を含有させることによって、ゲート絶縁膜からシリコン基板への酸素の拡散が抑制されることである。本実施例の別の効果は、添加元素を含有させることによって、ゲート絶縁膜からゲート電極への酸素の拡散が抑制されることである。そこで、酸素の拡散係数を計算し、これを添加元素の有無で比較することによって本実施例の効果を解析できる。分子動力学シミュレーションにより拡散係数を計算する方法は、例えばフィジカルレビューB(Physical Review B)の第29巻(1984年発行)の5363ページから5371ページまでに記述されている。
はじめに、表面が(001)面である厚さ10 nmのシリコン基板上に膜厚3 nmのゲート絶縁膜が形成された構造を解析モデルとして用いた計算例を示すことによって、本実施例の効果の一つを示す。300℃において、酸化ジルコニウム膜(ゲート絶縁膜)の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を図2、図3に示す。D0は添加元素を含まない場合の酸素の拡散係数であり、図2は、D/D0の添加濃度依存性を低濃度領域において示した結果である。本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の低い領域について示す。
図3は、D/D0の添加濃度依存性を高濃度領域において示した結果である。本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の高い領域について示す。図2より、酸化ジルコニウム膜にハフニウムを0.04at.%以上添加すると、拡散係数が無添加の場合の約13分の1に低減されるという顕著な効果が得られることがわかる。また、酸化ジルコニウム膜にチタンを0.02at.%以上添加すると、拡散係数が無添加の場合の約11分の1に低減されるという顕著な効果が得られることがわかる。図3より、これらの効果は、ハフニウムの添加濃度が12at.%以上になると弱くなることがわかる。また、チタンの添加濃度が8at.%以上になると効果が弱くなることがわかる。したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.04at.%以上12at.%以下の濃度で添加すること、またはチタンを0.02at.%以上8at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。なお、効果は低くなるが前記ハフニウムを0.02at%以上14at%以下添加しても多少の効果が得られる。これは前記チタンを0.15at%以上0.12at%以下添加しても同様である。
同様の解析モデルにおいて、酸化ハフニウム膜(ゲート絶縁膜)の酸素がシリコン基板へ拡散する際の、酸素の拡散係数Dの比を計算した結果を図4、図5に示す。D0は添加元素を含まない場合の酸素の拡散係数であり、 図4は、D/D0の添加濃度依存性を低濃度領域において示した結果である。本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の低い領域について示す。図5は、D/D0の添加濃度依存性を高濃度領域において示した結果である。本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の高い領域について示す。図4より、酸化ハフニウム膜にチタンを0.03at.%以上添加すると、拡散係数が無添加の場合の約13分の1に低減されるという顕著な効果が得られることがわかる。図5より、この効果は、チタンの添加濃度が10at.%以上になると弱くなることがわかる。したがって、酸化ハフニウムを主構成元素とする膜にチタンを0.03at.%以上10at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。
次に、本実施例の別の効果として、ゲート絶縁膜からゲート電極への酸素の拡散が、添加元素により抑制されることを分子動力学解析例によって示す。ここでは、膜厚3 nmのゲート絶縁膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を計算した例を示す。ゲート絶縁膜として酸化ジルコニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を図6、図7に示す。D0は添加元素を含まない場合の酸素の拡散係数であり、 図6は、D/D0の添加濃度依存性を低濃度領域において示した結果である。本発明に係る、膜厚3 nmの酸化ジルコニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の低い領域について示す。図7は、D/D0の添加濃度依存性を高濃度領域において示した結果である。本発明に係る、膜厚3 nmの酸化ジルコニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の高い領域について示す。図6より、図2の場合と同様に、酸化ジルコニウム膜にハフニウムを0.04at.%以上添加すると、拡散係数が無添加での値の約13分の1以下に低減されるという顕著な効果が得られることがわかる。また、酸化ジルコニウム膜にチタンを0.02at.%以上添加すると、拡散係数が無添加での値の約12分の1以下にに低減されるという顕著な効果が得られることがわかる。図7より、図3の場合と同様に、これらの効果は、ハフニウムの添加濃度が12at.%以上になると弱くなることがわかる。また、チタンの添加濃度が8at.%以上になると効果が弱くなることがわかる。したがって、酸化ジルコニウムを主構成元素とする膜にハフニウムを0.04at.%以上12at.%以下の濃度で添加すること、またはチタンを0.02at.%以上8at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。
同様の解析モデルにおいて、ゲート絶縁膜として酸化ハフニウムを用い、電極としてコバルトシリサイド膜とシリコン膜を用いた結果例を図8、図9に示す。D0は添加元素を含まない場合の酸素の拡散係数であり、 図8は、D/D0の添加濃度依存性を低濃度領域において示した結果である。本発明に係る、膜厚3 nmの酸化ハフニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の低い領域について示す。図9は、D/D0の添加濃度依存性を高濃度領域において示した結果である。本発明に係る、膜厚3 nmの酸化ハフニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の高い領域について示す。図8より、図4の場合と同様に、酸化ハフニウム膜にチタンを0.03at.%以上添加すると、拡散係数が無添加での値の約13分の1以下に低減されるという顕著な効果が得られることがわかる。図9より、図5の場合と同様に、これらの効果は、チタンの添加濃度が10at.%以上になると弱くなることがわかる。したがって、酸化ハフニウムを主構成元素とする膜にチタンを0.03at.%以上10at.%以下の濃度で添加することによって、酸素の拡散を低減できる。以上の効果は、膜厚や温度等の計算条件を変えても同様に示すことができる。
以上の計算例では、電極としてコバルトシリサイド膜とシリコン膜を用いているが、他の材料を用いても同様の効果を示すことができる。しかし、電極材料としてコバルトシリサイドとシリコンがより好ましいことは、次の計算例から説明される。膜厚3 nmのゲート絶縁膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を計算した結果を図10、図11に示す。これらは、添加元素を含まない場合の300℃における酸素の拡散係数であり、図10はゲート絶縁膜が酸化ジルコニウム膜の場合の結果でる。本発明に係る、膜厚3 nmの酸化ジルコニウムの上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を示す。図11はゲート絶縁膜が酸化ハフニウム膜の場合の結果である。本発明に係る、膜厚3 nmの酸化ハフニウムの上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を示す。図10、図11より、電極材料としてコバルトシリサイドとシリコンを用いた拡散係数は、他の電極材料を用いた場合に比べて顕著に小さいことがわかる。したがって、電極材料としてコバルトシリサイドとシリコンを用いることが、酸素の拡散を低減する上で、より好ましい。
次に、本発明における第二の実施例である半導体装置における主要部分の断面構造を図12に示す。第二の実施例の第一の実施例との主な違いは、ゲート絶縁膜が第一ゲート絶縁膜6a、7aと第二ゲート絶縁膜6b、7bからなる二層構造となっている点である。第二ゲート絶縁膜6b、7bには、微細化・高機能化の要求を満たすために、主構成材料として前述の酸化ジルコニウムまたは酸化ハフニウムが用いられる。第一ゲート絶縁膜6a、7aには、例えば酸化シリコン、ジルコニアシリケート、ハフニウムシリケートを主構成材料とする膜が用いられる。これによって、第二ゲート絶縁膜6b、7bの熱的安定性を向上させる効果が得られる。さらに、図には示さないが、ゲート絶縁膜が三層以上の構造を持っていてもよい。例えば三層の場合、第一第二ゲート絶縁膜は前述の構造にして第三ゲート絶縁膜はSiを含む層にすることが好ましい。例えば、前述の第一ゲート絶縁膜と同じ材料を用いる。これにより更に熱安定性を向上させることができる。
本発明における第三の実施例である半導体装置における主要部分の断面構造を図13に示す。第三の実施例の第二の実施例との主な違いは、ゲート電極膜が第一ゲート電極膜8a、9aと第二ゲート電極膜8b、9bからなる二層構造となっている点である。第一ゲート電極膜8a、9aの主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。第二ゲート電極膜8b、9bには、例えばタングステン、モリブデンのような金属を主構成材料とする膜を用いて、ゲート電極全体の電気抵抗を低減することがより好ましい。この場合、図には示さないが、第一ゲート電極膜8a、9aと第二ゲート電極膜8b、9bの間には別の導電性膜があってもよい。この導電性膜としては、例えばTiN膜やWN膜のように、第一ゲート電極膜8a、9aと第二ゲート電極膜8b、9bの相互拡散を防止する効果を持った膜を用いることがより好ましい。
本発明における第四の実施例である半導体装置におけるメモリセルの断面構造を図14に示す。第四の実施例の第一、第二、第三の実施例との主な違いは、導電性のバリア膜114、容量下部電極115、高誘電率あるいは強誘電性を有する酸化物膜116、容量上部電極117を積層した構造で構成されている情報蓄積用容量素子103を有する点である。高誘電率あるいは強誘電性を有する酸化物膜116は、熱処理を受けないと良好な特性を発揮しないことが知られており、製造工程において約600℃以上の熱処理、より好ましくは約700℃以上の熱処理が必要となる。この熱処理の際に、ゲート電極膜からゲート絶縁膜の中に元素が拡散して入り込みやすいので、高誘電率あるいは強誘電性を有する酸化物膜を用いた半導体メモリの場合には、より一層この拡散を抑制する必要性が高い。本実施例の半導体装置の主要な構成を以下に説明する。本実施例の半導体装置は、図14に示すように、シリコン基板101の主面のアクティブ領域に形成されたMOS(Metal Oxide Semiconductor)型のトランジスタ102と、その上部に配置された情報蓄積用容量素子3とを備えている。絶縁膜112は、素子間分離のための膜である。メモリセルのMOSトランジスタ102は、ゲ−ト電極膜105、ゲ−ト絶縁膜106および拡散層107で構成されている。ゲ−ト絶縁膜106には、微細化・高機能化の要求を満たすために、主構成材料として酸化ジルコニウムまたは酸化ハフニウムが用いられる。このゲート絶縁膜106は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。熱処理の際に、シリコン基板やゲート電極に酸素が拡散しにくいように、ゲ−ト絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜の添加元素としてハフニウムまたはチタンを含有させる。また、ゲ−ト絶縁膜の主構成材料として酸化ジルコニウムを用いた場合には、ゲ−ト絶縁膜の添加元素としてチタンを含有させる。ゲート絶縁膜は、例えば第二、第三の実施例のように、二層以上の構造を持っていてもよい。ゲート電極膜105の主構成材料としては、酸素の拡散が起こりにくい材料として、コバルトシリサイドやシリコンを用いることがより好ましい。 ゲート電極は、例えば第三の実施例のように、二層以上の構造を持っていてもよい。このゲート電極膜105は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。前記ゲ−ト電極膜105の上部および側壁には例えばシリコン酸化膜からなる絶縁膜9が形成されている。メモリセル選択用MOSトランジスタの一方の拡散層107には、プラグ110を介してビット線111が接続されている。MOSトランジスタの上部全面には、例えばBPSG〔Boron-doped Phospho Silicate Glass〕膜やSOG(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜112が形成されている。MOSトランジスタを覆う絶縁膜112の上部には情報蓄積用容量素子103が形成されている。情報蓄積用容量素子103は、メモリセル選択用MOSトランジスタの他方の拡散層108に、例えば多結晶シリコンからなるプラグ113を介して接続されている。情報蓄積用容量素子103は、下層から順に、導電性のバリア膜114、容量下部電極115、高誘電率を有する酸化物膜116、容量上部電極117を積層した構造で構成されている。この酸化物膜116の主構成材料には、例えば酸化ジルコニウムまたは酸化ハフニウムが用いられる。熱処理の際に、容量上部電極や容量下部電極に酸素が拡散しにくいように、酸化物膜116の主構成材料として酸化ジルコニウムを用いた場合には、酸化物膜116の添加元素としてハフニウムまたはチタンを含有させる。また、酸化物膜116の主構成材料として酸化ジルコニウムを用いた場合には、酸化物膜116の添加元素としてチタンを含有させる。情報蓄積用容量素子103は絶縁膜115で覆われている。
また、別の実施例としては、第四の実施例のようなメモリLSIと、第一、第二、第三の実施例のようなロジックLSIを、同一基板上に搭載したシステムLSIであってもよい。
【0014】
【発明の効果】
本発明によれば、信頼性の高い半導体装置を提供できる。また、歩留りの高い半導体装置を提供できる。また、電流のリークを起こしにくいゲート構造を有する半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明における第一の実施例である半導体装置の主要部の断面図である。
【図2】本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図3】本発明に係る、厚さ3 nmの酸化ジルコニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図4】本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図5】本発明に係る、厚さ3 nmの酸化ハフニウム膜の酸素がシリコン基板へ拡散する際の、300℃での酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図6】本発明に係る、膜厚3 nmの酸化ジルコニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図7】本発明に係る、膜厚3 nmの酸化ジルコニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図8】本発明に係る、膜厚3 nmの酸化ハフニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の低い領域について示した図である。
【図9】本発明に係る、膜厚3 nmの酸化ハフニウム膜の上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、300℃における酸素の拡散係数を、添加濃度の高い領域について示した図である。
【図10】本発明に係る、膜厚3 nmの酸化ジルコニウムの上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を示した図である。
【図11】本発明に係る、膜厚3 nmの酸化ハフニウムの上に、厚さ3 nmの電極膜が形成された構造を解析モデルとして用い、種々の電極材料に対して酸素の拡散係数を示した図である。
【図12】本発明における第二の実施例である半導体装置の主要部の断面図である。
【図13】本発明における第三の実施例である半導体装置の主要部の断面図である。
【図14】本発明における第四の実施例である半導体装置の主要部の断面図である。
【符号の説明】
1…シリコン基板、2、3、4、5…拡散層、6、6a、6b、7、7a、7b…ゲート絶縁膜、8、8a、8b、9、9a、9b…ゲート電極、10…素子分離膜、11、12、13、18、21、24、25…絶縁膜、14a、14b、16a、16b、19、22a、22b…バリア隣接導電体膜、15、17、20、23…主導電体膜、26a、26b、27a、27b…バリア膜、28、29…配線間隔、101…シリコン基板、102…トランジスタ、103…情報蓄積用容量素子、104…素子分離膜、105…ゲート電極、106…ゲート絶縁膜、107、108…拡散層、109…絶縁膜、110…プラグ、111…ビット線、112…絶縁膜、113、110…プラグ、114…導電性膜、115…容量下部電極、116…容量絶縁膜、117…容量上部電極、118…絶縁膜。
Claims (6)
- 半導体基板と、
前記半導体基板の一主面側に形成された酸化ジルコニウムを主構成材料とするゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極膜とを備え、
前記ゲート絶縁膜がハフニウムを0.04at.%以上12at.%以下の濃度で含有することを特徴とする半導体装置。 - 請求項1の半導体装置において、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることを特徴とする半導体装置。
- 半導体基板と、
前記半導体基板の一主面側に形成された酸化ジルコニウムを主構成材料とするゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極膜とを備え、
前記ゲート絶縁膜がチタンを0.02at.%以上8at.%以下の濃度で含有することを特徴とする半導体装置。 - 請求項3の半導体装置において、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることを特徴とする半導体装置。
- 半導体基板と、前記半導体基板の一主面側に形成された酸化ハフニウムを主構成材料とするゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極膜とを備え、
前記ゲート絶縁膜がチタンを0.03at.%以上10at.%以下の濃度で含有する半導体装置。 - 請求項5の半導体装置において、前記ゲート電極膜の主構成材料がコバルトシリサイドまたはシリコンであることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001041098A JP3732098B2 (ja) | 2001-02-19 | 2001-02-19 | 半導体装置 |
TW090118883A TW506129B (en) | 2001-02-19 | 2001-08-02 | Semiconductor device |
KR10-2001-0052920A KR100446933B1 (ko) | 2001-02-19 | 2001-08-30 | 반도체장치 |
US09/944,485 US6489648B2 (en) | 2001-02-19 | 2001-08-30 | Semiconductor device |
US10/299,197 US6940118B2 (en) | 2001-02-19 | 2002-11-18 | Semiconductor device with high permittivity gate dielectric film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001041098A JP3732098B2 (ja) | 2001-02-19 | 2001-02-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246592A JP2002246592A (ja) | 2002-08-30 |
JP3732098B2 true JP3732098B2 (ja) | 2006-01-05 |
Family
ID=18903592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001041098A Expired - Fee Related JP3732098B2 (ja) | 2001-02-19 | 2001-02-19 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6489648B2 (ja) |
JP (1) | JP3732098B2 (ja) |
KR (1) | KR100446933B1 (ja) |
TW (1) | TW506129B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358578B2 (en) * | 2001-05-22 | 2008-04-15 | Renesas Technology Corporation | Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring |
CN100334732C (zh) * | 2001-11-30 | 2007-08-29 | 株式会社瑞萨科技 | 半导体集成电路器件及其制造方法 |
US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
JP3773475B2 (ja) * | 2002-09-06 | 2006-05-10 | 株式会社日立製作所 | 半導体装置 |
KR100945648B1 (ko) * | 2002-10-29 | 2010-03-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
JP4045245B2 (ja) * | 2004-02-12 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体装置 |
US8063452B2 (en) * | 2004-08-30 | 2011-11-22 | The University Of Tokyo | Semiconductor device and method for manufacturing the same |
US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
US7662729B2 (en) | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
US7390756B2 (en) | 2005-04-28 | 2008-06-24 | Micron Technology, Inc. | Atomic layer deposited zirconium silicon oxide films |
US7572695B2 (en) | 2005-05-27 | 2009-08-11 | Micron Technology, Inc. | Hafnium titanium oxide films |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
JP5103056B2 (ja) * | 2007-05-15 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53113484A (en) | 1977-03-14 | 1978-10-03 | Nec Corp | Production of semiconductor device |
JP2816192B2 (ja) * | 1989-08-16 | 1998-10-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP3214062B2 (ja) | 1992-05-13 | 2001-10-02 | ソニー株式会社 | 半導体装置の電極部及び電極部の形成方法 |
DE4323821A1 (de) * | 1993-07-15 | 1995-01-19 | Siemens Ag | Pyrodetektorelement mit orientiert aufgewachsener pyroelektrischer Schicht und Verfahren zu seiner Herstellung |
US5828080A (en) * | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
JPH0878357A (ja) | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | Coシリサイド層を用いた半導体装置及びその製造方法 |
JP3513018B2 (ja) | 1998-06-30 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR20000025935A (ko) * | 1998-10-15 | 2000-05-06 | 정선종 | 강유전체 전계효과 트랜지스터 및 그의 제조방법 |
JP3822378B2 (ja) | 1999-02-19 | 2006-09-20 | 株式会社東芝 | 半導体装置の製造方法 |
JP4237332B2 (ja) * | 1999-04-30 | 2009-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
US6358866B1 (en) * | 1999-05-14 | 2002-03-19 | Imec Vzw | Method for post-oxidation heating of a structure comprising SiO2 |
US6060755A (en) | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
US6184114B1 (en) * | 1999-08-17 | 2001-02-06 | Advanced Micro Devices, Inc. | MOS transistor formation |
JP3540234B2 (ja) * | 2000-02-14 | 2004-07-07 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6573160B2 (en) * | 2000-05-26 | 2003-06-03 | Motorola, Inc. | Method of recrystallizing an amorphous region of a semiconductor |
JP2001358297A (ja) * | 2000-06-14 | 2001-12-26 | Nec Corp | 静電保護回路 |
KR100335800B1 (ko) * | 2000-07-04 | 2002-05-08 | 박종섭 | 시모스(cmos) 트랜지스터 및 그 제조 방법 |
US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
KR100705175B1 (ko) * | 2000-12-27 | 2007-04-06 | 주식회사 하이닉스반도체 | Mos 구조 형성 방법 |
KR100379245B1 (ko) * | 2001-01-19 | 2003-04-07 | 주승기 | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 |
US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
US6514828B2 (en) * | 2001-04-20 | 2003-02-04 | Micron Technology, Inc. | Method of fabricating a highly reliable gate oxide |
US6465853B1 (en) * | 2001-05-08 | 2002-10-15 | Motorola, Inc. | Method for making semiconductor device |
-
2001
- 2001-02-19 JP JP2001041098A patent/JP3732098B2/ja not_active Expired - Fee Related
- 2001-08-02 TW TW090118883A patent/TW506129B/zh not_active IP Right Cessation
- 2001-08-30 US US09/944,485 patent/US6489648B2/en not_active Expired - Lifetime
- 2001-08-30 KR KR10-2001-0052920A patent/KR100446933B1/ko not_active IP Right Cessation
-
2002
- 2002-11-18 US US10/299,197 patent/US6940118B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002246592A (ja) | 2002-08-30 |
US20020113261A1 (en) | 2002-08-22 |
US6489648B2 (en) | 2002-12-03 |
US20030067046A1 (en) | 2003-04-10 |
US6940118B2 (en) | 2005-09-06 |
KR100446933B1 (ko) | 2004-09-01 |
KR20020067962A (ko) | 2002-08-24 |
TW506129B (en) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7608899B2 (en) | Semiconductor device | |
US20070096189A1 (en) | Semiconductor device | |
JP3732098B2 (ja) | 半導体装置 | |
JP4011813B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN115148705A (zh) | 半导体结构及其制备方法 | |
JP3771801B2 (ja) | 半導体装置 | |
JP2004508714A5 (ja) | ||
JP3756422B2 (ja) | 半導体装置 | |
TWI305048B (en) | Semiconductor device | |
JP3773475B2 (ja) | 半導体装置 | |
JPH0294561A (ja) | 半導体記憶装置およびその製造方法 | |
JP3752449B2 (ja) | 半導体装置 | |
JP4451279B2 (ja) | 半導体装置 | |
JPH05243517A (ja) | 半導体装置 | |
JP2000332203A (ja) | 半導体装置およびその製造方法 | |
JP2005057302A (ja) | 半導体装置 | |
JP3468200B2 (ja) | 半導体装置 | |
JP4622213B2 (ja) | 半導体装置 | |
KR20220153483A (ko) | Dram용 반도체 소자 및 그의 제조방법 | |
JPH07273215A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |