KR20010004362A - 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법 - Google Patents

수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20010004362A
KR20010004362A KR1019990024992A KR19990024992A KR20010004362A KR 20010004362 A KR20010004362 A KR 20010004362A KR 1019990024992 A KR1019990024992 A KR 1019990024992A KR 19990024992 A KR19990024992 A KR 19990024992A KR 20010004362 A KR20010004362 A KR 20010004362A
Authority
KR
South Korea
Prior art keywords
film
capacitor
forming
memory device
semiconductor memory
Prior art date
Application number
KR1019990024992A
Other languages
English (en)
Other versions
KR100333645B1 (ko
Inventor
이석재
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024992A priority Critical patent/KR100333645B1/ko
Publication of KR20010004362A publication Critical patent/KR20010004362A/ko
Application granted granted Critical
Publication of KR100333645B1 publication Critical patent/KR100333645B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C3/00—Brassieres
    • A41C3/12—Component parts
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B2400/00—Functions or special features of shirts, underwear, baby linen or handkerchiefs not provided for in other groups of this subclass
    • A41B2400/22—Breathability, i.e. being vapour permeable and waterproof
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B2400/00—Functions or special features of shirts, underwear, baby linen or handkerchiefs not provided for in other groups of this subclass
    • A41B2400/38—Shaping the contour of the body or adjusting the figure
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B2400/00—Functions or special features of shirts, underwear, baby linen or handkerchiefs not provided for in other groups of this subclass
    • A41B2400/80—Friction or grip reinforcement
    • A41B2400/82—Friction or grip reinforcement with the body of the user

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 수소 확산에 의한 캐패시터 특성 저하를 효과적으로 방지할 수 있는 반도체 메모리 소자 제조 방법에 관한 것으로, 캐패시터 형성 후 절연막 증착 전에, 막질이 조밀하여 우수한 기계적 강도 등의 특성을 지닌 ZrOx층을 증착한 다음, 절연막이나 보호막을 증착하는데 특징이 있다. 즉, 캐패시터 형성후 절연막을 증착하기 전에 막질이 조밀하며 절연체 성질을 갖는 ZrOx를 증착하여 이후 절연막 형성 공정이나 보호막 형성 공정시 유기되는 수소가 강유전체 내로 확산되는 것을 억제하여, 캐패시터내 유전체에서 수소 환원에 의한 특성 열화를 방지한다.

Description

수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법{Method for forming semiconductor memory device having zirconium oxide as hydrogen diffusion barrier}
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 지르코늄 수소 확산방지막을 구비하는 반도체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체 기억소자의 축전물질로는 SrBi2Ta2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
FeRAM 소자에서 캐패시터의 강유전체 재료로서 PZT, SBT, SrxBiy(TaiNbj)2O9(이하 SBTN) 등의 페롭스카이트(perovskite) 구조를 갖는 강유전체를 사용하는 경우 통상적으로 Pt, Ir, Ru, Pt 합금 등의 금속으로 상부전극을 형성한다.
종래 FeRAM 소자에서 캐패시터 유전체로 사용되는 산소 화합물인 Sr-Bi-Ta-O는 높은 열공정에 의해 강유전(ferro-electric) 특성을 갖게 된다. 따라서, 이러한 고온 공정에서 견딜 수 있는 장벽막(barrier)을 플러그(plug) 상에 형성하여야 하는데, 산소 분위기의 높은 열처리 온도에서 장벽막이 산화되거나 장벽막 구조가 파괴되는 문제점이 있다. 이러한 문제점을 해결하기 위해 종래 캐패시터에 접속되는 배선을 캐패시터 형성 후 연결하는 NPP(non-poly plug) 구조를 이용한다.
첨부된 도면 도1은 NPP(Non-Poly Plug) 구조의 FeRAM 소자 단면도로서, 반도체 기판(10) 상부에 하부전극(11), 강유전체막(12) 및 상부전극(13)으로 이루어지는 캐패시터를 형성하고, BPSG(borophospho silicate glass) 등으로 제1 층간절연막(14)을 형성한 다음, 금속배선(15), 제2 층간절연막(16) 및 보호막(17)을 형성한 상태를 보이고 있다. 도1에서 도면부호 'A'는 수소의 확산을 나타낸다.
이와 같이 FeRAM 소자 제조 공정에서 강유전체 캐패시터 형성 후 절연막 및 보호막 증착 공정을 실시한다. 증착막 형성을 위한 반응 가스에 함유된 수소는 증착막 형성 또는 열처리 과정에서 확산되어 캐패시터의 강유전 특성을 열화시킨다. 즉, 강유전체 캐패시터의 유전체로 사용되는 SrBi2Ta2O9등은 수소 원자 등에 의해 환원 반응이 일어나며 부분적인 환원 반응은 캐패시터 특성을 크게 저하시킨다.
다시 말하면, 절연막 형성 또는 Si3N4등의 페시베이션(passivation)막 형성에서 막을 증착하기 위하여 NH3, SiH4등의 반응 가스를 사용하는데, 반응 후 빠져나가지 못하고 막 내부에 잔류하는 수소 원자나 반응시 이차 생성물로 막 내부에 함유된 수소 원자는 쉽게 확산하여 캐패시터의 강유전체막까지 도달한다. FeRAM 소자의 경우 캐패시터 유전체 물질은 산소화합물로 이루어져 있어 수소 등에 의해 쉽게 환원되게 된다. 이런 경우 캐패시터 특성을 나타내는 산소 화합물 비율이 깨지게 되어 캐패시터의 특성이 크게 열화된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 수소 확산에 의한 캐패시터 특성 저하를 효과적으로 방지할 수 있는 반도체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따라 형성된 FeRAM 소자의 단면도,
도2는 본 발명의 일실시예에 따른 FeRAM 소자 제조 공정 단면도,
도3은 본 발명의 다른 실시예에 따른 FeRAM 소자 제조 공정 단면도,
* 도면의 주요 부분에 대한 도면부호의 설명
21, 36: 하부전극 22, 37: 강유전체막
23, 38: 상부전극 24, 39: ZrOx막
상기와 같은 목적을 달성하기 위한 본 발명은, 트랜지스터 형성이 완료된 반도체 기판 상부에 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터를 형성하는 제1 단계; 및 상기 제1 단계가 완료된 전체 구조 상에 수소확산방지막으로서 지르코늄산화막을 형성하는 제2 단계를 포함하는 반도체 메모리 소자 제조 방법을 제공한다.
본 발명은 수소 확산에 의한 캐패시터의 특성 열화를 방지하기 위하여, 캐패시터 형성 후 절연막 증착 전에, 막질이 조밀하여 우수한 기계적 강도 등의 특성을 지닌 ZrOx층을 증착한 다음, 절연막이나 보호막을 증착하는데 특징이 있다.
즉, 캐패시터 형성 후 절연막을 증착하기 전에 막질이 조밀하고 절연체 성질을 갖는 금속-산소 화합물인 ZrOx를 증착하여 이후 절연막 형성 공정이나 보호막 형성 공정시 유기되는 수소가 강유전체 내로 확산되는 것을 억제하여, 캐패시터내 유전체에서 수소 환원에 의한 특성 열화를 방지한다.
후속 절연막 형성, 보호막 형성 또는 열처리 공정시 유기된 수소 원자들은 ZrOx막의 경계 또는 조밀한 ZrOx막에 내재하게 되어 수소 확산을 방지할 수 있다. 따라서, 소자 제조 공정시 캐패시터의 특성 열화를 막아 캐패시터 특성이 우수하고 신뢰성 있는 좋은 소자 개발 및 높은 수율을 꾀할 수 있어 차후 반도체 소자에 적용을 기대할 수 있다.
ZrOx막은 물리기상증착법(PVD, physical vapor deposition) 또는 화학기상증착법(CVD, chemical vapor deposition)을 이용하여 100 Å 내지 1000 Å 두께로 증착한다. 물리기상증착법 중 스퍼터링(sputtering) 방식으로 Ar과 O2의 혼합 가스를 이용하여 ZrOx막을 형성할 수도 있다.
조밀한 ZrOx막을 증착하기 위해서 증착 과정 중 Zr을 이온화시키고 기판 쪽으로 가속되도록 전기장을 인가시키는 방법을 이용할 수도 있다. 또한, ZrOx막 증착 후 챔버내 Ar을 이온화시켜 증착막을 때려 주어 막질을 조밀하게 만들 수도 있으며, 이때 ZrOx막 증착 및 Ar 플라즈마 처리를 2단계로 한 챔버에서 수행할 수도 있다. 또한, ZrOx막의 막질을 개선하기 위하여 O2분위기에서 급속열처리(RTP, rapid thermal annealing) 방법 또는 로(furnace)를 이용한 열처리를 600 ℃ 내지 800 ℃ 온도에서 실시한다. 이러한 열처리 공정으로 캐패시터 패턴 형성을 위한 식각 공정에 발생한 손상을 보상할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 강유전체 메모리 소자 제조 방법을 상세히 설명한다.
도2는 본 발명의 일실시예에 따른 FeRAM 소자 제조 공정 단면도로서, 반도체 기판(20) 상부에 Pt 하부전극(21), 강유전체막(22) 및 Pt 상부전극(23)으로 이루어지는 캐패시터를 형성하고, 수소 확산방지막으로서 ZrOx막(24)을 증착하고, ZrOx막(24) 상에 실리콘 산화막(25)을 형성한 상태를 보이고 있다.
도3은 본 발명의 다른 실시예에 따른 FeRAM 소자 제조 공정 단면도로서, 게이트 절연막(31), 게이트 전극(32), 소오스 ·드레인(34)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(30) 상부에 제1 층간절연막(35)을 형성하고, 층간절연막(35) 상에 Pt 하부전극(36), 강유전체막(37) 및 Pt 상부전극(38)으로 이루어지는 캐패시터를 형성하고, ZrOx막(39)을 형성하고, ZrOx막(39)을 선택적으로 식각하여 캐패시터의 상부전극(38)을 노출시키는 제1 콘택홀을 형성하고, ZrOx막(39) 및 제1 층간절연막(35)을 선택적으로 식각하여 소오스·드레인(34)을 노출시키는 제2 콘택홀을 형성한 다음, 캐패시터와 트랜지스터 연결을 위한 금속배선(40), 제2 층간절연막(41) 및 Si3N4보호막(42)을 형성한 상태를 보이고 있다. 도3에서 미설명 도면부호'33'은 절연막 스페이서를 나타낸다.
이상의 본 발명의 일실시예 및 다른 실시예에서, 캐패시터 형성 후 실시되는 열처리 공정에서 유전체와 전극 간의 열적 스트레스에 의한 계면 분리 등을 방지하기 위하여 300 ℃ 내지 600 ℃에서 Pt 하부전극과 Pt 상부전극을 이룰 Pt막을 증착한다. 또한, 유전막 증착 후 유전막이 고유전 성질을 갖도록 하기 위하여 700 ℃ 내지 900 ℃ 온도에서 열처리를 실시하고, 캐패시터 패턴 형성을 위한 식각 공정 후, 식각에 의한 유전막의 전기적 특성 열화를 회복시키기 위하여 600 ℃ 내지 800 ℃ 온도에서 O2또는 N2분위기로 열처리를 실시한다.
전술한 바와 같이 강유전체 캐패시터 상에 ZrOx수소 확산방지막을 형성함으로써 층간절연막 및 보호막 형성 과정에서 유기되는 수소가 강유전체 내부로 확산되는 것을 효과적으로 방지할 수 있다.
한편, ZrOx막은 부도체이므로 금속 배선 형성 공정시 단락(short)등의 문제가 없으며 층간절연막을 이루는 실리콘 산화막과의 결합력도 양호하다.
이와 같이 ZrOx막을 수소 확산방지막으로 이용하는 방법은 DRAM 소자 제조 공정에도 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 캐패시터 상에 ZrOx수소 확산방지막을 형성함으로써 후속 공정시 야기되는 수소가 캐패시터 유전막 내의 산소 화합물로 확산되는 것을 방지할 수 있다. 이에 따라, 절연막이나 보호막 형성 공정후 급격한 캐패시터 유전체 특성 저하를 막아 강유전 특성이 우수한 FeRAM 반도체 소자 제조가 가능하다. 또한, 신뢰성 있고 전기적 특성이 우수한 캐패시터 특성을 확보할 수 있어 FeRAM 소자 이외의 반도체 메모리 소자 제조 공정에 적용될 수 있다.

Claims (7)

  1. 반도체 메모리 소자 제조 방법에 있어서,
    트랜지스터 형성이 완료된 반도체 기판 상부에 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터를 형성하는 제1 단계; 및
    상기 제1 단계가 완료된 전체 구조 상에 수소확산방지막으로서 지르코늄산화막을 형성하는 제2 단계
    를 포함하는 반도체 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 단계에서,
    상기 유전막을 강유전체막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 단계 후,
    열처리 공정을 실시하는 제3 단계;
    상기 캐패시터와 상기 트랜지스터 연결을 위한 금속배선을 형성하는 제4 단계;
    상기 제3 단계가 완료된 전체 구조 상에 층간절연막을 형성하는 제5 단계; 및
    상기 층간절연막 상부에 보호막을 형성하는 제6 단계
    를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 층간절연막을 실리콘 산화막으로 형성하고,
    상기 보호막을 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  5. 제 3 항에 있어서,
    상기 제2 단계에서,
    지르코늄을 이온화시키고, 상기 반도체 기판에 전기장을 인가하여 이온화된 지르코늄을 상기 반도체 기판 쪽으로 가속시켜 상기 지르코늄 산화막을 형성하는 것을 특징으로 반도체 메모리 소자 제조 방법.
  6. 제 3 항에 있어서,
    상기 제 2 단계는,
    상기 지르코늄 산화막을 형성하는 단계; 및
    상기 지르코늄 산화막을 Ar 플라즈마로 처리하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 제3 단계는,
    600 ℃ 내지 800 ℃ 온도의 산소 분위기에서 실시하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
KR1019990024992A 1999-06-28 1999-06-28 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법 KR100333645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024992A KR100333645B1 (ko) 1999-06-28 1999-06-28 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024992A KR100333645B1 (ko) 1999-06-28 1999-06-28 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20010004362A true KR20010004362A (ko) 2001-01-15
KR100333645B1 KR100333645B1 (ko) 2002-04-24

Family

ID=19596463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024992A KR100333645B1 (ko) 1999-06-28 1999-06-28 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100333645B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411306B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 수소확산방지막을 구비하는 반도체소자의 제조 방법
KR100451569B1 (ko) * 2002-05-18 2004-10-08 주식회사 하이닉스반도체 수소배리어막을 구비한 반도체 장치의 제조 방법
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640654B1 (ko) 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129827A (ja) * 1995-11-02 1997-05-16 Sony Corp 強誘電体キャパシタ
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411306B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 수소확산방지막을 구비하는 반도체소자의 제조 방법
KR100451569B1 (ko) * 2002-05-18 2004-10-08 주식회사 하이닉스반도체 수소배리어막을 구비한 반도체 장치의 제조 방법
US6864191B2 (en) 2002-05-18 2005-03-08 Hynix Semiconductor Inc. Hydrogen barrier layer and method for fabricating semiconductor device having the same
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법

Also Published As

Publication number Publication date
KR100333645B1 (ko) 2002-04-24

Similar Documents

Publication Publication Date Title
KR100329781B1 (ko) 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
KR19990055164A (ko) 강유전체 캐패시터 형성 방법
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR100300868B1 (ko) 질소가함유된확산장벽막을이용한강유전체캐패시터형성방법
KR20030042106A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR100275113B1 (ko) 반도체장치의강유전체캐패시터제조방법
KR100326255B1 (ko) 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR100604663B1 (ko) 이중 캐패시터 보호막 구비하는 강유전체 메모리 소자 및그 제조 방법
KR100326242B1 (ko) 반도체장치의커패시터형성방법
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100655137B1 (ko) 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법
KR100349684B1 (ko) 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법
KR100753046B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100599432B1 (ko) 강유전체 메모리 소자의 금속배선 형성 방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR20090000361A (ko) 반도체 소자 및 그 제조 방법
KR100358136B1 (ko) 산화이리듐 확산방지막을 구비하는 강유전체 메모리 소자및 그 제조 방법
KR20010005124A (ko) 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100326243B1 (ko) 래치업방지를위한씨모스트랜지스터형성방법
KR20020002570A (ko) 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR20010058493A (ko) 기저 층간절연막으로서 수소확산 방지를 위한티타늄산화막을 구비하는 강유전체 메모리 소자 및 그제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee