KR20040060334A - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR20040060334A
KR20040060334A KR1020020087104A KR20020087104A KR20040060334A KR 20040060334 A KR20040060334 A KR 20040060334A KR 1020020087104 A KR1020020087104 A KR 1020020087104A KR 20020087104 A KR20020087104 A KR 20020087104A KR 20040060334 A KR20040060334 A KR 20040060334A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
forming
hydrogen diffusion
oxygen
film
Prior art date
Application number
KR1020020087104A
Other languages
English (en)
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020087104A priority Critical patent/KR20040060334A/ko
Publication of KR20040060334A publication Critical patent/KR20040060334A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로, 수소 확산방지막의 특성 열화를 방지하기 위하여, 디램 또는 에프램의 캐패시터나 금속배선을 형성하고 상기 캐패시터나 금속배선 표면에 수소 확산방지막을 형성하되, ZrHfOx 로 형성한 다음, 상기 수소 확산방지막 표면에 절연막을 형성하는 공정으로 반도체소자를 제조하여 상기 절연막 내부의 수소원자, 분자 또는 이온이 상기 캐패시터나 금속배선으로 확산되는 현상을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 형성방법{A method for forming a semiconductor device}
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 절연막의 형성공정시 유발되는 수소원자, 이온 또는 분자 등에 소자의 특성 열화를 방지하기 위한 확산방지막을 형성하는 기술에 관한 것이다.
일반적으로, 디램(DRAM)이나 에프램(FRAM)의 제조 공정시 캐패시터의 형성공정후 형성되는 절연막은 크게 층간절연막, 금속배선간 절연막 및 보호막으로 대변된다.
상기 절연막들은 통상적으로 수소를 포함한 원료가스와 플라즈마를 사용하여 형성하기 때문에 수소원자, 이온 또는 분자를 쉽게 발생시켜 이들이 유전체로 확산됨으로써 유전체의 특성을 저하시키는 수소 충격을 유발시킨다.
현재 사용하고 있는 수소 확산방지막은 Al2O3 또는 TiO2 의 절연막을 사용하였지만 수소의 확산을 완전히 차단하지 못하고 있다.
도시되지 않았으나 종래기술에 따른 반도체소자의 형성방법을 설명하면 다음과 같다.
먼저, 디램은 다음과 같다.
반도체기판 상에 활성영역을 정의하는 소자분리막, 워드라인 및 비트라인이 형성된 하부절연층을 형성한다.
상기 하부절연층을 통하여 상기 반도체기판에 접속되는 저장전극 콘택플러그를 형성한다.
상기 저장전극 콘택플러그에 접속되는 장벽금속층, 저장전극, 유전체막 및 플레이트전극을 형성한다.
상기 플레이트전극 표면에 수소 확산방지막을 증착한다. 이때, 상기 수소 확산방지막은 알루미나 또는 TiO2 로 형성한다.
전체표면상부에 층간절연막을 형성하고 이를 통하여 상기 플레이트전극와 상기 하부절연층의 하부 구조에 콘택되는 금속배선을 셀부와 주변회로부에 각각 형성한다.
또한, 에프램은 다음과 같다.
반도체기판 상에 활성영역을 정의하는 소자분리막, 워드라인 및 비트라인이 형성된 하부절연층을 형성한다.
상기 하부절연층을 통하여 상기 반도체기판에 접속되는 저장전극 콘택플러그를 형성한다.
상기 저장전극 콘택플러그에 접속되는
접합층, 저장전극, 강유전체막 및 플레이트전극의 적층구조를 형성한다.
캐패시터 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하고 그 표면에 수소 확산방지막을 증착한다. 이때, 상기 수소 확산방지막은 알루미나 또는 TiO2 로 형성한다.
전체표면상부에 층간절연막을 형성하고 이를 통하여 상기 플레이트전극과 상기 하부절연층의 하부 구조를 노출시키는 금속배선 콘택홀을 각각 셀부와 주변회로부에 형성한다.
상기 셀부의 플레이트전극을 노출시키는 금속배선 콘택홀 표면에 강유전체 장벽층을 증착하고 셀부와 주변회로부의 금속배선 콘택홀 표면을 포함한 전체표면상부에 장벽금속층을 증착한 다음, 그 상부에 제1금속층을 증착한다.
금속배선 마스크를 이용한 사진식각공정으로 셀부와 주변회로부의 제1금속층, 장벽금속층을 식각하여 제1금속배선을 형성한다.
상기 제1금속배선 표면에 수소 확산방지막을 증착하고 전체표면상부에 층간절연막(IMD)을 형성한다.
상기 층간절연막을 통하여 상기 제1금속배선에 콘택되는 제2금속배선을 형성한 다음, 그 표면에 수소 확산방지막을 증착한 다음, 표면에 보호막을 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 형성방법은, 수소 확산방지막으로 알루미나나 TiO2 를 사용하여 실시하였으나 수소의 확산을 완벽하게 차단하지 못하여 소자의 특성을 열화시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여,
기존에 사용하는 알루미나나 티타늄산화물보다 밀도가 높은 Zr 산화물에 복잡한 망상 구조의 Hf 를 첨가시켜 밀도가 높은 복잡한 망상구조의 확산방지막을 제공함으로써 500 도 이하의 온도에서 수소의 저장 능력을 뛰어나게 하여 소자의 캐패시터 수행 능력을 보다 우수하고 신뢰성 있도록 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명의 제1실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
도 2 는 본 발명의 제2실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 하부절연층
15 : 저장전극 콘택플러그 17,51 : 장벽금속층
19,37 : 저장전극, 하부전극 21,39 : 유전체막
23,41 : 플레이트전극, 상부전극 25 : 수소 확산방지막
27,45,57 : 층간절연막 29 : 금속배선
35 : 접합층 43 : 제1 수소 확산방지막
47a,47b : 금속배선 콘택홀 49 : 강유전체 장벽층
53 : 제1 금속배선 55 : 제2 수소 확산방지막
59 : 제2 금속배선 61 : 제3 수소 확산방지막
63 : 보호막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
디램 또는 에프램의 캐패시터나 금속배선을 형성하는 공정과,
상기 캐패시터나 금속배선 표면에 확산방지막을 형성하되, ZrHfOx 로 형성하는 공정과,
상기 확산방지막 표면에 절연막을 형성하는 공정을 포함하는 것과,
상기 확산방지막은 Zr 및 Hf 타겟과 반응기체를 이용한 물리기상증착 ( physical vapor deposition, PVD ) 방법을 이용하여 형성하되, 100 ∼ 900 ℃ 의 온도에서 200 ∼ 1000 Å 두께로 형성하는 것과,
상기 확산방지막은 Zr 50∼90 at%, Hf 10∼50 at%, Si 1∼80 at% 의 조성을 갖는 것과,
상기 확산방지막의 표면에 산소를 충진하는 공정은
산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면에 산소를 충진하는 공정은
아르곤 및 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하되, 아르곤과 산소의 유량을 변화시키며 실시하는 것과,
상기 확산방지막의 표면에 산소를 충진하는 공정은
질소 및 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하되, 질소과 산소의 유량을 변화시키며 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
산소를 이온화시켜 기판 쪽의 전기장에 의한 가속으로 조밀한 증착막을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
증착 챔버 내의 Ar을 이온화 시켜 증착막을 때리므로 막질을 조밀하게 만들고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버내의 아르곤과 산소를 동시에 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버 내의 질소를 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버 내의 질소와 산소를 동시에 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버 내의 NH4 분위기에서 열처리하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버 내의 NH4 플라즈마로 열처리하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버 내의 NH4 플라즈마와 산소플라즈마로 플라즈마 처리하여 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 실시하는 것과,
상기 확산방지막의 표면을 조밀화시키는 공정은
챔버 내의 UV 오존으로 표면처리하여 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 실시하는 것과,
상기 확산방지막의 막질 개선공정은 상기 확산방지막 표면에 산소를 충진하는 공정과 표면을 조밀화하는 공정을 조합하여 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 및 도 2 는 본 발명의 제1 및 제2 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.
상기 도 1 은 본 발명의 제1 실시예에 따라 형성된 디램을 도시한 단면도이다.
도 1 을 참조하면, 반도체기판(11) 상에 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)이 형성된 하부절연층(13)을 형성한다.
상기 하부절연층(13)을 통하여 상기 반도체기판(11)에 접속되는 저장전극 콘택플러그(15)를 형성한다.
상기 저장전극 콘택플러그(15)에 접속되는 장벽금속층(17), 저장전극(19), 유전체막(21) 및 플레이트전극(23)을 형성한다. 이때, 상기 저장전극(19)이나 플레이트전극(23)은 백금과 같은 귀금속으로 형성하고, 상기 유전체막(21)은 BST 로 형성한 것이다.
상기 플레이트전극(23) 표면에 수소 확산방지막(25)을 증착한다. 이때, 상기 수소 확산방지막(25)은 알루미나 또는 TiO2 로 형성한다. 이때, 상기 수소 확산방지막(25)은 후속공정으로 형성되는 층간절연막으로부터 캐패시터로의 수소 확산을 방지하는 역할을 한다.
전체표면상부에 층간절연막(27)을 형성하고 이를 통하여 상기 플레이트전극(23)과 상기 하부절연층(13)의 하부 구조에 콘택되는 금속배선(29)을 셀부(100)와 주변회로부(200)에 각각 형성한다.
상기 도 2 는 본 발명의 제2 실시예에 따라 형성된 에프램을 도시한 단면도이다.
도 2 를 참조하면, 반도체기판(31) 상에 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)이 형성된 하부절연층(33)을 형성한다.
상기 하부절연층(33)을 통하여 상기 반도체기판(11)에 접속되는 저장전극 콘택플러그(도시안됨)를 형성한다.
상기 저장전극 콘택플러그에 접속되는 접합층(35), 저장전극(37), 강유전체막(39) 및 플레이트전극(41)의 적층구조를 형성한다. 이때, 상기 적층구조는 캐패시터 마스크를 이용한 사진식각공정으로 형성한 것이다.
상기 적층구조 표면에 제1 수소 확산방지막(43)을 증착한다. 이때, 상기 제1 수소 확산방지막(43)은 Zr 및 Hf 타겟과 반응기체를 이용한 물리기상증착 ( physical vapor deposition, PVD ) 방법을 이용하여 ZrHfOx 막으로 형성하고, 100 ∼ 900 ℃ 의 온도에서 200 ∼ 1000 Å 두께로 형성한다. 이때, 상기 확산방지막(43)은 Zr 50∼90 at%, Hf 10∼50 at%, O 1∼80 at% 의 조성을 갖는다.
상기 제1 확산방지막(43)을 산소로 충진시키고 표면을 조밀화시켜 박막의 특성을 향상시킨다.
상기 제1 확산방지막(43)의 산소 충진공정은 확산방지막의 막질을 단단하게 만들기 위하여 다음과 같은 3가지 방법으로 실시한다.
1. 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리한다.
2. 아르곤 및 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하되, 아르곤과 산소의 유량을 변화시키며 실시한다.
3. 질소 및 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하되, 질소과 산소의 유량을 변화시키며 실시한다.
상기 제1 확산방지막(43)의 표면을 조밀화시키는 공정은 다음과 같은 몇가지 방법으로 실시한다.
1. 산소를 이온화시켜 기판 쪽의 전기장에 의한 가속으로 조밀한 증착막을형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
2. 증착 챔버 내의 Ar을 이온화 시켜 증착막을 때리므로 막질을 조밀하게 만들고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
3. 챔버내의 아르곤과 산소를 동시에 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
4. 챔버 내의 질소를 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
5. 챔버 내의 질소와 산소를 동시에 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
6. 챔버 내의 NH4 분위기에서 열처리하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
7. 챔버 내의 NH4 플라즈마로 열처리하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 형성한다.
8. 챔버 내의 NH4 플라즈마와 산소플라즈마로 플라즈마 처리하여 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 실시한다.
9. 챔버 내의 UV 오존으로 표면처리하여 균일한 산화층을 형성하되, 100 ∼650 ℃ 온도에서 1 ∼ 5 분 동안 실시한다.
또한, 상기 제1 수소 확산방지막(43)의 표면을 산소 충진하는 방법 3가지와, 표면 조밀화 및 균일한 표면 충진을 위한 9가지 방법을 조합하여 상기 제1 수소 확산방지막(43)의 막질을 개질화할 수 있다.
전체표면상부에 층간절연막(45)을 형성하고 이를 통하여 상기 플레이트전극(41)과 상기 하부절연층(33)의 하부 구조를 노출시키는 금속배선 콘택홀(47a,47b)을 형성한다.
상기 플레이트전극(41)을 노출시키는 금속배선 콘택홀(47a) 표면에 강유전체 장벽층(49)을 증착하고 금속배선 콘택홀 표면을 포함한 전체표면상부에 장벽금속층(51)을 증착한 다음, 그 상부에 제1금속층(53)을 증착한다.
금속배선 마스크를 이용한 사진식각공정으로 셀부와 주변회로부의 제1금속층(53), 장벽금속층(51)을 식각하여 제1금속배선을 형성한다.
상기 제1금속배선 표면에 제2 수소 확산방지막(55)을 증착하고 전체표면상부에 층간절연막(IMD)(57)을 형성한다. 이때, 상기 제2 수소 확산방지막(55)은 상기 제1 수소 확산방지막(43)과 같은 방법으로 형성한다.
상기 층간절연막(57)을 통하여 상기 제1금속배선(53)에 콘택되는 제2금속배선(59)을 형성한 다음, 그 표면에 제3 수소 확산방지막(61)을 증착한 다음, 표면에 보호막(63)을 형성한다. 이때, 상기 제3 수소 확산방지막(61)은 상기 제1 수소 확산방지막(43)과 같은 방법으로 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 형성방법은, ZrHfOx 로 캐패시터 및 금속배선의 표면에 형성하여 후속공정으로 형성되는 절연막으로부터의 수소 확산을 방지함으로서 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (16)

  1. 디램 또는 에프램의 캐패시터나 금속배선을 형성하는 공정과,
    상기 캐패시터나 금속배선 표면에 수소 확산방지막을 형성하되, ZrHfOx 로 형성하는 공정과,
    상기 수소 확산방지막 표면에 절연막을 형성하는 공정을 포함하는 반도체소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 수소 확산방지막은 Zr 및 Hf 타겟과 반응기체를 이용한 물리기상증착 ( physical vapor deposition, PVD ) 방법을 이용하여 형성하되, 100 ∼ 900 ℃ 의 온도에서 200 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 수소 확산방지막은 Zr 50∼90 at%, Hf 10∼50 at%, Si 1∼80 at% 의 조성을 갖는 것을 특징으로 하는 반도체소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면에 산소를 충진하는 공정은
    산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  5. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면에 산소를 충진하는 공정은
    아르곤 및 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하되, 아르곤과 산소의 유량을 변화시키며 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  6. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면에 산소를 충진하는 공정은
    질소 및 산소 분위기의 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하되, 질소과 산소의 유량을 변화시키며 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  7. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    산소를 이온화시켜 기판 쪽의 전기장에 의한 가속으로 조밀한 증착막을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  8. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    증착 챔버 내의 Ar을 이온화 시켜 증착막을 때리므로 막질을 조밀하게 만들고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  9. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버내의 아르곤과 산소를 동시에 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  10. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버 내의 질소를 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  11. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버 내의 질소와 산소를 동시에 이온화시켜 증착막을 때리므로 막질을 조밀하게 하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  12. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버 내의 NH4 분위기에서 열처리하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  13. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버 내의 NH4 플라즈마로 열처리하고 산소이온으로 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 급속 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  14. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버 내의 NH4 플라즈마와 산소플라즈마로 플라즈마 처리하여 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  15. 제 1 항에 있어서,
    상기 수소 확산방지막의 표면을 조밀화시키는 공정은
    챔버 내의 UV 오존으로 표면처리하여 균일한 산화층을 형성하되, 100 ∼ 650 ℃ 온도에서 1 ∼ 5 분 동안 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  16. 제 1 항에 있어서,
    상기 수소 확산방지막의 막질 개선공정은 상기 수소 확산방지막 표면에 산소를 충진하는 공정과 표면을 조밀화하는 공정을 조합하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
KR1020020087104A 2002-12-30 2002-12-30 반도체소자의 형성방법 KR20040060334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087104A KR20040060334A (ko) 2002-12-30 2002-12-30 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087104A KR20040060334A (ko) 2002-12-30 2002-12-30 반도체소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20040060334A true KR20040060334A (ko) 2004-07-06

Family

ID=37352250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087104A KR20040060334A (ko) 2002-12-30 2002-12-30 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR20040060334A (ko)

Similar Documents

Publication Publication Date Title
KR20060052474A (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
US6162649A (en) Method of manufacturing ferroelectric memory device
US6635529B2 (en) Method of fabricating semiconductor device
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
KR100476376B1 (ko) 반도체 장치 제조방법
KR100424710B1 (ko) 반도체 소자의 제조방법
KR20040060334A (ko) 반도체소자의 형성방법
KR20030047372A (ko) 반도체소자의 캐패시터 형성방법
KR100411306B1 (ko) 수소확산방지막을 구비하는 반도체소자의 제조 방법
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR20030043446A (ko) 반도체소자 및 그 제조방법
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100271715B1 (ko) 반도체소자의 캐패시터 형성방법
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR101116351B1 (ko) 개선된 확산방지막을 구비한 반도체 소자
KR20040061262A (ko) 반도체소자의 캐패시터 형성방법
KR100673204B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100655137B1 (ko) 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법
KR20040060333A (ko) 반도체소자의 금속배선 형성방법
KR100529628B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR20070011785A (ko) 플라즈마 처리를 이용한 다층 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR20040060289A (ko) 반도체소자의 금속배선 형성방법
KR20040053459A (ko) 반도체 소자의 장벽 금속층 형성 방법
KR20080090843A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination