KR101116351B1 - 개선된 확산방지막을 구비한 반도체 소자 - Google Patents

개선된 확산방지막을 구비한 반도체 소자 Download PDF

Info

Publication number
KR101116351B1
KR101116351B1 KR1020030098477A KR20030098477A KR101116351B1 KR 101116351 B1 KR101116351 B1 KR 101116351B1 KR 1020030098477 A KR1020030098477 A KR 1020030098477A KR 20030098477 A KR20030098477 A KR 20030098477A KR 101116351 B1 KR101116351 B1 KR 101116351B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
film
diffusion barrier
capacitor
insulating film
Prior art date
Application number
KR1020030098477A
Other languages
English (en)
Other versions
KR20050067492A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098477A priority Critical patent/KR101116351B1/ko
Publication of KR20050067492A publication Critical patent/KR20050067492A/ko
Application granted granted Critical
Publication of KR101116351B1 publication Critical patent/KR101116351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 확산 차단 특성 등이 개선된 확산방지막을 구비한 반도체 소자를 제공한다.
본 발명은 제 1 층간절연막에 의해 분리된 하부전극콘택 플러그가 형성된 반도체 기판; 플러그와 연결되도록 제 1 층간절연막 상부에 형성된 하부전극, 고유전율 유전막 및 상부전극으로 이루어진 캐패시터; 플러그와 하부전극 사이에 형성되고 크롬루테늄산화물막으로 이루어진 제 1 확산방지막; 캐패시터를 덮도록 제 1 층간절연막 상부에 형성된 제 2 층간절연막; 캐패시터와 층간절연막 사이에 형성되고 크롬알루미늄산화물로 이루어진 제 2 확산방지막; 제 2 층간절연막에 의해 분리되어 제 2 확산배리어막의 개재하에 캐패시터와 콘택하는 제 1 금속배선; 제 1 및 제 2 층간절연막에 의해 분리되어 기판과 콘택하는 제 2 금속배선; 및 제 1 및 제 2 금속배선 하부에 형성되고 지르코늄탄탈륨질화물막으로 이루어진 제 3 확산방지막을 포함하는 반도체 소자에 의해 달성될 수 있다.
캐패시터, 고유전율, 수소, 산소, 구리, 배선, 확산방지막

Description

개선된 확산방지막을 구비한 반도체 소자{SEMICONDUCTOR DEVICE HAVING IMPROVED DIFFUSION BARRIER LAYER}
도 1은 종래의 반도체 소자의 캐패시터를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 캐패시터를 나타낸 단면도.
※도면의 주요부분에 대한 부호의 설명
30 : 반도체 기판 31, 38 : 층간절연막
32 : 하부전극콘택 플러그 33 : 제 1 확산방지막
34 : 하부전극 35 : 고유전율의 유전막
36 : 상부전극 37 : 제 2 확산방지막
39 : 제 3 확산방지막 40a, 40b : 금속배선
100 : 캐패시터
본 발명은 반도체 소자에 관한 것으로, 특히 개선된 확산방지막을 구비한 반 도체 소자에 관한 것이다.
최근 미세화된 반도체 공정기술의 발달로 인하여 메모리 소자의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 동작전압의 저전압화가 이루어지고 있다. 그러나, 셀면적 감소에도 불구하고 소프트에러(soft error) 발생 및 리프레시시간(refresh time) 단축 등을 방지하기 위해서는 소자 동작에 요구되는 캐패시터 용량은 지속적으로 확보되어야 한다.
따라서, 최근에는 캐패시터 유전막으로 고유전율 유전막으로는 BST(SrBi2Ta2O9) 및 Ta2O5을 적용한 캐패시터에 대한 연구가 활발히 이루어지고 있다.
이러한 종래의 캐패시터는 도 1에 나타낸 바와 같이, 실리콘과 같은 반도체 기판(10) 상에 제 1 층간절연막(11)에 의해 분리되어 기판(10)과 콘택하도록 하부전극콘택(storage node contact; SNC) 플러그(12)가 형성되고, 플러그(12)와 연결되도록 제 1 층간절연막(11) 상부에 하부전극(14), 고유전율 유전막(15) 및 상부전극(16)으로 이루어진 캐패시터(100)가 형성되며, 캐패시터(100) 상부에는 제 2 층간절연막(18)에 의해 분리되어 캐패시터(100)와 콘택하는 제 1 금속배선(20a)과 제 1 및 제 2 층간절연막(11, 18)에 의해 분리되어 기판(10)과 콘택하는 제 2 금속배선(20b)이 형성된 것으로 이루어진다.
캐패시터(100)의 하부전극(14) 및 상부전극(16)은 고유전율 유전막(15) 형성 시 수반되는 고온의 열처리 과정을 감안하여 우수한 내산화성을 가지는 Pt, Ir, Ru 등의 금속막으로 이루어진다. 또한, 하부전극(14)과 플러그(12) 사이에는 산소확산을 방지하기 위해 예컨대 TiN, TiSiN, TaSiN 또는 WSiN으로 이루어진 제 1 확산방지막(13)이 형성되고, 캐패시터(100) 상부에는 층간절연막(18)으로부터 캐패시터 내부로 수소가 확산되는 것을 방지하기 위해 Al2O3 또는 TiO2 로 이루어진 제 2 확산방지막(17)이 형성된다. 또한, 제 1 및 제 2 금속배선(20a, 200b)은 주로 구리막으로 이루어지고, 제 1 및 제 2 금속배선(20a, 20b) 하부에는 구리 등의 금속확산을 방지하기 위해 내열금속에 실리콘 및 질소가 첨가된 삼원계 비정질 질화물로 이루어진 제 3 확산방지막(19)이 형성되어 있다.
그러나, 고유전율 유전막의 형성 공정이 산소분위기 및 약 600℃ 이상의 고온에서 이루어짐에 따라, 내산화성 금속막으로 캐패시터 전극을 형성하더라도, 하부전극을 관통하는 산소가 발생하게 되어 제 1 확산배리어막(13)의 산화를 일으키게 된다. 이에 따라, 부도체의 산화물이 생성되어 누설전류 증가를 야기시켜 캐패시터의 특성 및 신뢰성을 저하시키고, 심한 경우에는 캐패시터가 동작되지 않는 문제를 일으키게 된다.
또한, Al2O3 및 TiO2 등의 제 2 확산방지막(17)은 외부로부터의 수소확산을 완전히 차단하지 못하여 캐패시터의 특성 및 신뢰성을 더욱 더 저하시키게 된다.
또한, 삼원계 비정질 질화물로 이루어진 제 3 확산방지막(19)은 실리콘과 질소의 결합에 의해 막 자체의 전기적 저항이 높을 뿐만 아니라 실리콘과 구리의 우수한 화학적 친화력으로 인해 비정질에서 결정질로 변태되는 온도가 매우 낮아 확 산방지 특성이 우수하지 못하여 소자의 성능을 저하시키게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 확산 차단 특성 등이 개선된 확산방지막을 구비한 반도체 소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 층간절연막에 의해 분리된 하부전극콘택 플러그가 형성된 반도체 기판; 플러그와 연결되도록 상기 층간절연막 상부에 형성된 하부전극, 고유전율 유전막 및 상부전극으로 이루어진 캐패시터; 및 플러그와 하부전극 사이에 형성되고 크롬루테늄산화물막으로 이루어진 확산방지막을 포함하는 반도체 소자에 의해 달성될 수 있다.
또한, 본 발명의 목적은 캐패시터가 형성된 반도체 기판; 캐패시터를 덮도록 기판 전면 상에 형성된 층간절연막; 및 캐패시터와 층간절연막 사이에 형성되고 크롬알루미늄산화물로 이루어진 확산방지막을 포함하는 반도체 소자에 의해 달성될 수 있다.
또한, 본 발명의 목적은 반도체 기판; 기판과 콘택하면서 층간절연막에 의해 분리된 금속배선; 및 금속배선 하부에 형성되고 지르코늄탄탈륨질화물로 이루어진 확산방지막을 포함하는 반도체 소자에 의해 달성될 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 상기의 본 발명의 목적은 제 1 층간절연막에 의해 분리된 하부전극콘택 플러그가 형성된 반도체 기판; 플러그와 연결되도록 제 1 층간절연막 상부에 형성된 하부전극, 고유전율 유전막 및 상부전극으로 이루어진 캐패시터; 플러그와 하부전극 사이에 형성되고 크롬루테늄산화물막으로 이루어진 제 1 확산방지막; 캐패시터를 덮도록 제 1 층간절연막 상부에 형성된 제 2 층간절연막; 캐패시터와 층간절연막 사이에 형성되고 크롬알루미늄산화물로 이루어진 제 2 확산방지막; 제 2 층간절연막에 의해 분리되어 제 2 확산배리어막의 개재하에 캐패시터와 콘택하는 제 1 금속배선; 제 1 및 제 2 층간절연막에 의해 분리되어 기판과 콘택하는 제 2 금속배선; 및 제 1 및 제 2 금속배선 하부에 형성되고 지르코늄탄탈륨질화물막으로 이루어진 제 3 확산방지막을 포함하는 반도체 소자에 의해 달성될 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2를 참조하여 본 발명의 실시예에 따른 반도체 소자의 캐패시터를 설명한다.
도 2에 나타낸 바와 같이, 실리콘과 같은 반도체 기판(30) 상에 제 1 층간절연막(31)에 의해 분리되어 기판(30)과 콘택하도록 SNC 플러그(32)가 형성되고, 플러그(32)와 연결되도록 제 1 층간절연막(31) 상부에 하부전극(34), 고유전율 유전 막(35) 및 상부전극(36)으로 이루어진 캐패시터(300)가 형성된다. 여기서, 캐패시터(300)의 하부전극(34) 및 상부전극(36)은 고유전율 유전막(35) 형성 시 수반되는 고온의 열처리 과정을 감안하여 우수한 내산화성을 가지는 Pt, Ir, Ru 등의 금속막으로 이루어지고, 하부전극(34)과 플러그(32) 사이에는 산소확산을 방지하기 위해 종래와 달리 내열금속인 Cr막 내에 준귀금속인 Ru와 산소가 첨가된 크롬루테늄산화물(CrRuO)막으로 이루어진 제 1 확산방지막(33)이 형성된다. 즉, CrRuO막은 금속과 산소와의 강한 화학적 결합에 의해 비정질의 미세 구조를 이루고, 산화가 되더라도 Cr에 의해 전도성을 유지할 수 있으며, Ru에 의해 우수한 열적 안정성 및 산소친화력을 유지할 수 있으므로, 산소의 확산을 효과적으로 차단할 수 있을 뿐만 아니라 산화가 되더라도 전도성을 유지할 수 있다. 바람직하게, CrRuO막은 물리기상증착(Physical Vapor Deposition; PVD)에 의해 증착된 후, 표면처리에 의해 산소충진 및 조밀화가 이루어진 막으로서, 200 내지 1000Å의 두께와, 50 내지 90at%의 Cr, 10 내지 50at%의 Ru 및 1 내지 80at%의 산소(O)로 이루어진 조성을 갖는다. PVD는 Cr 및 Ru 타겟과 반응기체를 사용하여 100 내지 900℃의 온도에서 수행하는 것으로 이루어지고, 표면처리는 100 내지 650℃의 온도에서 1 내지 5분 동안, O2, O2＋Ar 또는 N2＋O2 분위기로 급속열처리(Rapid Thermal Process; RTP)하는 제 1 방법, O2, O2＋Ar 또는 N2＋O2를 이온화시키고 막에 이온을 가하는 제 2 방법, NH4 개스 또는 플라즈마에 의한 열처리 후 막에 산소이온을 가하는 제 3 방법, NH4＋O2 플라즈마 처리하는 제 4 방법, UCR 오존을 이용하는 제 5 방법 또는 이들 방법의 조 합으로 수행하는 것으로 이루어진다.
또한, 캐패시터(300) 상부에는 이후 설명할 층간절연막 등으로부터 캐패시터 내부로 수소가 확산되는 것을 방지하기 위해, 종래와 달리 크롬산화물에 알루미늄을 첨가한 크롬알루미늄산화물(CrAlOx)막으로 이루어진 제 2 확산방지막(37)이 형성된다. 즉, 크롬산화물은 기존의 Al2O3 또는 TiO2 보다 높은 밀도를 가지고, 알루미늄이 첨가되면 미세구조나 강한 화학적 결합에 의해 복잡한 망상구조를 가지므로 수소확산을 효과적으로 차단할 수 있다. 바람직하게, 제 2 확산방지막(37)의 CrAlOx막은 제 1 확산방지막(13)의 CrRuO막과 마찬가지로 PVD에 의해 증착된 후, 표면처리에 의해 산소충진 및 조밀화가 이루어진 막으로서, 200 내지 1000Å의 두께와, 50 내지 90at%의 Cr, 10 내지 50at%의 Al 및 1 내지 80at%의 O로 이루어진 조성을 갖는다. PVD는 Cr 및 Al 타겟과 반응기체를 이용하여 100 내지 900℃의 온도에서 수행하는 것으로 이루어지고, 표면처리는 100 내지 650℃의 온도에서 1 내지 5분 동안, O2, O2＋Ar 또는 N2＋O2 분위기로 급속열처리(Rapid Thermal Process; RTP)하는 제 1 방법, O2, O2＋Ar 또는 N2＋O2를 이온화시키고 막에 이온을 가하는 제 2 방법, NH4 개스 또는 플라즈마에 의한 열처리 후 막에 산소이온을 가하는 제 3 방법, NH4＋O2 플라즈마 처리하는 제 4 방법, UCR 오존을 이용하는 제 5 방법 또는 이들 방법의 조합으로 수행하는 것으로 이루어진다.
또한, 캐패시터(300) 상부에는 제 2 층간절연막(38)에 의해 분리되어 제 2 확산방지막(17)의 개재하에 캐패시터(300)와 콘택하는 제 1 금속배선(40a)과 제 1 및 제 2 층간절연막(31, 38)에 의해 분리되어 기판(30)과 콘택하는 제 2 금속배선(40b)이 형성된다. 여기서, 제 1 및 제 2 금속배선(40a, 40b)은 주로 구리막으로 이루어지고, 제 1 및 제 2 금속배선(40a, 40b) 하부에는 구리의 확산을 방지하기 위해 종래와 달리 제 1 내열금속인 Zr막 내에 제 2 내열금속인 Ta와 질소가 첨가된 지르코늄탄탈륨질화물(ZrTaN)막으로 이루어진 제 3 확산방지막(39)이 형성된다. 즉, ZrTaN막은 기존의 내열금속에 실리콘 및 질소가 첨가된 삼원계 비정질 질화물과는 달리 실리콘 대신 다른 내열금속이 더 첨가되어 비정질의 우수한 미세구조 및 전기적 저항을 가질 뿐만 아니라 비정질에서 결정질로의 변태온도를 고온까지 유지시킬 수 있으므로 구리의 확산을 효과적으로 차단할 수 있다. 바람직하게, 제 3 확산방지막(39)의 ZrTaN막은 제 1 및 제 2 확산방지막(33, 37)의 CrRuO막 및 CrAlOx막과 마찬가지로, PVD에 의해 증착된 후, 표면처리에 의해 산소충진 및 조밀화가 이루어진 막으로서, 200 내지 1000Å의 두께와, 50 내지 90at%의 Zr, 10 내지 50at%의 Ta 및 10 내지 80at%의 N으로 이루어진 조성을 갖는다. PVD는 Zr 및 Ta 타겟과 반응기체를 사용하여 100 내지 900℃의 온도에서 수행하는 것으로 이루어지고, 표면처리는 100 내지 650℃의 온도에서 1 내지 5분 동안, O2, O2＋Ar 또는 N2＋O2 분위기로 RTP하는 제 1 방법, O2, O2 ＋Ar 또는 N2＋O2를 이온화시키고 막에 이온을 가하는 제 2 방법, NH4 개스 또는 플라즈마에 의한 열처리 후 막에 산소이온을 가하는 제 3 방법, NH4＋O2 플라즈마 처리하는 제 4 방법, UCR 오존을 이용하는 제 5 방법 또는 이들 방법의 조합으로 수행하는 것으로 이루어진다.
상기 실시예에 의하면, 하부전극콘택 플러그와 하부전극 사이의 제 1 확산방지막이 CrRuO막으로 이루어짐에 따라, 산소확산이 효과적으로 차단될 뿐만 아니라 산화가 발생하더라도 전도성이 유지되므로 누설전류 발생이 방지될 수 있다. 또한, 캐패시터와 층간절연막 사이의 제 2 확산방지막이 CrAlOx막으로 이루어져서 수소확산이 효과적으로 차단되고, 구리 등의 금속배선 하부의 제 3 확산방지막이 ZrTaN막으로 이루어져서 구리확산도 효과적으로 차단되므로, 캐패시터의 특성 및 신뢰성이 향상된다.
한편, 상기 실시예에서는 캐패시터의 구리 금속배선 형성 시 확산방지막으로 ZrTaN막을 사용하는 것에 대해서만 설명하였지만, 트랜지스터 등의 다른 소자에 대한 구리 금속배선 형성 및 다마신(damascene) 공정에 의한 구리 금속배선 형성 시에도 ZrTaN막의 확산방지막을 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 확산배리어막의 물질을 변경하여 확산 차단 특성을 개선함으로써 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.

Claims (17)

  1. 층간절연막에 의해 분리된 하부전극콘택 플러그가 형성된 반도체 기판;
    상기 플러그와 연결되도록 상기 층간절연막 상부에 형성된 하부전극, 유전막 및 상부전극으로 이루어진 캐패시터; 및
    상기 플러그와 하부전극 사이에 형성되고 크롬루테늄산화물막으로 이루어진 확산방지막을 포함하는 반도체 소자.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 크롬루테늄산화물막은 200 내지 1000Å의 두께를 가지는 것을 특징으로 하는 반도체 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1층간절연막에 의해 분리된 하부전극콘택 플러그가 형성된 반도체 기판;
    상기 플러그와 연결되도록 상기 제1층간절연막 상부에 형성된 하부전극, 유전막 및 상부전극으로 이루어진 캐패시터;
    상기 플러그와 하부전극 사이에 형성되고 크롬루테늄산화물막으로 이루어진 확산방지막;
    상기 캐패시터를 덮도록 상기 제1층간절연막 상부에 형성된 제2층간절연막;
    상기 제 2 층간절연막에 의해 분리되어 상기 캐패시터와 콘택하는 제 1 금속배선;
    상기 제 1 및 제 2 층간절연막에 의해 분리되어 상기 기판과 콘택하는 제 2 금속배선; 및
    상기 제 1 및 제 2 금속배선 하부에 형성되고 지르코늄탄탈륨질화물막으로 이루어진 확산방지막을 더 포함하는 반도체 소자.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 지르코늄탄탈륨질화물막은 200 내지 1000Å의 두께를 가지는 것을 특징으로 하는 반도체 소자.
  9. 삭제
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 제1 및 제2금속배선은 구리막인 것을 특징으로 하는 반도체 소자.
  11. 제 1 층간절연막에 의해 분리된 하부전극콘택 플러그가 형성된 반도체 기판;
    상기 플러그와 연결되도록 상기 제 1 층간절연막 상부에 형성된 하부전극, 유전막 및 상부전극으로 이루어진 캐패시터;
    상기 플러그와 하부전극 사이에 형성되고 크롬루테늄산화물막으로 이루어진 제 1 확산방지막;
    상기 캐패시터를 덮도록 상기 제 1 층간절연막 상부에 형성된 제 2 층간절연막;
    상기 캐패시터와 제2층간절연막 사이에 형성되고 크롬알루미늄산화물로 이루어진 제 2 확산방지막을 포함하는 반도체 소자.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제 2 층간절연막에 의해 분리되어 상기 제 2 확산배리어막의 개재하에 상기 캐패시터와 콘택하는 제 1 금속배선;
    상기 제 1 및 제 2 층간절연막에 의해 분리되어 상기 기판과 콘택하는 제 2 금속배선; 및
    상기 제 1 및 제 2 금속배선 하부에 형성되고 지르코늄탄탈륨질화물막으로 이루어진 제 3 확산방지막을 더 포함하는 반도체 소자.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 크롬루테늄산화물막, 크롬알루미늄산화물막 및 지르코늄탄탈륨질화물막 은 각각 200 내지 1000Å의 두께를 가지는 것을 특징으로 하는 반도체 소자.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 제1 및 제2금속배선은 구리막인 것을 특징으로 하는 반도체 소자.
KR1020030098477A 2003-12-29 2003-12-29 개선된 확산방지막을 구비한 반도체 소자 KR101116351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098477A KR101116351B1 (ko) 2003-12-29 2003-12-29 개선된 확산방지막을 구비한 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098477A KR101116351B1 (ko) 2003-12-29 2003-12-29 개선된 확산방지막을 구비한 반도체 소자

Publications (2)

Publication Number Publication Date
KR20050067492A KR20050067492A (ko) 2005-07-05
KR101116351B1 true KR101116351B1 (ko) 2012-03-16

Family

ID=37258147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098477A KR101116351B1 (ko) 2003-12-29 2003-12-29 개선된 확산방지막을 구비한 반도체 소자

Country Status (1)

Country Link
KR (1) KR101116351B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320910B2 (en) 2015-07-27 2019-06-11 Hyundai Motor Company Electronic device in vehicle, control method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055190A (ko) * 1997-12-27 1999-07-15 김영환 강유전체 캐패시터 형성 방법
KR20010001595A (ko) * 1999-06-07 2001-01-05 김영환 캐패시터 제조 방법
US20010034106A1 (en) 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
KR20020047514A (ko) * 2000-12-13 2002-06-22 박종섭 반도체 소자의 캐패시터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055190A (ko) * 1997-12-27 1999-07-15 김영환 강유전체 캐패시터 형성 방법
KR20010001595A (ko) * 1999-06-07 2001-01-05 김영환 캐패시터 제조 방법
US20010034106A1 (en) 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
KR20020047514A (ko) * 2000-12-13 2002-06-22 박종섭 반도체 소자의 캐패시터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320910B2 (en) 2015-07-27 2019-06-11 Hyundai Motor Company Electronic device in vehicle, control method thereof

Also Published As

Publication number Publication date
KR20050067492A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US6509601B1 (en) Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100395468B1 (ko) 수소 배리어 층을 갖는 반도체 장치
CN100461421C (zh) 具有铁电电容器的半导体器件及其制造方法
US20060261441A1 (en) Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
KR100919324B1 (ko) 반도체 장치
JP5060037B2 (ja) 半導体装置の製造方法
JPH1187633A (ja) 半導体装置の製造方法
US6682995B2 (en) Iridium conductive electrode/barrier structure and method for same
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US7465981B2 (en) Semiconductor device and a method of manufacturing the same
KR101116351B1 (ko) 개선된 확산방지막을 구비한 반도체 소자
KR100424710B1 (ko) 반도체 소자의 제조방법
US6579755B2 (en) High dielectric capacitor and method of manufacturing the same
US6214661B1 (en) Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100738576B1 (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100475018B1 (ko) 반도체메모리소자의제조방법
KR100580747B1 (ko) 고유전체 캐패시터의 제조 방법
KR20000020470A (ko) 반도체소자의 비트라인 형성방법
KR20010061089A (ko) 반도체소자의 캐패시터 제조방법
JP2005057087A (ja) 半導体装置及びその製造方法
KR20060136240A (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR20000042399A (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR20080090843A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee