KR970007175B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR970007175B1
KR970007175B1 KR1019940016509A KR19940016509A KR970007175B1 KR 970007175 B1 KR970007175 B1 KR 970007175B1 KR 1019940016509 A KR1019940016509 A KR 1019940016509A KR 19940016509 A KR19940016509 A KR 19940016509A KR 970007175 B1 KR970007175 B1 KR 970007175B1
Authority
KR
South Korea
Prior art keywords
film
forming
titanium nitride
layer
titanium
Prior art date
Application number
KR1019940016509A
Other languages
English (en)
Other versions
KR960005872A (ko
Inventor
장현진
문영화
전영호
고재완
구영모
김세정
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940016509A priority Critical patent/KR970007175B1/ko
Priority to CN95109193A priority patent/CN1062978C/zh
Priority to US08/499,791 priority patent/US5877031A/en
Priority to GB9513938A priority patent/GB2291264B/en
Publication of KR960005872A publication Critical patent/KR960005872A/ko
Application granted granted Critical
Publication of KR970007175B1 publication Critical patent/KR970007175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

내용없음

Description

반도체 소자의 금속배선 형성방법
제1도는 본 발명에 따른 일실시예의 장벽금속막 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : TiN막 2,2' : TiNO막
본 발명은 반도체 소자 제조공정중 소자간의 전기적 연결을 위한 금속배선 형성방법에 관한 것으로, 특히 장벽금속막을 포함하는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 얕은 접합(shallow junction)을 갖는 서브 마이크론(sub-micron)급 소자 제조시 접합 스파이킹(junction spiking) 현상 방지 및 콘택에서의 저항개선을 위해 알루미늄합금과 아울러 장벽금속막을 사용하고 있다.
한편, 종래에는 장벽금속막을 티타늄/질화티타늄(Ti/TiN)의 이중구조를 주로 사용하고 있으며 이중 질화티타늄막은 하부막과 상부막 사이에서 원자들의 이동을 차단해주는 확산장벽(Diffusion Barrier)으로 사용되는데, 그 목적을 완전하게 하기 위해서는 질화티타늄의 조성비가 정확히 1 대 1이 되어야만 한다.
그러나 현재의 스퍼터링 장비로는 조성비를 정확히 1 대 1로 하기가 어려운 실정이다.
또한 질화티타늄막은 다공질막인 까닭에 막내에 많은 틈(vacancy)이 있어 원자들의 이동을 차단해주는데 효과적이지 못하다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 장벽금속막 형성시 다공질이 없는 조밀한 구조를 갖도록 함으로써 원자들의 이동이 어렵도록 하는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 장벽금속막을 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 질화티타늄막을 원하는 전체 두께의 반정도 형성하는 단계 ; 상기 질화티타늄막 상부에 N2O 가스로 질화티타늄 보다 조밀한 구조를 갖는 티타늄-니트로젠-옥시젠(TiNO0막을 장벽금속막의 나머지 두께만큼 형성하는 단계 ; N2분위기에서 열처리함으로써 티타늄-니트로겐-옥시젠막 속의 여분의 옥시젠 이온이 질화티타늄막 속으로 확산되도록 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상술한다.
본 발명은 장벽금속막으로 질화티타늄 보다 조밀한 구조를 갖는 티타늄-니트로젠-옥시젠(Ti-N-O)구조의 막을 형성함으로써 원자들의 이동을 어렵게 하여 확산장벽으로서의 역할을 홀륭히 수행하도록 하는 기술로, Ti-N-O 구조를 갖는 조밀한 확산장벽을 만드는 방법은 다음과 같다.
제1a도 내지 제1c도는 본 발명에 따른 일실시예의 장벽금속막 형성 과정을 나타내는 공정단면도로, 1단계로, 제1a도에서 스퍼터링 장비를 이용하여 아르곤(Ar)과 니트로젠(N2)의 혼합가스를 사용하여 질화티타늄막(1)을 원하는 전체 두께의 반정도 형성한다.
이어서 2단계로, 제1b도에서 상기 질화티타늄막(1) 상부에 N2O 가스로 질화티타늄 보다 조밀한 구조를 갖는 티타늄-니트로젠-옥시젠(TiNO,2)막을 장벽금속막의 나머지 두께만큼 형성한다. 이렇게 공정을 2단계로 나누어 진행하는 것은 옥시젠 원자들이 티타늄-니트로젠-옥시젠막 속에 너무 많이 존재하게 되면 질화티타늄막의 저항을 높이게 되어 소자에 악영향을 끼치게 되므로 이를 미연에 방지하기 위함이다.
마지막으로 N2분위기, 450℃ 이상의 온도하에서 열처리함으로써 제1c도에서와 같이 티타늄-니트로젠-옥시젠막 속의 여분의 옥시젠 이온이 질화티타늄막 속으로 확산되도록 한다.
상기와 같이 이루어지는 본 발명의 티타늄-니트로젠-옥시젠 구조를 갖는 장벽금속막은 다공질이 없는 조밀한 구조로 원자들의 이동이 어려워 확산장벽으로서의 역할을 충족시킬 수 있다. 아울러 얇은 두께로도 우수한 장벽역할을 기대할 수 있어 막자체의 스트레스도 완화시킬 수가 있으며, 또한 서브-마이크론급의 얕은 접합에서도 접합누설전류(Junction Leakage Current)에 안정한 효과를 얻을 수 있다.

Claims (1)

  1. 장벽금속막을 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 질화티타늄막(1)을 원하는 전체 두께의 반정도 형성하는 단계 ; 상기 질화티타늄막(1) 상부에 N2O 가스로 질화티타늄 보다 조밀한 구조를 갖는 티타늄-니트로젠-옥시젠(TiNO,2)막을 장벽금속막의 나머지 두께만큼 형성하는 단계 ; N2분위기에서 열처리함으로써 티타늄-니트로젠-옥시젠막 속의 여분의 옥시젠 이온이 질화티타늄막 속으로 확산되도록하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019940016509A 1994-07-07 1994-07-08 반도체 소자의 금속배선 형성방법 KR970007175B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940016509A KR970007175B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 금속배선 형성방법
CN95109193A CN1062978C (zh) 1994-07-07 1995-07-07 半导体器件中制作金属阻挡层的方法
US08/499,791 US5877031A (en) 1994-07-07 1995-07-07 Method for forming a metallic barrier layer in semiconductor device
GB9513938A GB2291264B (en) 1994-07-07 1995-07-07 Method for forming a metallic barrier layer in semiconductor device and device made by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016509A KR970007175B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960005872A KR960005872A (ko) 1996-02-23
KR970007175B1 true KR970007175B1 (ko) 1997-05-03

Family

ID=19387645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016509A KR970007175B1 (ko) 1994-07-07 1994-07-08 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR970007175B1 (ko)

Also Published As

Publication number Publication date
KR960005872A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR960042954A (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성방법
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
KR970007175B1 (ko) 반도체 소자의 금속배선 형성방법
KR100361209B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100310468B1 (ko) 반도체 소자의 장벽금속막 형성방법
JPS5910271A (ja) 半導体装置
KR940010194A (ko) 반도체장치의 배선층 형성방법
KR100312030B1 (ko) 반도체소자의금속배선형성방법
GB2291264A (en) Method for forming a metallic barrier layer
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
KR930007440B1 (ko) 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법
KR100187669B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100342824B1 (ko) 반도체소자제조방법
KR100252871B1 (ko) 반도체 소자의 박막 형성방법
KR100208444B1 (ko) 반도체 소자의 금속배선 형성방법
KR100316029B1 (ko) 반도체 소자의 제조방법
KR960008567B1 (ko) 실리사이드막 형성방법
KR100237022B1 (ko) 캐패시터의 유전체막 형성방법
KR100342827B1 (ko) 반도체소자의베리어금속층형성방법
KR100414306B1 (ko) 반도체장치의금속콘택방법
KR970000651B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100296960B1 (ko) 반도체소자의폴리실리콘막형성방법
KR0140639B1 (ko) 구리실리사이드 형성방법
KR100236081B1 (ko) 반도체 소자의 산화막 형성 방법
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee