KR100187669B1 - 반도체 소자의 확산 방지막 형성 방법 - Google Patents

반도체 소자의 확산 방지막 형성 방법 Download PDF

Info

Publication number
KR100187669B1
KR100187669B1 KR1019960002010A KR19960002010A KR100187669B1 KR 100187669 B1 KR100187669 B1 KR 100187669B1 KR 1019960002010 A KR1019960002010 A KR 1019960002010A KR 19960002010 A KR19960002010 A KR 19960002010A KR 100187669 B1 KR100187669 B1 KR 100187669B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
semiconductor device
forming
titanium nitride
heat treatment
Prior art date
Application number
KR1019960002010A
Other languages
English (en)
Other versions
KR970060363A (ko
Inventor
진성곤
김정태
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019960002010A priority Critical patent/KR100187669B1/ko
Priority to JP8095104A priority patent/JPH09213657A/ja
Publication of KR970060363A publication Critical patent/KR970060363A/ko
Application granted granted Critical
Publication of KR100187669B1 publication Critical patent/KR100187669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 접합 파괴 현상의 발생을 방지하기 위하여 티타늄 나이트라이드를 증착한 후 산소 충진 효과를 증대시키기 위해 급속 열처리를 실시한다. 그러므로 금속 증착시 접합 파괴 현상의 발생이 효과적으로 방지되며, 콘택 홀의 크기 증가에 비해 일정한 콘택 저항을 얻을수 있다. 또한 확산 방지막의 두께 감소로 인하여 금속층 패터닝 공정시 공정 마진(Margin)이 증대되어 소자의 수율이 향상될 수 있는 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.

Description

반도체 소자의 확산 방지막 형성방법
제1a 및 제1b도는 종래 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도.
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 확산 방지막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘 기판 2 및 12 : 접합 영역
3 및 13 : 절연층 4 및 14 : 확산 방지막
4A : 티타늄 4B : 티타늄 나이트라이드
6 및 16 : 콘택 홀 15 : 티타늄 실리사이드층
본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 특히 접합 파괴 현상의 발생을 방지할 수 있도록 한 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 금속층을 형성하기 전에 확산 방지막을 형성한다. 상기 확산 방지막은 실리콘 기판에 형성된 접합 영역에 알루미늄(Al)과 같은 금속이 접촉되는 경우 알루미늄(Al)과 실리콘 (Si)과의 상호 확산에 의해 발생되는 접합 파괴(Junction spoiking)현상을 방지하는 역할을 한다. 그러므로 상기 확산 방지막은 알루미늄(Al) 및 실리콘(Si)과의 반응성이 없어야 하고, 고온에서 열적 안정성이 우수해야 하며, 또한 알루미늄(Al), 실리콘(Si)등에 대한 확산 억제 능력이 높고 실리콘(Si)과 저항성 접촉(ohmc cntact)이 가능한 베리어 금속(Barrier Metal)이어야 한다. 현재 이러한 베리어 금속으로는 티타늄(Ti) 및 티타늄 나이트라이드(TiN)가 사용된다. 그러면 종래 반도체 소자의 확산 방지막 형성 방법을 제1a 및 제1b를 통해 설명하면 다음과 같다.
종래에는 제1a도에 도시된 바와 같이 접합 영역(2)이 형성된 실리콘 기판(1)상에 절연층(3)을 형성하고, 상기 접합 영역(2)이 노출되도록 상기 절연층(3)을 패터닝하여 콘택 홀(Contact Hole:6)을 형성한다. 이후 제1b도에 도시된 바와 같이 상기 접합 영역(2)과의 접촉 저항을 감소시키며, 상기 실리콘 기판(1)과의 접착성을 증가시키기 위하여 반응성 스퍼터링(Reactive Sputtering)방법을 이용하여 전체 상부면에 티타늄(Ti:4A)을 증착하고, 상기 티타늄(4A)상에 티타늄 나이트라이드(TiN:4B)를 증착하여 확산 방지막(4)을 형성한다. 그러나 반도체 소자의 고집적화에 따른 상기 콘택 홀(6)의 크기 감소로 인하여 상기 확산 방지막(4)의 층덮힘(step coverage)이 저하되며, 따라서 확산 방지 효과 및 알루미늄(A1)의 층덮힘도 저하된다. 더욱이 상기 알루미늄(A1)의 층덮힘을 향상시키기 위한 목적으로 사용되는 2단계(2-Step)증착법, 재용융법(Reflow)등과 같은 고온 증착법으로 인해 상기 확산 방지막(4)의 특성이 더욱 저하된다.
이러한 문제점을 개선하기 위하여 상기 확산 방지막(4)을 형성한 후 질소(N2) 및 수소(H2) 가스 분위기 또는 질소(N2) 가스에 약간의 산소(O2)가 첨가된 분위기하에서 열처리를 실시하여 상기 티타늄 나이트라이드(4B)의 표면에 산소를 층진시킨다. 그러나 상기 티타늄 나이트라이드(4B)의 경우에는 상기 첨가되는 산소의 량을 조절하기 힘든 단점이 있으며 상기 콘택 홀(6)의 크기 감소에 따라 콘택 저항(contact Resistance)이 급격히 증가되는 단점이 있다.
또한, 근래에 들어 상기 콘택 홀(6) 저부에서의 층덮힘을 향상시키기 위하여 상기 티타늄(Ti)/티타늄 나이트라이드(TiN)대신 콜리메이티드(Collimated)티타늄 나이트라이드(TiN)를 사용한다. 그러나 상기 콜리메이티드 티타늄 나이트라이드(TiN)의 층덮힘 특성은 양호하지만 증착 속도가 낮을 뿐만 아니라. 그 구조가 조밀하여 상기와 같은 열처리에 의해 충분한 산소의 충진이 어렵다. 그러므로 충분한 확산 방지 효과를 얻기 힘들다.
따라서 본 발명은 티타늄 나이트라이드를 증착한 후 산소 충진 효과를 증대시키기 위해 급속 열처리를 실시하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 확산 방지막 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 접합 영역이 형성된 실리콘 기판상에 절연층을 형성하고, 상기 접합 영역이 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성시킨 후 전체 상부면에 확산 방지막을 형성하는 단계와, 상기 단계로부터 산소의 층진 효과를 증대시키며, 상기 접합 영역의 실리콘 기판과 상기 확산 방지막의 계면에 실리사이드층이 형성되도록 산소가 공급되는 급속 열처리 장치에서 급속 열처리를 실시하는 단계로 이루어지는 것을 특징으로 하며, 상기 확산 방지막은 콜리메이티드 티타늄 나이트라이드가 증착한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로한다.
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도로서,
제2a도는 접합 영역(12)이 형성된 실리콘 기판(11)상에 절연층(13)을 형성하고, 상기 접합 영역(12)가 노출되도록 상기 절연층(13)을 패터닝하여 콘택 홀(16)을 형성한 상태의 단면도이다.
제2b도는 전체 상부면에 콜리메이티드 티타늄 나이트라이드(TiN) 또는 일반적인 티타늄 나이트라이드(TiN)를 증착하여 확산 방지막(14)을 형성한 후 400 내지 700℃의 온도 및 1 내지 10slm의 산소(O2)가 공급되는 급속 열처리 장치에서 10 내지 120초(Sec)동안 급속 열처리를 실시한 상태의 단면도로서, 이때 콘택 저항을 감소시키기 위해 상기 접합 영역(2)의 실리콘 기판(11)과 상기 확산 방지막(14)의 계면에 티타늄 실리사이드층(15)이 형성되도록 한다. 또한 상기 산소(O2)는 상기 급속 열처리중 계속 또는 부분적으로 공급되도록 하며, 상기 산소를 부분적으로 공급하는 경우 상기 급속 열처리 장치의 가열시 아르곤(Ar), NH3또는 질소(N2)가스가 공급되도록 한다. 그러면 상기와 같은 방법에 의해 형성된 확산 방지막(14)의 전기적 특성을 하기의 표를 참조하여 설명하면 다음과 같다.
상기 [표]의 제1조건은 일반적인 티타늄 나이트라이드(TiN)를 증착한 후 급속 열처리하는 조건이고, 제2조건은 콜리메이티드 티타늄 나이트라이드(TiN)를 600Å의 두께로 증착한 후 급속 열처리하는 조건이며, 제3조건은 콜리메이티드 티타늄 나이트라이드(TiN)를 1000Å의 두께로 증착한 후 급속 열처리하는 조건이고, 제4조건은 콜리메이티드 티타늄 나이트라이드(TiN)를 1000Å의 두께로 증착한 후 종래와 같이 열처리하는 조건을 각각 나타낸 것이다.
먼저, 상기 표의 제1조건의 경우에는 콘택 홀의 크기 감소에 따라 급격한 콘택 저항의 증가를 보이는 반면, 상기 제2 및 제3조건의 경우에는 콘택 홀의 크기 증가에 비해 일정한 콘택 저항을 얻을 수 있다. 또한, 콜리메이티드 티타늄 나이트라이드(TiN)를 증착한 후 종래와 같이 열처리를 실시한 경우(제4조건)상기 콜리메이티드 티타늄 나이트라이드(TiN)의 두께가 1000Å이상에서 누설 전류가 없는 상태의 콘택 저항을 나타내었으나, 급속 열처리를 실시한 경우(제2조건)상기 콜리메이티드 티타늄 나이트라이드(TiN)의 두께가 600Å에서 누설전류가 없는 상태의 콘택저항을 나타내었다. 이는 상기 급속 열처리시 조밀한 구조를 갖는 상기 클리메이티드 티타늄 나이트라이드(TiN)의 내부로 상기 산소(O)가 침투되지 못하고 표면에만 집중되기 때문이다. 그러므로 콘택 홀의 크기 감소에 따른 콘택 저항의 증가없이 확산 방지 효과를 증가시킬수 있다.
상술한 바와 같이 본 발명에 의하면 티타늄 나이트라이드를 증착한 후 산소 충진 효과를 증대시키기 위해 급속 열처리를 실시하므로써 금속 증착시 접합 파괴 현상의 발생을 효과적으로 방지하며, 금속층과 접합 영역간의 콘택 저항을 감소시킬 수 있다. 또한 확산 방지막의 두께 감소로 인하여 금속층 패터닝 공정시 공정 마진(Margin)이 증대되어 소자의 수율이 향상될수 있는 탁월한 효과가 있다.

Claims (6)

  1. 반도체 소자의 확산 방지막 형성 방법에 있어서, 접합 영역이 형성된 실리콘 기판상에 절연층을 형성하고, 상기 접합 영역이 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성시킨 후 전체 상부면에 확산 방지막을 형성하는 단계와, 상기 단계로부터 산소의 충진 효과를 증대시키며, 상기 접합 영역의 실리콘 기판과 상기 확산 방지막의 계면에 실리사이드층이 형성되도록 산소가 공급되는 급속 열처리 장치에서 급속 열처리를 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  2. 제1항에 있어서, 상기 확산 방지막은 콜리메이티드 티타늄 나이트라이드가 증착된 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  3. 제1항에 있어서, 상기 확산 방지막은 티타늄 나이트라이드가 증착된 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  4. 제1항에 있어서, 상기 급속 열처리는 400 내지 700℃의 온도에서 10 내지 120초 동안 실시되는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  5. 제1항에 있어서, 상기 산소의 공급량은 1 내지 10slm인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  6. 제1 또는 제5항에 있어서, 상기 산소는 부분적으로 공급되도록 하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
KR1019960002010A 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법 KR100187669B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960002010A KR100187669B1 (ko) 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법
JP8095104A JPH09213657A (ja) 1996-01-30 1996-04-17 半導体素子の拡散防止膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002010A KR100187669B1 (ko) 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법

Publications (2)

Publication Number Publication Date
KR970060363A KR970060363A (ko) 1997-08-12
KR100187669B1 true KR100187669B1 (ko) 1999-06-01

Family

ID=19450321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002010A KR100187669B1 (ko) 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법

Country Status (2)

Country Link
JP (1) JPH09213657A (ko)
KR (1) KR100187669B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055786A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 금속배선 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries

Also Published As

Publication number Publication date
KR970060363A (ko) 1997-08-12
JPH09213657A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
EP0866498B1 (en) Method of manufacturing a semiconductor device having aluminum contacts or vias
US4737474A (en) Silicide to silicon bonding process
KR910002452B1 (ko) 반도체장치의 제조방법
US5591671A (en) Method for interconnecting layers in semiconductor device
US5739046A (en) Method of making a reliable barrier layer
KR100205301B1 (ko) 금속배선구조 및 형성방법
KR100187669B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR0174878B1 (ko) 확산 장벽층 형성방법
US5693561A (en) Method of integrated circuit fabrication including a step of depositing tungsten
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
KR100355605B1 (ko) 반도체소자의 콘택전극의 배리어메탈 제조방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
JPH06120479A (ja) 半導体装置及びその製造方法
KR100220936B1 (ko) 반도체 소자의 금속배선 형성방법
KR100338114B1 (ko) 반도체소자의금속층형성방법
KR100265968B1 (ko) 반도체장치의비아콘택형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100575332B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
KR100241505B1 (ko) 반도체 소자의 확산 방지막 형성방법
KR19990006108A (ko) 베리어 금속 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee