JP6007897B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP6007897B2
JP6007897B2 JP2013509853A JP2013509853A JP6007897B2 JP 6007897 B2 JP6007897 B2 JP 6007897B2 JP 2013509853 A JP2013509853 A JP 2013509853A JP 2013509853 A JP2013509853 A JP 2013509853A JP 6007897 B2 JP6007897 B2 JP 6007897B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor layer
film
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013509853A
Other languages
English (en)
Other versions
JPWO2012141031A1 (ja
Inventor
隆志 市原
隆志 市原
弘明 蔭山
弘明 蔭山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2012141031A1 publication Critical patent/JPWO2012141031A1/ja
Application granted granted Critical
Publication of JP6007897B2 publication Critical patent/JP6007897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体発光素子及びその製造方法に関する。
従来から、半導体発光素子、特に発光ダイオード（ＬＥＤ）において、電極として銀等を含む反射膜を設けることにより、発光層から出射された光の電極による吸収を防止して、光出力を向上させている。そして、この反射膜のマイグレーション又は変色等による光反射作用の低減を防止するために、スパッタ法又は蒸着法等により、絶縁材料及び金属材料からなる保護膜が形成されている（特開２００３−１６８８２３号公報等）。
従来の半導体発光素子では、金属材料からなる保護膜によってマイグレーション及び変色等を低減させることができるが、やはり、マイグレーション及び変色等を阻止することができない。よって、出力の低下が免れないという問題があった。つまり、スパッタ法又は蒸着法等では、ウェハに対して等方的に保護膜の材料が供給されて成膜されるため、例えば、反射膜を含む電極の角部及び側面では、半導体層等の構造自体が障害物となり、均一な保護膜を形成することができない。そのため、反射膜のマイグレーション及び変色を防止するために、保護膜の厚みを厚くする必要がある。そして、その厚膜の保護膜が、発光素子から発光した光を吸収する壁となり、光出力の低下を招くという問題があった。
本発明は、上記課題に鑑みなされたものであり、反射膜の変色等を抑制し、高い光出力を維持することができる半導体発光装置及びその製造方法を提供することを目的とする。
本願は、以下の発明を含む。
〔１〕第１導電型半導体層と、発光層と、第２導電型半導体層とがこの順に積層された半導体層を形成し、
前記第２導電型半導体層の上面に接触する銀含有層を含む電極を形成し、
前記第２導電型半導体層の上面から少なくとも銀含有層の側面にわたって被覆する絶縁膜を、原子層堆積法により形成することを含む半導体発光素子の製造方法。
〔２〕前記絶縁膜を、酸化アルミニウム又は二酸化珪素とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕前記絶縁膜を、厚み変化が±２０％以内の略均一の厚みを有する〔１〕又は〔２〕に記載の半導体発光素子の製造方法。
〔４〕第１導電型半導体層と、発光層と、第２導電型半導体層とがこの順に積層された半導体層と、
前記第２導電型半導体層の上面に接触する銀含有層を含む電極と、
前記第２導電型半導体層の上面から少なくとも銀含有層の側面にわたって被覆する絶縁膜とを備え、
該絶縁膜は、前記第２導電型半導体層の上面から銀含有層の側面にわたって、略均一の厚みを有することを特徴とする半導体発光素子。
〔５〕前記絶縁膜は、原子層堆積法により積層された膜である〔４〕に記載の半導体発光素子。
〔６〕前記絶縁膜は、酸化アルミニウム又は二酸化珪素である〔４〕又は〔５〕に記載の半導体発光素子。
〔７〕前記絶縁膜は、厚み変化が±２０％以内の略均一の厚みを有する〔４〕〜〔６〕のいずれか１つに記載の半導体発光素子。
本発明によれば、反射膜の変色等を抑制し、高い光出力を維持することができる半導体発光装置及びその製造方法を提供することができる。
Ａは本発明の半導体発光素子の構造を説明するための平面図、Ｂは図１ＡのＡ−Ａ'線の概略断面図である。 絶縁膜の厚みを説明するための半導体発光素子の要部の概略拡大図である。 本発明の実施形態に対する比較例の半導体発光素子構造の要部の概略拡大図である。 本発明の半導体発光装置の製造方法を示す概略断面工程図である。 本発明の半導体発光装置の製造方法を示す概略断面工程図である。
以下、本件発明の好ましい実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための半導体発光素子を例示するものであって、本発明は半導体発光素子を以下のものに特定しない。さらに以下の説明において、同一の名称、符号については同一又は同質の部材を示しており、詳細説明を適宜省略する。
図１Ａ及び１Ｂに示すように、本発明の半導体発光素子１０は、基板１１上に、任意にバッファ層等の１層又は複数層（図示せず）を介して、第１導電型（以下「ｎ型」と記載することがある）半導体層１２、発光層１３及び第２導電型（以下「ｐ型」と記載することがある）半導体層１４をこの順に積層した半導体層１５が形成されている。半導体層１５は、第２導電型半導体層１４側から厚み方向に部分的に除去され、そこから第１導電型半導体層１２を露出させて、露出部１６が形成されている。この露出部１６は、任意の位置に任意の数／大きさで形成することができるが、ここでは、発光素子１０の対向する縁部を連結するように、３つの露出部１６が形成されている。
図１Ａにおいては、絶縁膜及び保護膜を省略し、主として半導体層及び電極の平面配置を表している。
（電極２０）
半導体発光素子１０の第２導電型半導体層１４の上面には、銀含有層を含む電極２０が形成されている。この電極２０は、第２導電型半導体層１４上に直接接触しており、オーミック接続されていることが好ましい。ここでオーミック接続とは、当該分野で通常用いられている意味であり、例えば、その電流−電圧特性が直線又は略直線となる接続を指す。また、デバイス動作時の接合部での電圧降下及び電力損失が無視できるほど小さいことを意味する。
この電極２０は、発光層１３からの光を効率よく反射させることを意図するものであるため、第２導電型半導体層１４上の略全面に、広い面積で形成されることが好ましい。ここで略全面とは、上面に露出する第２導電型半導体層１４の外縁及び露出部の外縁以外の領域を指し、例えば、発光素子の平面積の９０％以上、９５％以上であることが好ましい。これにより、電極２０の第２導電型半導体層１４への接触面積を最大限として、接触抵抗を低下させて駆動電圧を低減させることができる。また、発光層１３からの光を、第２導電型半導体層１４の略全面積で反射させることが可能となり、光の取り出し効率を向上させることができる。
電極２０は、少なくとも銀含有層を有している。この銀含有層は、銀又は銀合金からなる層を意味する。銀合金としては、Ｐｔ、Ｃｏ、Ａｕ、Ｐｄ、Ｔｉ、Ｍｎ、Ｖ、Ｃｒ、Ｚｒ、Ｒｈ、Ｃｕ、Ａｌ、Ｍｇ、Ｂｉ、Ｓｎ、Ｉｒ、Ｇａ、Ｎｄ及びＲｅからなる群から選択される１種又は２種以上の電極材料と銀との合金が挙げられる。なお、Ｎｉは銀とは合金化されにくいが、銀膜中にＮｉ元素を含むものであってもよい。銀含有層は、半導体層１５から離れるに従って、その組成が変化していてもよい。例えば、半導体層１５に接触して銀膜、半導体層１５から離れるに従って、徐々に銀の割合が減少する銀合金等であってもよい。
電極２０は、銀含有層のみから構成されていてもよいが、半導体層１５と接触する銀含有層の上に、銀及び銀合金を含まない電極材料による層が形成されていることが好ましい。例えば、上述した電極材料及びＮｉを含む群から選択される１種又は２種以上の金属又は合金の単層膜又は２層以上の積層膜等であることが好ましい。
特に、銀含有層に接触して、銀と実質的に反応しない金属膜が配置されていることが好ましい。
例えば、電極２０の好ましい例としては、銀と実質的に反応しない金属（上）／銀又は銀合金（下）の２層構造、貴金属（上）／銀又は銀合金（下）の２層構造、貴金属（上）／銀と実質的に反応しない金属（中）／銀又は銀合金（下）の３層構造、貴金属２層（上）／銀と実質的に反応しない金属（中）／銀又は銀合金（下）の４層構造等がより好ましい。ここでの貴金属は白金族系金属等が挙げられ、なかでもＰｔが好ましい。
銀と実質的に反応しない金属としては、１０００℃以下の温度で銀と実質的に反応しない金属、具体的には、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、クロム（Ｃｒ）、タングステン（Ｗ）等が挙げられる。なかでも、Ｎｉが好ましい。
電極２０の膜厚は特に限定されないが、例えば、積層構造の場合は、総膜厚が、５０ｎｍ〜５μｍ程度、５０ｎｍ〜１μｍ程度が挙げられ、この膜厚の範囲内で、それに含まれる銀含有層の厚みを適宜調整することができる。また、積層構造の場合は、銀含有層とその上に積層される膜とは、製造工程の容易さから、同一工程でパターニングすることによって同一の形状で形成されていることが適している。銀含有層の単層の場合は発光層からの光を有効に反射させることができる膜厚、具体的には、２０ｎｍ〜１μｍ程度、５０ｎｍ〜３００ｎｍ程度、好ましくは１００ｎｍ程度が挙げられる。
（第２電極２１）
電極２０の上面には、通常、電極２０と電気的に接続され、パッド電極として機能し得る第２電極２１が形成されている。
第２電極２１は、電極２０の形状及び大きさによって、半導体発光素子１０内における位置、大きさ等を適宜調整することができ、電極２０の少なくとも一部のみで接触するように形成されていることが好ましい。これにより、電極２０において、発光層からの光の反射面積をより確保することができ、第２電極２１での光の吸収を最小限に止めることができ、反射効率を向上させることができる。
例えば、本発明の半導体発光素子が、フリップチップ実装（フェイスダウン実装）により、支持基板に実装されて半導体発光装置を構成するものである場合には、電極２０の上面に、比較的大面積で第２電極２１が配置されていることが好ましい。これにより、電流の供給を大面積で実現することができ、均一な発光を確保することができる。
第２電極２１は、ワイヤボンディングに使用する導電性ワイヤとの密着性を考慮した積層構造又は表面層、ワイヤボンディングの際の衝撃に耐えるだけの厚さ等を適宜調整して形成されていることが好ましい。
第２電極２１は、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ランタン（Ｌａ）、銅（Ｃｕ）、銀（Ａｇ）、イットリウム（Ｙ）、金（Ａｕ）、アルミニウム（Ａｌ）等の金属、合金、ＩＴＯ、ＺｎＯ2、ＳｎＯ等の導電性酸化物膜の単層膜又は積層膜、Ａｌ、Ｓｉ及びＣｕの合金（Ａｌ−Ｓｉ−Ｃｕ合金）等によって形成することができる。
例えば、Ｐｔ単層膜、Ａｕ（上）／Ｐｔ（下）の２層構造膜、Ｐｔ（最上）／Ａｕ／Ｐｔ（最下）の３層構造膜、Ａｕ（最上）／Ｐｔ／Ｔｉ（最下）の３層構造膜、Ａｕ（最上）／Ｐｔ／Ｔｉ／Ａｌ−Ｓｉ−Ｃｕ合金（最下）の４層構造膜等が好ましい。
特に、電極２０が銀含有層の単層膜の場合には、上述したように、銀と実質的に反応しない金属を、第２電極２１の少なくとも電極２０と接触する領域に配置することが好ましい。また、第２電極２１は、ワイヤボンディングなどの他の端子との接続のために通常用いられる導電性材料、例えば、金、白金等を、その上面側（接続領域）に配置させることが好ましい。さらに、後述する絶縁膜との密着性の良好な材料を第２電極２１の上面に配置させることが好ましい。
第２電極の膜厚は、例えば、その上にＡｕバンプを形成する場合には第２電極を比較的厚めに、共晶（Ａｕ−Ｓｎ等）バンプを形成する場合には第２電極を比較的薄めに設定するなどが適している。具体的には、総膜厚が１００〜１０００ｎｍ程度となる範囲で適宜調整することが好ましい。
（絶縁膜）
半導体層１５、特に、第２導電型半導体層１４の上面から少なくとも銀含有層の側面にわたって絶縁膜２２が被覆されている。
この絶縁膜２２は、電極２０を構成する銀含有層の全ての露出表面（他の電極材料から露出している表面、通常、銀含有層の側面）に密着して被覆している限り、(i)電極２０から露出している第２導電型半導体層１４の上面、(ii)銀含有層以外の電極２０の側面、(iii)上述した第２電極２１と接触していない電極２０の上面、(iv)第２電極２１の側面、(v)第２電極２１の上面の一部の１以上又は全てを被覆していてもよい。
絶縁膜２２は、発光層から出射される光の波長にも依存するが、この光を比較的吸収しない材料によって形成されていることが好ましい。例えば、酸化物膜、窒化物膜等を用いることが好ましく、酸化物膜がより好ましい。酸化物膜としては、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＮ、ＨｆＯ、ＴｉＯ2、ＳｉＯxＮy等が挙げられ、窒化物膜としては、ＳｉＮ、ＴｉＮ等が挙げられ、これらの単層膜又は積層膜であってもよい。なかでも、Ａｌ2Ｏ3の単層膜又はＡｌ2Ｏ3とＳｉＯ2等との積層膜が好ましく、Ａｌ2Ｏ3が電極２０を被覆するように配置されていることがより好ましい。
このようにＡｌ2Ｏ3等の絶縁膜２２を、銀含有層の露出表面に密着して被覆することにより、銀のマイグレーションを有効に防止することができる。また、光を吸収しにくい絶縁膜２２を用いることにより、発光層１３からの光の吸収を最小限に留めて、光の取出効率を向上させることができる。
絶縁膜２２の厚みは、例えば、１０〜１００ｎｍ程度が適しており、２０〜９０ｎｍ程度が好ましく、２０〜６０ｎｍ程度がより好ましい。
絶縁膜２２は、原子層堆積法（ＡＬＤ：atomic layer deposition）により形成された膜であることが適している。原子層堆積法は、一般に、２種類以上のガス状の原料を反応室に交互に供給し、ウェハの表面のような被形成面で化学反応を起こして成膜する方法であり、１サイクルで１原子層に相当する厚みの膜を高精度に形成することができる。また、熱履歴が少なく、段差被覆性に優れた膜を形成することができる。従って、確実に銀含有層を被覆することができ、銀のマイグレーションを有効に防止することができる。
原子層堆積法は等方的にガス状の原料を被形成面に供給し、化学反応させることができるために、スパッタ法、蒸着法、ＣＶＤ法等の慣用法による絶縁膜の成膜とは異なり、例えば、図２に示したように、電極の側面のような、電極又はウェハの上面（図２中、Ｎ）に対する傾斜角度が垂直に近い面（図２中、Ｍ）に対しても、また、２以上の面が連結するコーナー部位（図２中、Ｌ）に対しても、電極又はウェハの上面Ｎのような、傾斜角度が略０°の面と略同等の厚み、つまり膜全体にわたって略均一な厚みで成膜することができる。特に、銀含有電極の露出面（通常、側面）、銀含有電極と他の材料との連結部位（銀含有電極と第２導電型半導体層の接触部位）又はコーナー部位においても、絶縁膜を略均一の厚みで被覆することができるために、銀のマイグレーションの防止をより確保することができる。
ここで、厚みとは、成膜によって原子層が積層される方向における長さを意味する。従って、第２導電型半導体層１４の上面及び電極２０の上面における厚みは、図２中、Ｘで表される膜厚を指し、銀含有電極２０ａ及び電極２０の側面における厚みは、Ｚで表される膜厚ではなく、Ｙで表される膜厚を指す。このようなことから、コーナー部Ｌにおいても、Ｘ及びＹで表される膜厚と略同等の厚みとなる。この厚みは、実際に成膜された部位の断面のＳＥＭ又はＴＥＭなどにより測定することができる。
また、略均一の厚みとは、成膜される部位による厚みの変動が最小限であることを意味する。例えば、厚み変化が±２０％程度以内に収まることが適しており、好ましくは±１５％程度以内、より好ましくは±１０％程度以内、さらに好ましくは±８％程度以内である。
（基板）
基板１１としては、例えば、サファイア、スピネル、ＳｉＣ、窒化物半導体（例えば、ＧａＮ等）、ＧａＡｓ等の公知の絶縁性基板又は導電性基板を用いることができる。絶縁性基板は、最終的に取り除いてもよいし、取り除かなくてもよい。
絶縁性基板を最終的に取り除かない場合、通常、ｐ側の電極及びｎ側の電極はいずれも半導体層１５の同一面側に形成されることになる（図１Ａ及びＢ参照）。また、最終的に絶縁性基板を除去する場合又は導電性基板を用いる場合、ｐ側の電極及びｎ側の電極はいずれも半導体層１５の同一面側に形成してもよいし、異なる面にそれぞれ形成してもよい。
（半導体層）
半導体層１５を構成する第１導電型半導体層１２、発光層１３及び第２導電型半導体層１４としては、特に限定されるものではないが、例えば、ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化ガリウム系化合物半導体が好適に用いられる。これらの窒化物半導体層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、発光層は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。
また、通常、このような半導体層１５は、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等として構成されてもよい。
各半導体層の膜厚は特に限定されるものではなく、適宜調整することができる。
半導体層１５の積層構造としては、例えば、ＡｌＧａＮよりなるバッファ層、アンドープＧａＮ層、Ｓｉドープｎ型ＧａＮよりなるｎ側コンタクト層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた超格子層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた多重量子井戸構造の発光層、ＭｇドープＡｌＧａＮ層とＭｇドープＩｎＧａＮ層とを交互に積層させた超格子層、ＭｇドープＧａＮよりなるｐ側コンタクト層等が挙げられる。
（第１導電型半導体側の電極３０）
第１導電型半導体側の電極（以下、ｎ側電極と記載することがある）３０は、第２導電型半導体層１４表面から半導体層を除去して露出させた第１導電型半導体層１２の表面に、第１導電型半導体層１２とオーミック接触が可能な材料によって形成することができる。例えば、Ａｌ、Ｒｈ、Ｗ、Ｍｏ、Ｔｉ、Ｖ等の金属材料、ＺｎＯ、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ等の導電性酸化物等が挙げられる。ｎ側電極は、単層構造でもよいし、積層構造でもよい。また、上述した第２電極と同じ積層構造を有していてもよい。この積層構造を選択することにより、第２電極のための積層構造の形成時に、同時に積層し、同時にパターニングすることにより、製造工程の簡略化を図ることができる。
（保護膜３２）
上述した半導体層１５の側面、絶縁膜２２の表面、第２電極２１の一部、第１導電型半導体層１２の露出部１６、ｎ側電極３０の一部の表面には、通常、保護膜３２が形成されている。
保護膜は、例えば、Ｓｉ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔａよりなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜等が挙げられる。特に、ＳｉＯ2、ＺｒＯ2、ＳｉＮ、ＢＮ、ＳｉＣ、ＳｉＯＣ、ＡｌＮ、ＡｌＧａＮが挙げられる。保護膜３２は、単一の材料の単層膜又は積層膜でもよいし、異なる材料の積層膜でもよい。保護膜は、例えば、１〜１０００ｎｍ程度の膜厚であることが適している。
（半導体発光素子の製造方法）
本発明の半導体発光素子の製造方法では、まず、図４Ａに示したように、サファイアからなる基板１１上に半導体層１５を形成する。半導体層１５は、当該分野で通常利用されている方法により、上述した半導体層の積層構造を得るために、条件等を適宜調整して形成することができる。
例えば、半導体層は、ＭＯＶＰＥ、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等の公知の技術により形成することができる。
次いで、第２導電型半導体層の上面に接触する銀含有層を含む電極２０を形成する。
銀含有層を含む電極は、当該分野で通常利用されている方法により、上述した電極構造を得るために、条件等を適宜調整して形成することができる。
例えば、図４Ｂに示したように、電極の形成を意図する領域に開口を有するレジストパターン５０を形成し、その上に、図４Ｃに示したように、銀含有膜、任意に他の金属膜等からなる電極膜２０ｄをこの順に、蒸着法、スパッタ法等の公知の技術により第２導電型半導体層上に形成し、リフトオフ法によって、図４Ｄに示したように、銀含有層を含む電極２０を所望の形状にパターニングする。
その後、図４Ｅに示したように、得られた基板１１上全面に、絶縁膜２２を原子層堆積法により形成する。
原子層堆積法によって成膜するために、まず、得られた半導体層をＡＬＤ装置内に配置し、減圧状態とし、不活性ガス（窒素ガス、アルゴンガス等）を導入し、成長温度である４００℃に昇温する。
続いて、ＡＬＤ装置内において、原料ガス（例えば、ＴＭＡ：トリメチルアルミニウム、ＴＥＭＡＨ：テトラキスエチルメチルアミノハフニウム等）を供給し、熱分解して被形成面に吸着させて膜（ほぼ１原子層）を形成する。
次に、前駆体ガスを排気し、必要に応じて不活性ガスのパージガスを供給して排気し、前駆体ガスを完全に除去することが好ましい。
続いて、酸化ガス（例えば、酸素、オゾン、水蒸気等）を供給し、被形成面に形成された膜と酸化ガスを反応させることによって、酸化膜を形成する。また、酸化処理が終了した後に酸化ガスを排気し、必要に応じて不活性ガスのパージガスを供給して排気し、酸化ガスを完全に除去することが好ましい。
このように、原料ガスと酸化ガスとを交互に供給して、目的とする酸化膜（例えば、Ａｌ2Ｏ3膜）を成長させる。原料ガスと酸化ガスとの供給時間は各々０．１〜数秒程度である。原料ガスと酸化ガスとの供給を１サイクルとし、このサイクルを数百サイクル行うことにより、厚みが数十ｎｍのＡｌ2Ｏ3膜を形成する。
最後に、降温した後にＡＬＤ装置から得られた半導体層を取り出す。
このような方法によって、絶縁膜として、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化チタン（ＴｉＯ2）等を所望の厚みで成膜することができる。また、上述した原料ガスを変更することにより、組成の異なる２層以上の積層膜を形成してもよい。
次に、図４Ｆに示したように、銀含有層を含む電極２０よりも一回り大きい、第２導電型半導体層の外縁予定領域を、フォトリソなどの公知の方法によって、レジスト等のマスクパターン５１によって被覆し、図４Ｇに示したように、このマスクパターン５１を利用して、絶縁膜２２を所望の形状にパターニングする。
ここでのパターニングは、例えば、エッチャントとして酸性溶液などを用いてウェットエッチングする。続いて、マスクパターン５１をそのままにして、得られた基板１１を、ＲＩＥ装置などに導入し、図４Ｈに示したように、第２導電型半導体層１４と、発光層１３と、第１導電型半導体層１２の一部とをエッチングして、第１導電型半導体層１２の表面を露出させるとともに、１単位の発光素子領域を規定する。
このように、銀含有層を含む電極２０を形成した後、第１導電型半導体層を露出させることにより、基板の加工中に、ｐ層とｎ層との電位差による銀のマイグレーションを有効に阻止することができる。
その後、図４Ｉに示したように、マスクパターン５１を除去する。
次に、例えば、図５Ｊに示したように、得られた絶縁膜２２表面にＳｉＯ2からなる保護膜５２を形成することが好ましい。
保護膜は、当該分野で公知の方法によって形成することができる。例えば、蒸着法、スパッタ法、反応性スパッタ法、ＥＣＲプラズマスパッタ法、マグネトロンスパッタ法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、スプレー法、スピンコート法、ディップ法又はこれらの方法の２種以上を組み合わせる方法、あるいはこれらの方法と酸化処理（熱処理）とを組み合わせる方法等、種々の方法を利用することができる。
次いで、第２電極及びｎ側電極を形成することが好ましい。
これらの電極の形成は、同じ材料膜によって形成する場合には、図５Ｋに示したように、第２電極及びｎ側電極を形成しようとする領域に開口を有するレジストパターン５３を形成し、このレジストパターン５３をマスクとして用いて、保護膜５２及び絶縁膜２２をエッチング除去して、銀含有層を含む電極２０及び第１導電型半導体層の一部を露出させる（図５Ｌ参照）。
得られた基板１１上に、図５Ｍに示したように、第２電極及びｎ側電極の材料膜５４を形成し、図５Ｎに示したように、リフトオフ法によって、銀含有層を含む電極２０上に第２電極２１、第１導電型半導体層上にｎ側電極３０を形成する。
なお、これら第２電極２１及びｎ側電極３０は、それぞれ、別個の工程で、任意の段階で、材料膜の形成及びパターニングを行なってもよい。
本発明の半導体発光素子の製造方法では、任意の段階で、半導体層のｐ型化のための又はオーミック接続を得るためのアニールを行なうことが好ましい。この際のアニールは、その目的に応じて、当該分野で通常行なわれる条件を適宜選択することができる。
また、任意の段階、好ましくは、保護膜５２及び第２電極２１、ｎ側電極３０を形成した後、例えば、図５Ｏに示したように、基板１１を所望の厚みまで、裏面側から研削／研磨することが好ましい。ここでは、例えば、基板の厚みを５０〜１５０μｍ程度に研削／研磨することが適している。
さらに、任意の段階、好ましくは、基板を研削／研磨した後、上述した１単位の発光素子領域を規定するために露出させた第１導電型半導体層の領域に沿って、基板及び半導体層を分割し、１単位の発光素子を得る。この際、任意に半導体層側から又は基板側からレーザ照射等を行なう、半導体層側から又は基板側からスクライブ溝を形成するなど、さらに当該分野で公知の手法を利用して、基板及び半導体層を分割することが好ましい。
以下に、本発明の半導体発光素子及びその製造方法について、詳細に説明する。
実施例
この実施の形態の半導体発光素子１０は、図１Ａ及び１Ｂに示すように、サファイアからなる基板１１上に、バッファ層等の複数層（図示せず）を介して、第１導電型（例えば、ｎ型）半導体層１２、発光層１３及び第２導電型（例えば、ｐ型）半導体層１４をこの順に積層した半導体層１５が形成されている。半導体層１５は、部分的に除去されて、そこからｎ型半導体層１２が露出する露出部１６が形成されている。
第２導電型半導体層１４の上面には、半導体発光素子１０の全外周及び素子内の露出部１６の全外周を除く全面に、銀含有層を含む電極２０が形成されている。この電極２０は、第２導電型半導体層１４上に銀膜（膜厚：１００ｎｍ）が直接接触しており、オーミック接続されている。銀膜の上には、Ｎｉ膜（膜厚：１００ｎｍ）、Ｔｉ膜（膜厚：１００ｎｍ）及びＰｔ膜（膜厚：１００ｎｍ）が順次形成されている。これら銀膜、Ｎｉ膜、Ｔｉ膜及びＰｔ膜は、同一形状にパターニングされており、それらの側面は略面一で形成されている。
電極２０上には、パッド電極として機能する第２電極２１が形成されている。この第２電極２１によって、電流を第２導電型半導体層１４の全体に供給することができる。例えば、第２電極２１は、露出部１６の延長方向に沿って、４箇所に形成されている。この第２電極２１は、電極２０側から、Ａｌ−Ｓｉ−Ｃｕ合金膜（膜厚：５００ｎｍ）、Ｔｉ膜（膜厚：１５０ｎｍ）、Ｐｔ膜（膜厚：５０ｎｍ）及びＡｕ膜（膜厚：４５０ｎｍ）が順次積層されて構成されている。
第２導電型半導体層１４の上面から電極２０の全側面、第２電極２１が形成されていない電極２０の上面、第２電極２１の側面、ワイヤボンディング（図示せず）がされていない第２電極２１の上面にわたって、Ａｌ2Ｏ3からなる絶縁膜２２が被覆されている。この絶縁膜２２は、厚みが、上面及び側面にかかわらず、３０ｎｍ（±２．０％程度）で、ＡＬＤ法によって形成されている。
この半導体発光素子では、第２導電型半導体層上に、最下層が銀層の電極が、略全面に渡って形成されているため、非常に反射効率がよく、光取出し効率を向上させることができる。また、銀層が露出することなく、その角部及び側面においても、略均一な厚みで、Ａｌ2Ｏ3膜によって精度よく被覆されているために、銀のマイグレーションが発生することなく、信頼性が高い発光素子を得ることができる。
このような半導体発光素子は、以下の製造方法により作製することができる。
（半導体層の形成）
図４Ａに示したように、サファイアからなる基板１１の上に、ＭＯＶＰＥ反応装置を用い、Ａｌ0.1Ｇａ0.9Ｎよりなるバッファ層を１０ｎｍ、ノンドープＧａＮ層を１．５μｍ、第１導電型半導体層１４として、ＳｉドープＧａＮよりなるｎ型コンタクト層を２．１６５μｍ、ＧａＮ層（４ｎｍ）とＩｎＧａＮ層（２ｎｍ）とを交互に１０回積層させた超格子のｎ型クラッド層（６４ｎｍ）を形成する。その上に、最初に膜厚が３ｎｍのＩｎ0.3Ｇａ0.7Ｎからなる井戸層と膜厚が１５ｎｍのアンドープＧａＮからなる障壁層が、障壁層から繰り返し交互に６層ずつ積層され、最後に障壁層が積層されて形成された多重量子井戸構造の発光層１３（総膜厚１２３ｎｍ）を形成する。その上に、第２導電型半導体層１８として、ＭｇドープＡｌ0.1Ｇａ0.9Ｎ層（４ｎｍ）とＭｇドープＩｎＧａＮ層（２ｎｍ）とを交互に１０回積層させた超格子のｐ型クラッド層を０．２μｍ、ＭｇドープＧａＮよりなるｐ型コンタクト層を０．５μｍの膜厚でこの順に成長させ、ウェハを得る。
得られたウェハを反応容器内で、窒素雰囲気中、６００℃にてアニールし、ｐ型クラッド層及びｐ型コンタクト層をさらに低抵抗化する。
（電極の形成）
アニール後、ウェハを反応容器から取り出し、図４Ｂに示したように、所定形状のパターンを有するレジストパターン５０を使用して、図４Ｃに示したように、スパッタリング装置にウェハを設置し、銀膜、Ｎｉ膜、Ｔｉ膜及びＰｔ膜を含む電極を構成する電極膜２０ｄを成膜する。その後、図４Ｄに示したように、リフトオフ法を利用して、電極膜２０ｄを所望形状の電極２０にパターニングする。
（絶縁膜の形成）
得られたウェハを、ＡＬＤ装置に導入し、図４Ｅに示したように、半導体層１５及び電極２０を被覆する絶縁膜２２として、厚み３０ｎｍのＡｌ2Ｏ3膜を形成する。成膜条件は、以下の通りである。
成膜温度：２００℃
原料ガス：ＴＭＡ、酸化ガス：水蒸気、パージガス：Ａｒガス。
その後、反応容器内で、窒素雰囲気中、６００℃にてオーミックアニールを行なう。
続いて、図４Ｆに示したように、所望の形状のマスクパターン５１を利用し、図４Ｇに示したように、絶縁膜２２を所望の形状にパターニングし、図４Ｈに示したように、半導体層１５をエッチングし、第１導電型半導体層１２の表面を露出する露出部１６を形成し、図４Ｉに示したように、マスクパターン５１を除去する。
その後、図５Ｊに示したように、得られたウェハの表面に、所定の形状の保護膜５２を形成し、図５Ｋに示したように、マスクパターン５３を利用して、電極２０及び露出部１６の一部上から保護膜５２を除去し、さらに、図５Ｌに示したように、絶縁膜２２を除去する。図５Ｍに示したように、マスクパターン５３上を含む全表面に、電極の材料膜５４を成膜し、図５Ｎに示したように、リフトオフ法を利用して、第２電極２１及びｎ側電極３０を形成する。
さらに、図５Ｏに示したように、サファイアからなる基板１１を裏面側から研磨して薄膜化し、続いて、スクライブすることによって、半導体発光素子のチップを形成する。
（光出力の評価）
上記で得られた半導体発光素子（ｎ＝５ｐｃｓ）において、３５０ｍＡの電流を通電して発光させ、その光出力を測定した。
また、比較例として、銀含有層の銀のマイグレーションを有効に防止することができることを確認している電極構造を有する半導体発光素子を作製した。
比較例の半導体発光素子は、図３に示すように、電極２０の上に、電極２０の側面まで被覆する保護金属層４０が形成されている以外、半導体層１５、電極２０の積層構造、保護膜３２、第２電極２１自体は上述した実施の形態と同様の構造を有する。なお、保護金属層４０は、電極２０側から順に、Ｔｉ（膜厚：２ｎｍ）、Ａｕ（膜厚：１７００ｎｍ）、Ｗ（膜厚：１００ｎｍ）及びＴｉ（膜厚：３ｎｍ）の構造を有する。
比較例の発光素子（ｎ＝５ｐｃｓ）においても、上記と同様に３５０ｍＡの電流を通電して発光させ、その光出力を測定した。
その結果、双方の発光素子とも同等の順方向電圧Ｖｆを示したが、光出力については、実施の形態の発光素子において、平均９％程度向上していることが確認された。なお、本実施の形態における光出力向上の傾向は、測定した素子の全てについて確認された。
（銀のマイグレーション防止評価）
銀のマイグレーション防止評価の実験例として、上記と同様の方法にて、半導体層上に電極を形成し、その表面にＡＬＤ法によって、厚み３０ｎｍのＡｌ2Ｏ3膜及びスパッタ法によって膜厚３０ｎｍのＳｉＯ2膜を被覆する電極構造Ａを形成した。
また、比較例１として、従来から銀のマイグレーションを有効に防止することができることが確認されている図３に示す電極２０及び保護金属層４０からなる電極構造を、絶縁膜としてスパッタ法によって成膜したＳｉＯ２膜単層（膜厚：３００ｎｍ）で被覆した電極構造Ｂを形成した。
さらに、上記実験例においては、絶縁膜として、ＡＬＤ法によって厚み３０ｎｍのＡｌ2Ｏ3膜及びスパッタ法によって膜厚３０ｎｍのＳｉＯ2膜を形成しているが、比較例２として、これに代えて、スパッタリング法による、厚み３００ｎｍのＳｉＯ2膜を形成する以外は上記実験例と同様の電極構造Ｃを有する素子を形成した。
また、上記実験例において、絶縁膜として、厚み３０ｎｍのＡｌ2Ｏ3膜をＡＬＤ法によって形成しているが、比較例３として、これに代えて、スパッタリング法による厚み３０ｎｍのＡｌ2Ｏ3膜及び上記実験例と同様にスパッタリング法による厚み３０ｎｍのＳｉＯ2膜を形成する以外は上記実験例と同様の電極構造Ｄを有する素子を形成した。
これらの電極構造に対して、超音波をあてながら超純水で１６時間洗浄を行うことにより、銀含有層における銀のマイグレーションの有無を測定した。銀のマイグレーションの有無は、電極構造の外観の顕微鏡観察により行なった。
その結果、電極構造Ｂ、Ｃ及びＤでは、銀のマイグレーションが観察されたが、電極構造Ａ及び実施の形態１による電極構造においては、銀のマイグレーションの発生が観察されなかった。
本発明の半導体発光素子及びその製造方法は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、信号機等、種々の発光装置及びその製造方法に利用することができる。
１０ 半導体発光素子
１１ 基板
１２ 第１導電型半導体層
１３ 発光層
１４ 第２導電型半導体層
１５ 半導体層
１６ 露出部
２０ 電極
２０ａ 銀含有電極
２０ｄ 電極膜
２１ 第２電極
２２ 絶縁膜
３０ ｎ側電極
３２ 保護膜
４０ 保護金属層
５０、５３ レジストパターン
５１ マスクパターン
５２ 保護膜
５４ 電極の材料膜

Claims (4)

  1. 第１導電型半導体層と、発光層と、第２導電型半導体層とがこの順に積層された半導体層を形成し、
    前記第２導電型半導体層の上面に接触する銀含有層を含む電極を形成し、
    前記第２導電型半導体層の上面から少なくとも前記銀含有層の側面にわたって被覆する絶縁膜を、厚み変化が±２０％以内の略均一の厚みで、原子層堆積法により形成し、
    前記絶縁膜の上面に、前記銀含有層よりも幅広いマスクを前記電極の全面を覆うように形成し、
    前記マスクを用いて、該マスクから露出した前記絶縁膜を除去するとともに、前記第２導電型半導体層及び前記発光層を、前記第１導電型半導体層が露出するまで除去することを含む半導体発光素子の製造方法。
  2. 前記絶縁膜を、酸化アルミニウム又は二酸化珪素とする請求項１に記載の半導体発光素子の製造方法。
  3. 第１導電型半導体層と、発光層と、第２導電型半導体層とがこの順に積層され、部分的に前記第２導電型半導体層側で露出する前記第１導電型半導体層を備えた半導体層と、
    前記第２導電型半導体層の上面に接触する銀含有層を含む電極と、
    前記第２導電型半導体層の上面から前記銀含有層の全側面及び前記電極の上面を被覆する絶縁膜とを備え、
    該絶縁膜は、前記第２導電型半導体層の上面から前記銀含有層の全側面及び前記電極の上面にわたって、厚み変化が±２０％以内の均一の厚みを有し、前記第２導電型半導体層の前記電極が配置されていない全上面に配置され、かつ前記第１導電型半導体層側の前記第２半導体層側の縁部と一致する縁部を有することを特徴とする半導体発光素子。
  4. 前記絶縁膜は、酸化アルミニウム又は二酸化珪素である請求項３に記載の半導体発光素子。
JP2013509853A 2011-04-11 2012-04-02 半導体発光素子及びその製造方法 Active JP6007897B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011087077 2011-04-11
JP2011087077 2011-04-11
JP2011178041 2011-08-16
JP2011178041 2011-08-16
PCT/JP2012/058966 WO2012141031A1 (ja) 2011-04-11 2012-04-02 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012141031A1 JPWO2012141031A1 (ja) 2014-07-28
JP6007897B2 true JP6007897B2 (ja) 2016-10-19

Family

ID=47009210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013509853A Active JP6007897B2 (ja) 2011-04-11 2012-04-02 半導体発光素子及びその製造方法

Country Status (4)

Country Link
US (1) US9196803B2 (ja)
JP (1) JP6007897B2 (ja)
TW (1) TWI545801B (ja)
WO (1) WO2012141031A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP6187156B2 (ja) * 2013-10-29 2017-08-30 日亜化学工業株式会社 窒化物半導体素子の製造方法
DE102014101896A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
JP6135559B2 (ja) * 2014-03-10 2017-05-31 ソニー株式会社 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子
JP6665466B2 (ja) 2015-09-26 2020-03-13 日亜化学工業株式会社 半導体発光素子及びその製造方法
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US9893239B2 (en) 2015-12-08 2018-02-13 Nichia Corporation Method of manufacturing light emitting device
JP6361722B2 (ja) * 2015-12-08 2018-07-25 日亜化学工業株式会社 発光装置の製造方法
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
KR101740539B1 (ko) * 2016-11-03 2017-05-29 서울바이오시스 주식회사 발광소자
JP7519573B2 (ja) 2020-06-26 2024-07-22 日亜化学工業株式会社 発光装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319772A (ja) * 1999-05-01 2000-11-21 P K Ltd 複数枚の基板に薄膜を蒸着可能な原子層蒸着装置
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004214084A (ja) * 2003-01-07 2004-07-29 Denso Corp 有機ｅｌ表示装置
JP2005521792A (ja) * 2002-03-28 2005-07-21 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 二酸化珪素ナノラミネートの蒸着
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法
JP2008306139A (ja) * 2007-06-11 2008-12-18 Elpida Memory Inc 半導体装置の素子分離構造の形成方法、半導体装置の素子分離構造及び半導体記憶装置
WO2011006719A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
JP5228363B2 (ja) * 2007-04-18 2013-07-03 ソニー株式会社 発光素子
JP5864089B2 (ja) * 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319772A (ja) * 1999-05-01 2000-11-21 P K Ltd 複数枚の基板に薄膜を蒸着可能な原子層蒸着装置
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2005521792A (ja) * 2002-03-28 2005-07-21 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 二酸化珪素ナノラミネートの蒸着
JP2004214084A (ja) * 2003-01-07 2004-07-29 Denso Corp 有機ｅｌ表示装置
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法
JP2008306139A (ja) * 2007-06-11 2008-12-18 Elpida Memory Inc 半導体装置の素子分離構造の形成方法、半導体装置の素子分離構造及び半導体記憶装置
WO2011006719A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils

Also Published As

Publication number Publication date
JPWO2012141031A1 (ja) 2014-07-28
TWI545801B (zh) 2016-08-11
TW201246610A (en) 2012-11-16
WO2012141031A1 (ja) 2012-10-18
US20140034992A1 (en) 2014-02-06
US9196803B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP6007897B2 (ja) 半導体発光素子及びその製造方法
JP4956902B2 (ja) ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP5533675B2 (ja) 半導体発光素子
CN101099223B (zh) 具有导电性金属衬底的发光二极管
JP5092419B2 (ja) ＧａＮ系発光ダイオード素子
JP4967243B2 (ja) ＧａＮ系発光ダイオードおよび発光装置
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2013048200A (ja) ＧａＮ系ＬＥＤ素子
JP2006245058A (ja) ＧａＮ系発光ダイオードおよび発光装置
JP2008244161A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の電極形成方法
EP1911105A1 (en) Gallium nitride-based compound semiconductor light-emitting device
JP6040769B2 (ja) 発光素子及びその製造方法
JP5761171B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2008016629A (ja) ３族窒化物系発光ダイオード素子の製造方法
JP5304855B2 (ja) ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP6119906B2 (ja) 発光素子
JP5045001B2 (ja) 半導体発光素子
JP4635458B2 (ja) 半導体発光素子
JP2013243241A (ja) 半導体発光素子
JP6183235B2 (ja) 窒化物半導体発光素子
JP2012191232A (ja) ＧａＮ系発光ダイオード素子
JP2017168725A (ja) 発光素子及び発光素子の製造方法
JP2011254096A (ja) ＧａＮ系発光ダイオードおよび発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160829

R150 Certificate of patent or registration of utility model

Ref document number: 6007897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250