JP2014135387A - 半導体装置の製造方法、基板処理システムおよびプログラム - Google Patents

Abstract

【課題】キャパシタのリーク電流を抑制する。
【解決手段】基板１０１上に形成された下部電極膜１０３上に非結晶状態のキャパシタ絶縁膜１１０を形成し、非結晶状態のキャパシタ絶縁膜１１０上に上部電極膜１０４を形成し、非結晶状態のキャパシタ絶縁膜１１０の下面と下部電極膜１０３とが接触すると共に、非結晶状態のキャパシタ絶縁膜１１０の上面と上部電極膜１０４とが接触した状態で、非結晶状態のキャパシタ絶縁膜１１０を結晶化させる。
【選択図】図４

Description

本発明は、半導体装置の製造方法、基板処理システムおよびプログラムに関し、特に、キャパシタを備える半導体装置の製造方法、当該半導体装置の製造に好適に使用される基板処理システム、および当該基板処理システムで好適に使用されるプログラムに関する。

ＤＲＡＭ等のキャパシタを製造する際に、非晶質状態のキャパシタ絶縁膜を形成し、その後、キャパシタ絶縁膜を熱処理によって結晶化させる工程を経る場合があり、そのようにして形成したキャパシタに大きなリーク電流が発生する場合がある。

特開２００９−８１４１７

本発明の主な目的は、キャパシタのリーク電流を抑制できる半導体装置の製造方法、当該半導体装置の製造に好適に使用される基板処理システム、および当該基板処理システムで好適に使用されるプログラムを提供することにある。

本発明の一態様によれば、
基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する工程と、
非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する工程と、
非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる工程と、
を有する半導体装置の製造方法が提供される。

本発明の他の態様によれば、
基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する第１の処理部と、
非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する第２の処理部と、
非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる第３の処理部と、
を有する基板処理システムが提供される。

本発明のさらに他の態様によれば、
基板処理システムの第１の処理部で基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する手順と、
前記基板処理システムの第３の処理部で非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる手順と、
をコンピュータに実行させるプログラムが提供される。

本発明によれば、キャパシタのリーク電流を抑制できる半導体装置の製造方法、当該半導体装置の製造に好適に使用される基板処理システム、および当該基板処理システムで好適に使用されるプログラムが提供される。

図１は、本発明の好ましい一実施の形態のＤＲＡＭのキャパシタを説明するための概略縦断面図である。 図２は、本発明の好ましい一実施の形態のＤＲＡＭのキャパシタの製造方法を説明するためのフローチャートである。 図３は、比較例のＤＲＡＭのキャパシタの製造方法を説明するためのフローチャートである。 図４は、本発明の好ましい一実施の形態のＤＲＡＭのキャパシタの絶縁膜を説明するための概略縦断面図である。 図５は、比較例のＤＲＡＭのキャパシタの絶縁膜を説明するための概略縦断面図である。 図６は、本発明の好ましい実施の形態のＤＲＡＭのキャパシタを製造する際に好適に使用されるクラスタ装置の一例を説明するための概略図である。 図７は、図６のクラスタ装置に使用されるコントローラを説明するための概略図である。

ＤＲＡＭのキャパシタにおいては、ＴｉＯ_２膜の適用が検討されており、その際、下部電極としてはＲｕＯ_２膜が有望視されている。

このようなＤＲＡＭのキャパシタを形成する際には、通常、下部電極であるＲｕＯ_２膜を形成し、下部電極であるＲｕＯ_２膜上に非晶質状態のＴｉＯ_２膜のキャパシタ絶縁膜を成膜した後に、非晶質状態のＴｉＯ_２膜を結晶化させる熱処理を行う。その後、上部電極であるＲｕＯ_２膜を形成する。しかしながら、このようにして形成したキャパシタに大きなリーク電流が発生する場合がある。

この原因について、本発明者が鋭意研究した結果、次のような知見を得た。すなわち、このようにして、下部電極であるＲｕＯ_２膜上に非晶質状態のＴｉＯ_２膜を形成し、この状態でＴｉＯ_２膜を結晶化させた場合、ＴｉＯ_２膜の結晶構造は下部電極であるＲｕＯ_２膜の結晶構造の影響を受け、ＴｉＯ_２膜は柱状結晶を有する膜へと変化する、すなわち、柱状結晶を有するＴｉＯ_２膜が形成される。また、その結晶粒界が下部電極であるＲｕＯ_２膜からキャパシタ絶縁膜であるＴｉＯ_２膜の上表面まで直線的に形成される。このように柱状結晶を有するＴｉＯ_２膜が形成されると、柱状結晶間の結晶粒界がリークパスとなり、大きなリーク電流が発生する。

このリーク電流を抑制するためには、下部電極であるＲｕＯ_２膜上に非晶質状態のＴｉＯ_２膜を形成した状態でＴｉＯ_２膜を結晶化させるのではなく、下部電極であるＲｕＯ_２膜上に非晶質状態のＴｉＯ_２膜を形成し、さらに非晶質状態のＴｉＯ_２膜上に上部電極であるＲｕＯ_２膜を形成した後に、非晶質状態のＴｉＯ_２膜を結晶化させれば、ＴｉＯ_２膜の結晶構造は下部電極と上部電極のそれぞれの結晶構造の影響を受けるため、結晶粒界が分断されるような膜が形成でき、リーク電流を減らすことができるということを本発明者は見出した。

本発明の好ましい実施の形態は、この知見に基づくものである。以下、本発明の好ましい実施の形態について図面を参照しながら説明する。

図１を参照すれば、本発明の好ましい一実施の形態の半導体装置はＤＲＡＭであり、キャパシタ１００を備えている。キャパシタ１００は、半導体基板であるシリコン基板１０１と、シリコン基板１０１上に設けられたＳｉＯ_２膜１０２と、ＳｉＯ_２膜１０２上に設けられた下部電極であるＲｕＯ_２膜１０３と、ＲｕＯ_２膜１０３上に設けられたキャパシタ絶縁膜としての高誘電率絶縁膜であるＴｉＯ_２膜１１０と、ＴｉＯ_２膜１１０上に設けられた上部電極としてのＲｕＯ_２膜１０４と、を備えている。

次に、図２を参照して、本発明の好ましい一実施の形態の半導体装置のキャパシタ１００の製造方法を説明する。

まず、シリコン基板１０１上に酸化シリコン膜（ＳｉＯ_２膜）１０２を熱酸化等により形成する（ステップＳ１０１）。

次に、ＳｉＯ_２膜１０２上に、下部電極であるＲｕＯ_２膜１０３を形成する（ステップＳ１０２）。具体的には、例えば、成膜装置（成膜炉）用い、成膜装置の処理室内に、ＳｉＯ_２膜１０２形成後のシリコン基板１０１を収容し、この処理室内への（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（Ｃ_２Ｈ_５Ｃ_５Ｈ_４）（（ＣＨ_３）Ｃ_５Ｈ_５））、略称：ＤＥＲ）ガスとＯ_２ガスとの交互供給（ＤＥＲガス供給→Ｎ_２パージ→Ｏ_２ガス供給→Ｎ_２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）により、ＳｉＯ_２膜１０２上に下部電極であるＲｕＯ_２膜１０３を形成する。処理条件は、例えば下記のとおりである。
シリコン基板１０１の温度：２００〜４５０℃
処理室内圧力：１０〜２０００Ｐａ
ＤＥＲガス供給流量：１０〜２０００ｓｃｃｍ
Ｏ_２ガス供給流量：１０〜５０００ｓｃｃｍ
Ｎ_２パージガス供給流量：１０〜１００００ｓｃｃｍ
ＲｕＯ_２膜１０３の膜厚：１〜１００ｎｍ

Ｒｕを含む原料としては、ＤＥＲの他、ビス（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（Ｃ_５Ｈ_４Ｃ_２Ｈ_５）_２、略称：Ｒｕ（ＥｔＣｐ）_２）などの有機原料を用いることができる。酸化剤としては、Ｏ_２ガスの他、Ｏ_３ガス等の酸化性ガス（酸素含有ガス）を用いることができる。パージガス（不活性ガス）としては、Ｎ_２ガスの他、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等の希ガスを用いることができる。なお、ＤＥＲのように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。

次に、下部電極であるＲｕＯ_２膜１０３上に、キャパシタ絶縁膜となる高誘電率絶縁膜であるＴｉＯ_２膜１１０を形成する（ステップＳ１０３）。具体的には、例えば、成膜装置（成膜炉）を用い、成膜装置の処理室内に、ＲｕＯ_２膜１０３形成後のシリコン基板１０１を収容し、この処理室内へのＴｉＣｌ_４ガスとＨ_２Ｏガスとの交互供給（ＴｉＣｌ_４ガス供給→Ｎ_２パージ→Ｈ_２Ｏガス供給→Ｎ_２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）により、下部電極であるＲｕＯ_２膜１０３上に非晶質状態（アモルファス状態）のＴｉＯ_２膜１１０を形成する。処理条件は、例えば下記のとおりである。
シリコン基板１０１の温度：２００〜５００℃
処理室内圧力：１〜２０００Ｐａ
ＴｉＣｌ_４ガス供給流量：１０〜２０００ｓｃｃｍ
Ｈ_２Ｏガス供給流量：１０〜５０００ｓｃｃｍ
Ｎ_２パージガス供給流量：１０〜１００００ｓｃｃｍ
ＴｉＯ膜の膜厚：２〜５０ｎｍ

Ｔｉを含む原料としては、無機原料であるチタニウムテトラクロライド（ＴｉＣｌ_４）の他、テトラキスエチルメチルアミノチタニウム（Ｔｉ［Ｎ（Ｃ_２Ｈ_５）（ＣＨ_３）］_４、略称：ＴＥＭＡＴ）、テトラキスジメチルアミノチタニウム（Ｔｉ［Ｎ（ＣＨ_３）_２］_４、略称：ＴＤＭＡＴ）、テトラキスジエチルアミノチタニウム（Ｔｉ［Ｎ（Ｃ_２Ｈ_５）_２］_４、略称：ＴＤＥＡＴ）などの有機原料を用いることができる。酸化剤としては、Ｈ_２Ｏガスの他、Ｏ_２ガス、Ｏ_３ガス等の酸化性ガス（酸素含有ガス）を用いることができる。パージガス（不活性ガス）としては、Ｎ_２ガスの他、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等の希ガスを用いることができる。なお、ＴｉＣｌ_４等のように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。

次に、ＴｉＯ_２膜１１０上に、上部電極であるＲｕＯ_２膜１０４を形成する（ステップＳ１０４）。上部電極であるＲｕＯ_２膜１０４の形成方法、処理条件等は、下部電極であるＲｕＯ_２膜１０３の形成方法、処理条件等と同じである。ＲｕＯ_２膜１０４の膜厚もＲｕＯ_２膜１０３と同様、１〜１００ｎｍである。

上部電極であるＲｕＯ_２膜１０４を形成後、ＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）を行う（ステップＳ１０５）。ＰＤＡは、不活性ガス雰囲気下で、非結晶状態のＴｉＯ_２膜をアニールにより緻密化して結晶化するために行われる。なお、ＰＤＡは、ＴｉＯ_２膜１１０の下面と下部電極であるＲｕＯ_２膜１０３とが接触すると共に、ＴｉＯ_２膜１１０の上面と上部電極であるＲｕＯ_２膜１０４とが接触した状態で行う。不活性ガスとしては、例えば窒素ガス（Ｎ_２）が用いられる。具体的には、例えば、熱処理炉（例えばＲＴＰ（Rapid Thermal Process）装置）を用い、ＲＴＰ装置の処理室内に下部電極であるＲｕＯ_２膜１０３、キャパシタ絶縁膜となるＴｉＯ_２膜１１０および上部電極であるＲｕＯ_２膜１０４を形成後のシリコン基板１０１を収容し、この処理室内にＮ_２ガスを供給してアニールを行う。処理条件は、例えば下記のとおりである。
シリコン基板１０１の温度：４００〜７００℃
処理室内圧力：１〜１０００Ｐａ
Ｎ_２ガス供給流量：１０〜１００００ｓｃｃｍ
熱処理時間：１〜６０秒

次に、図３を参照して、比較例の半導体装置のキャパシタ１００の製造方法を説明する。比較例の半導体装置のキャパシタ１００は、図１を参照して説明した本発明の好ましい一実施の形態の半導体装置のキャパシタ１００と同じ構造である。

まず、シリコン基板１０１上に酸化シリコン膜（ＳｉＯ_２膜）１０２を形成する（ステップＳ２０１）。次に、ＳｉＯ_２膜１０２上に、下部電極であるＲｕＯ_２膜１０３を形成する（ステップＳ２０２）。次に、ＲｕＯ_２膜１０３上に、キャパシタ絶縁膜となる非晶質状態のＴｉＯ_２膜１１０を形成する（ステップＳ２０３）。ここまでは、図２を参照して説明した本発明の好ましい一実施の形態の半導体装置のキャパシタ１００の製造方法のステップＳ１０１〜Ｓ１０３と同じである。形成方法、処理条件等も同じである。

キャパシタ絶縁膜となる非晶質状態のＴｉＯ_２膜１１０を形成後、ＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）を行い（ステップＳ２０４）、アニールによってＴｉＯ_２膜１１０を結晶化する。その後、結晶化したＴｉＯ_２膜１１０上に、上部電極であるＲｕＯ_２膜１０４を形成する（ステップＳ２０５）。

図１を参照して説明した本発明の好ましい一実施の形態では、非晶質状態のＴｉＯ_２膜１１０上に、上部電極であるＲｕＯ_２膜１０４を形成した（ステップＳ１０４）後に、ＰＤＡを行ってＴｉＯ_２膜１１０を結晶化する（ステップＳ１０５）のに対して、比較例では、非晶質状態のＴｉＯ_２膜１１０を形成後、上部電極であるＲｕＯ_２膜１０４を形成する前にＰＤＡを行ってＴｉＯ_２膜１１０を結晶化し（ステップＳ２０４）、その後、結晶化したＴｉＯ_２膜１１０上に、上部電極であるＲｕＯ_２膜１０４を形成する（ステップＳ２０５）。なお、本発明の好ましい一実施の形態での、上部電極であるＲｕＯ_２膜１０４を形成する（ステップＳ１０４）際の形成方法、処理条件等は、比較例の上部電極であるＲｕＯ_２膜１０４を形成する（ステップＳ２０５）際の形成方法、処理条件等と同じである。また、本発明の好ましい一実施の形態での、ＰＤＡを行ってＴｉＯ_２膜１１０を結晶化する（ステップＳ１０５）際の処理方法、処理条件等は、比較例のＰＤＡを行ってＴｉＯ_２膜１１０を結晶化する（ステップＳ２０４）際の処理方法、処理条件等と同じである。

本発明の好ましい一実施の形態の製造方法では、ＴｉＯ_２膜１１０の下面と下部電極であるＲｕＯ_２膜１０３とが接触すると共に、ＴｉＯ_２膜１１０の上面と上部電極であるＲｕＯ_２膜１０４とが接触した状態で、非晶質状態のＴｉＯ_２膜１１０の結晶化を行う。従って、ＴｉＯ_２膜１１０の下側部分は、下部電極であるＲｕＯ_２膜１０３の結晶構造の影響を受けて結晶化され、ＴｉＯ_２膜１１０の上側部分は、上部電極であるＲｕＯ_２膜１０４の結晶構造の影響を受けて結晶化される。その結果、結晶化されたＴｉＯ_２膜１１０には、図４に示すように、下部電極であるＲｕＯ_２膜１０３と接触する下面側の結晶領域１１５と、上部電極であるＲｕＯ_２膜１０４と接触し、結晶領域１１５と分断された上面側の結晶領域１１６とが形成され、下面側の結晶領域１１５の結晶粒界１１７と上面側の結晶領域１１６の結晶粒界１１８とは分断されている。このように、結晶粒界１１７と結晶粒界１１８とは分断されているので、結晶化されたＴｉＯ_２膜１１０のリーク電流を減らすことができる。

これに対して、比較例では、ＴｉＯ_２膜１１０の下面と下部電極であるＲｕＯ_２膜１０３とが接触しているが、ＴｉＯ_２膜１１０の上面には何も形成していない状態で、非晶質状態のＴｉＯ_２膜１１０の結晶化を行う。従って、ＴｉＯ_２膜１１０は、下部電極であるＲｕＯ_２膜１０３の結晶構造のみの影響を受けて結晶化される。その結果、結晶化されたＴｉＯ_２膜１１０には、図５に示すように、柱状結晶１１１が形成され、柱状結晶１１１間の結晶粒界１１９は、下部電極であるＲｕＯ_２膜１０３とＴｉＯ_２膜１１０の界面からＴｉＯ_２膜１１０の表面まで一直線状となる。この結晶粒界１１９がリークパスとなり、下部電極であるＲｕＯ_２膜１０３と上部電極であるＲｕＯ_２膜１０４との間に大きなリーク電流が流れてしまう。

上記本発明の好ましい実施の形態においては、キャパシタ絶縁膜として、ＴｉＯ_２膜を用いる例について説明したが、ＴｉＯ_２膜以外の高誘電率絶縁膜（High-k膜）を用いることができる。キャパシタ絶縁膜としては、例えば、酸化チタン膜（ＴｉＯ_２膜）、酸化ハフニウム膜（ＨｆＯ_２膜）、酸化ジルコニウム膜（ＺｒＯ_２膜）、チタン酸バリウムストロンチウム膜（ＢａＳｒＴｉＯ膜）、酸化イットリウム膜（Ｙ_２Ｏ_５膜）、酸化ランタン膜（Ｌａ_２Ｏ_３膜）、酸化ニオブ膜（Ｎｂ_２Ｏ_５膜）、酸化タンタル膜（Ｔａ_２Ｏ_５膜）、チタン酸ストロンチウム膜（ＳｒＴｉＯ膜）、およびチタン酸ジルコン酸鉛膜（ＰＺＴ膜）のうち少なくともいずれかの膜を含む膜が好適に用いられる。また、その膜に含まれていない所定元素が添加されてなる膜も好適に用いられる。所定元素は、好ましくは、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、およびイットリウム（Ｙ）、およびランタン（Ｌａ）のうち少なくともいずれかの元素を含む。

上記本発明の好ましい実施の形態においては、下部電極および上部電極として、ＲｕＯ_２膜を用いる例について説明したが、ＲｕＯ_２膜以外の金属膜を用いることができる。なお、本明細書では、金属膜という用語は、金属原子を含む導電性の物質で構成される膜、すなわち、導電性の金属含有膜を意味しており、これには、金属単体で構成される導電性の金属単体膜の他、導電性の金属窒化膜、導電性の金属酸化膜、導電性の金属酸窒化膜、導電性の金属炭化膜（金属カーバイド膜）、導電性の金属炭窒化膜、導電性の金属複合膜、導電性の金属合金膜、および導電性の金属シリサイド膜等も含まれ、下部電極および上部電極としては、これらのうち少なくともいずれかの膜を含む膜が好適に用いられる。下部電極および上部電極としては、例えば、酸化ルテニウム膜（ＲｕＯ_２膜）、ルテニウム膜（Ｒｕ膜）、酸化タングステン膜（ＷＯ膜）、タングステン膜（Ｗ膜）、プラチナ膜（Ｐｔ膜）、および窒化チタン膜（ＴｉＮ膜）のうち少なくともいずれかの膜を含む膜が好適に用いられる。

上記本発明の好ましい実施の形態におけるステップＳ１０１〜Ｓ１０５の少なくとも一部のステップについては、基板処理システムとしてのクラスタ装置を用いて連続的に行うようにしてもよい。

例えば、ステップＳ１０１〜Ｓ１０２までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０１〜Ｓ１０３までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０１〜Ｓ１０４までをクラスタ装置を用いて連続的に行うようにしてもよい。また、例えば、ステップＳ１０１〜Ｓ１０５までをクラスタ装置を用いて連続的に行うようにしてもよい。

また、例えば、ステップＳ１０２〜Ｓ１０３までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０４までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０５までをクラスタ装置を用いて連続的に行うようにしてもよい。

また、例えば、ステップＳ１０３〜Ｓ１０４までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０３〜Ｓ１０５までをクラスタ装置を用いて連続的に行うようにしてもよい。

また、例えば、ステップＳ１０４〜Ｓ１０５までをクラスタ装置を用いて連続的に行うようにしてもよい。

例えば、ステップＳ１０１〜Ｓ１０５のステップをクラスタ装置を用いて連続的に行う場合、図６に示すようなクラスタ装置２００を用いることができる。

基板処理システムとしてのクラスタ装置２００は、ウエハ１０を処理する処理部としての処理室２０１、２０２、２０３、２０４、ウエハ１０をクラスタ装置２００に搬入する搬入室２０８、ウエハ１０をクラスタ装置２００から搬出する搬出室２０９、ウエハ１０を冷却する冷却室２０６、２０７、処理室２０１、２０２、２０３、２０４、搬入室２０８、搬出室２０９、冷却室２０６、２０７が取り付けられ、ウエハ１０をこれらの室の間で移載する移載機２１１が設けられた移載室２１０を備えている。移載室２１０と、処理室２０１、２０２、２０３、２０４、搬入室２０８、搬出室２０９との間には、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０８ａ、２０９ａがそれぞれ設けられている。搬入室２０８、搬出室２０９には、ゲートバルブ２０８ａ、２０９ａと反対側にゲートバルブ２０８ｂ、２０９ｂがそれぞれ設けられている。

クラスタ装置２００は、また、処理室２０１、２０２、２０３、２０４内にガス配管３３４を介して処理ガスや不活性ガスを供給し、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内にガス配管３３４を介して不活性ガスを供給するガス供給系３３３と、処理室２０１、２０２、２０３、２０４、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内を排気配管３３７を介して排気する排気系３３６と、を備えている。

図６、図７を参照すれば、クラスタ装置２００は、さらに、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０８ａ、２０９ａ、２０８ｂ、２０９ｂの開閉動作を制御するゲートバルブ制御部２３１、移載機２１１の動作を制御する移載機制御部２３２、ガス供給系３３３を制御するガス供給系制御部２３３、排気系３３６を制御する排気系制御部２３６、処理室２０１、２０２、２０３、２０４内の温度を制御する温度制御部２３７、処理室２０１、２０２、２０３、２０４、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内の圧力を制御する圧力制御部２３８等を備えている。クラスタ装置２００は、さらに、コントローラ２２０を備えている。コントローラ２２０については、後に詳述する。

このクラスタ装置２００では、例えば、次のようにしてウエハ１０を処理する。

ゲートバルブ２０８ｂを開き、搬入用予備室としての搬入室（ロードロック室）２０８内にシリコン基板１０１としてのウエハ１０を搬入する。搬入後、ゲートバルブ２０８ｂを閉じ、搬入室２０８内を真空排気する。搬入室２０８内が所定の圧力になると、ゲートバルブ２０８ａが開かれる。なお、移載室２１０内は予め真空排気され、所定の圧力に維持されている。

ゲートバルブ２０８ａが開かれると、ウエハ１０がウエハ移載機２１１によりピックアップされ、搬入室２０８内から移載室２１０内に取り出される。その後、ゲートバルブ２０８ａが閉じられる。ゲートバルブ２０８ａが閉じられると、ゲートバルブ２０１ａが開かれ、ウエハ１０がウエハ移載機２１１により、移載室２１０内から第１の処理室２０１内に搬入される。搬入後、ゲートバルブ２０１ａが閉じられ、処理室２０１内でシリコン基板１０１上にＳｉＯ_２膜１０２を形成する処理が行われる（ステップＳ１０１）。

その後、ゲートバルブ２０１ａが開かれ、ＳｉＯ_２膜１０２を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０１内から移載室２１０内に取り出される。その後、ゲートバルブ２０１ａが閉じられる。ゲートバルブ２０１ａが閉じられると、ゲートバルブ２０２ａが開かれ、ＳｉＯ_２膜１０２を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０２内に搬入される。搬入後、ゲートバルブ２０２ａが閉じられ、処理室２０２内で、ウエハ１０上のＳｉＯ_２膜１０２上にＲｕＯ_２膜１０３を形成する処理が行われる（ステップＳ１０２）。

その後、ゲートバルブ２０２ａが開かれ、ＲｕＯ_２膜１０３を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０２内から移載室２１０内に取り出される。その後、ゲートバルブ２０２ａが閉じられる。ゲートバルブ２０２ａが閉じられると、ゲートバルブ２０３ａが開かれ、ＲｕＯ_２膜１０３を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０３内に搬入される。搬入後、ゲートバルブ２０３ａが閉じられ、処理室２０３内で、ウエハ１０上のＲｕＯ_２膜１０３膜上にＴｉＯ_２膜１１０を形成する処理が行われる（ステップＳ１０３）。

その後、ゲートバルブ２０３ａが開かれ、ＴｉＯ_２膜１１０を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０３内から移載室２１０内に取り出される。その後、ゲートバルブ２０３ａが閉じられる。ゲートバルブ２０３ａが閉じられると、ゲートバルブ２０２ａが開かれ、ＴｉＯ_２膜１１０を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０２内に搬入される。搬入後、ゲートバルブ２０２ａが閉じられ、処理室２０２内で、ウエハ１０上のＴｉＯ_２膜１０２上にＲｕＯ_２膜１０４を形成する処理が行われる（ステップＳ１０４）。

その後、ゲートバルブ２０２ａが開かれ、ＲｕＯ_２膜１０４を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０２内から移載室２１０内に取り出される。その後、ゲートバルブ２０２ａが閉じられる。ゲートバルブ２０２ａが閉じられると、ゲートバルブ２０４ａが開かれ、ＲｕＯ_２膜１０４を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０４内に搬入される。搬入後、ゲートバルブ２０４ａが閉じられ、処理室２０４内で、ＰＤＡ処理が行われる（ステップＳ１０５）。

その後、ゲートバルブ２０４ａが開かれ、ＰＤＡ処理後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０４内から移載室２１０内に取り出される。その後、ゲートバルブ２０４ａが閉じられる。ゲートバルブ２０４ａが閉じられると、ゲートバルブ２０９ａが開かれ、ステップＳ１０１〜Ｓ１０５の一連の処理を終えたウエハ１０が、ウエハ移載機２１１により、移載室２１０内から搬出用予備室としての搬出室（ロードロック室）２０９内に搬送される。搬送後、ゲートバルブ２０９ａが閉じられ、搬出室２０９内が大気圧に戻された後、ゲートバルブ２０９ｂが開かれ、一連の処理後のウエハ１０が取り出される。

なお、上記各ステップを実施した後のウエハ１０は、必要に応じて、冷却室２０６、冷却室２０７内に搬送され、冷却される場合もある。その場合、ウエハ１０は、所定の温度となるまで冷却室２０６または冷却室２０７内にて待機させられ、所定の温度まで冷却された後、次のステップを行うための処理室内に搬送され、あるいは搬出室２０９を介して搬出される。

上記一連の処理は、クラスタ装置２００を構成する各部の動作を、コントローラ２２０により制御することで行われる。

図７を参照すれば、制御部（制御手段）であるコントローラ２２０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ２２０には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。

記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、クラスタ装置２００の動作を制御する制御プログラムや、上述の一連のウエハ処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、上述の一連のウエハ処理における各手順（各ステップ）をコントローラ２２０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。

Ｉ／Ｏポート１２１ｄは、バス２４０を介して、上述のゲートバルブ制御部２３１、移載機制御部２３２、ガス供給系制御部２３３、排気系制御部２３６、温度制御部２３７、圧力制御部２３８等に接続されている。

ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出したプロセスレシピの内容に沿うように、ゲートバルブ制御部２３１、移載機制御部２３２、ガス供給系制御部２３３、排気系制御部２３６、温度制御部２３７、圧力制御部２３８等を制御して、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０８ａ、２０９ａ、２０８ｂ、２０９ｂ、移載機２１１、ガス供給系３３３、排気系３３６、処理室２０１、２０２、２０３、２０４を加熱するヒータ（図示せず）等の動作を制御するように構成されている。

なお、コントローラ２２０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３を用意し、係る外部記憶装置１２３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ２２０を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置１２３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置１２３を介さずにプログラムを供給するようにしてもよい。なお、記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。

なお、基板処理システムとして、クラスタ装置の代わりに、各ステップにおける処理をそれぞれ単独で行うスタンドアローンタイプの装置をそれぞれ準備して、これらの一連の処理を行うようにしてもよい。また、上述の各実施形態や各応用例等は、適宜組み合わせて用いることができる。

また、本発明は、例えば、既存の基板処理システムのプロセスレシピを変更することでも実現できる。プロセスレシピを変更する場合は、本発明に係るプロセスレシピを電気通信回線や当該プロセスレシピを記録した記録媒体を介して既存の基板処理システムにインストールしたり、また、既存の基板処理システムの入出力装置を操作し、そのプロセスレシピ自体を本発明に係るプロセスレシピに変更することも可能である。

（本発明の好ましい態様）
以下に、本発明の好ましい態様について付記する。

（付記１）
本発明の一態様によれば、
基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する工程と、
非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する工程と、
非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる工程と、
を有する半導体装置の製造方法が提供される。

（付記２）
付記１の半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜を結晶化させる工程では、前記キャパシタ絶縁膜の下側部分は下部電極膜の結晶構造の影響を受けて結晶化され、前記キャパシタ絶縁膜の上側部分は上部電極膜の結晶構造の影響を受けて結晶化される。

（付記３）
付記１または２の半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜を結晶化させる工程では、前記下部電極膜と接触する前記キャパシタ絶縁膜の下面側に第１の結晶領域を形成し、前記上部電極膜と接触する前記キャパシタ絶縁膜の上面側に前記第１の結晶領域とは分断された第２の結晶領域を形成する。

（付記４）
付記１乃至３のいずれかの半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜を結晶化させる工程では、前記下部電極膜と接触する前記キャパシタ絶縁膜の下面側に第１の結晶粒界を形成し、前記上部電極膜と接触する前記キャパシタ絶縁膜の上面側に前記第１の結晶粒界とは分断された第２の結晶粒界を形成する。

（付記５）
付記１乃至４のいずれかの半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜は高誘電率絶縁膜（High-k膜）を含む。

（付記６）
付記１乃至５のいずれかの半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜は、酸化チタン膜、酸化ハフニウム膜、酸化ジルコニウム膜、チタン酸バリウムストロンチウム膜、酸化イットリウム膜、酸化ランタン膜、酸化ニオブ膜、酸化タンタル膜、チタン酸ストロンチウム膜、およびチタン酸ジルコン酸鉛膜のうち少なくともいずれかの膜を含む。

（付記７）
付記１乃至５のいずれかの半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜は、酸化チタン膜、酸化ハフニウム膜、酸化ジルコニウム膜、チタン酸バリウムストロンチウム膜、酸化イットリウム膜、酸化ランタン膜、酸化ニオブ膜、酸化タンタル膜、チタン酸ストロンチウム膜、およびチタン酸ジルコン酸鉛膜のうち少なくともいずれかの膜に、その膜に含まれていない所定元素が添加されてなる膜を含む。

（付記８）
付記７の半導体装置の製造方法であって、好ましくは、
前記所定元素は、アルミニウム、シリコン、イットリウム、およびのランタンうち少なくともいずれかの元素を含む。

（付記９）
付記１乃至８のいずれかの半導体装置の製造方法であって、好ましくは、
前記下部電極膜および前記上部電極膜は金属膜を含む。

（付記１０）
付記１乃至９のいずれかの半導体装置の製造方法であって、好ましくは、
前記下部電極膜および前記上部電極膜は、導電性の金属単体膜、導電性の金属窒化膜、導電性の金属酸化膜、導電性の金属酸窒化膜、導電性の金属炭化膜（金属カーバイド膜）、導電性の金属炭窒化膜、導電性の金属複合膜、導電性の金属合金膜、および導電性の金属シリサイド膜のうち少なくともいずれかの膜を含む。

（付記１１）
付記１乃至９のいずれかの半導体装置の製造方法であって、好ましくは、
前記下部電極膜および前記上部電極膜は、酸化ルテニウム膜、ルテニウム膜、酸化タングステン膜、タングステン膜、プラチナ膜、および窒化チタン膜のうち少なくともいずれかの膜を含む。

（付記１２）
付記１乃至４のいずれかの半導体装置の製造方法であって、好ましくは、
前記キャパシタ絶縁膜は酸化チタン膜を含み、前記下部電極膜および前記上部電極膜は酸化ルテニウム膜を含む。

（付記１３）
本発明の他の態様によれば、
基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する第１の処理部と、
非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する第２の処理部と、
非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる第３の処理部と、
を有する基板処理システムが提供される。

（付記１４）
本発明のさらに他の態様によれば、
基板処理システムの第１の処理部で基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する手順と、
前記基板処理システムの第３の処理部で非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる手順と、
をコンピュータに実行させるプログラムが提供される。

（付記１５）
本発明のさらに他の態様によれば、
基板処理システムの第１の処理部で基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する手順と、
前記基板処理システムの第３の処理部で非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる手順と、
をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。

１０３ 下部電極であるＲｕＯ_２膜
１０４ 上部電極であるＲｕＯ_２膜
１１０ キャパシタ絶縁膜であるＴｉＯ_２膜
１１５、１１６ 結晶領域
１１７、１１８ 結晶粒界

Claims (3)

1. 基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する工程と、
   非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する工程と、
   非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる工程と、
   を有する半導体装置の製造方法。
2. 基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する第１の処理部と、
   非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する第２の処理部と、
   非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる第３の処理部と、
   を有する基板処理システム。
3. 基板処理システムの第１の処理部で基板上に形成された下部電極膜上に非結晶状態のキャパシタ絶縁膜を形成する手順と、
   前記基板処理システムの第２の処理部で非結晶状態の前記キャパシタ絶縁膜上に上部電極膜を形成する手順と、
   前記基板処理システムの第３の処理部で非結晶状態の前記キャパシタ絶縁膜の下面と前記下部電極膜とが接触すると共に、非結晶状態の前記キャパシタ絶縁膜の上面と前記上部電極膜とが接触した状態で、非結晶状態の前記キャパシタ絶縁膜を結晶化させる手順と、
   をコンピュータに実行させるプログラム。

Images