WO2020066819A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2020066819A1
WO2020066819A1 PCT/JP2019/036690 JP2019036690W WO2020066819A1 WO 2020066819 A1 WO2020066819 A1 WO 2020066819A1 JP 2019036690 W JP2019036690 W JP 2019036690W WO 2020066819 A1 WO2020066819 A1 WO 2020066819A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode film
metal oxide
capacitor insulator
semiconductor device
annealing
Prior art date
Application number
PCT/JP2019/036690
Other languages
English (en)
French (fr)
Inventor
河野　有美子
源志 中村
フィリップ ゴベール
肇 中林
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN201980061504.5A priority Critical patent/CN112714945A/zh
Priority to KR1020217011724A priority patent/KR20210059769A/ko
Priority to US17/279,830 priority patent/US11869927B2/en
Publication of WO2020066819A1 publication Critical patent/WO2020066819A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置の製造方法は、第１の積層工程と、第２の積層工程と、第３の積層工程と、第１のアニール工程と、第４の積層工程とを含む。第１の積層工程では、基材上に第１の電極膜が積層される。第２の積層工程では、第１の電極膜上に容量絶縁物が積層される。第３の積層工程では、容量絶縁物上に金属酸化物が積層される。第１のアニール工程では、基材上に積層された第１の電極膜、容量絶縁物、および金属酸化物がアニールされる。第４の積層工程では、アニールされた金属酸化物上に第２の電極膜が積層される。また、容量絶縁物は、ジルコニウムおよびハフニウムの少なくともいずれかを含む酸化物であり、金属酸化物は、タングステン、モリブデン、およびバナジウムの少なくともいずれかの金属を含む酸化物である。

Description

半導体装置の製造方法
　本開示の種々の側面および実施形態は、半導体装置の製造方法に関する。
　下記の特許文献１～７には、キャパシタを含む半導体装置の製造方法が記載されている。
特開２０１４－２２９６８０号公報 特開２０１４－０４４９９３号公報 特開２０１３－０５８５５９号公報 特開２０１２－２４８８１３号公報 特開２０１２－０６４６３１号公報 国際公開第２０１０／０８２６０５号 特開平０５－２６７５６７号公報
　本開示は、金属酸化物上の電極膜の膨れや剥がれを抑制することができる半導体装置の製造方法を提供する。
　本開示の一側面は、半導体装置の製造方法は、第１の積層工程と、第２の積層工程と、第３の積層工程と、第１のアニール工程と、第４の積層工程とを含む。第１の積層工程では、基材上に第１の電極膜が積層される。第２の積層工程では、第１の電極膜上に容量絶縁物が積層される。第３の積層工程では、容量絶縁物上に金属酸化物が積層される。第１のアニール工程では、基材上に積層された第１の電極膜、容量絶縁物、および金属酸化物がアニールされる。第４の積層工程では、アニールされた金属酸化物上に第２の電極膜が積層される。また、容量絶縁物は、ジルコニウムおよびハフニウムの少なくともいずれかを含む酸化物であり、金属酸化物は、タングステン、モリブデン、およびバナジウムの少なくともいずれかの金属を含む酸化物である。
　本開示の種々の側面および実施形態によれば、金属酸化物上の電極膜の膨れや剥がれを抑制することができる。
図１は、本開示の一実施形態における半導体装置の製造方法の一例を示すフローチャートである。 図２は、半導体装置の製造過程の一例を示す図である。 図３は、半導体装置の製造過程の一例を示す図である。 図４は、半導体装置の製造過程の一例を示す図である。 図５は、半導体装置の製造過程の一例を示す図である。 図６は、第２の電極膜の膨れの有無を調べた実験結果の一例を示す図である。
　以下に、開示される半導体装置の製造方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法が限定されるものではない。
　ＤＲＡＭ（Dynamic　Random　Access　Memory）のキャパシタ等の半導体装置の構造として、容量絶縁物が２つの金属電極膜に挟み込まれたＭＩＭ（Metal－Insulator－Metal）構造が知られている。このような構造の半導体装置は、第１の金属電極膜の上にジルコニア（ＺｒＯ2）等の容量絶縁物が積層され、容量絶縁物の上に第２の金属電極膜が積層される。そして、容量絶縁物の結晶性を高めるために、第１の金属電極膜および第２の金属電極膜に挟み込まれた容量絶縁物がアニール処理される。
　ところで、容量絶縁物の境界面にダイポールを形成してバリアハイトを高めるために、容量絶縁物の上に金属酸化物を積層する場合がある。容量絶縁物の上に金属酸化物が積層された構造のキャパシタを製造する場合、第１の金属電極膜の上に容量絶縁物、金属酸化物、および第２の金属電極膜が積層された後に、容量絶縁物の結晶性を高めるためにアニール処理される。
　しかし、金属酸化物上に第２の金属電極膜が積層された後にアニール処理が行われると、金属酸化物と第２の金属電極膜との間に部分的に空隙が発生し、第２の金属電極膜が膨れることがある。金属酸化物と第２の金属電極膜との間に部分的に空隙が発生すると、金属酸化物と第２の金属電極膜との間のコンタクトが不十分になる。また、金属酸化物と第２の金属電極膜との間に空隙が発生すると、金属酸化物と第２の金属電極膜との間の密着性が低下し、第２の金属電極膜が金属酸化物から剥がれやすくなってしまう。
　そこで、本開示は、金属酸化物上の電極膜の膨れや剥がれを抑制することができる技術を提供する。
［半導体装置の製造方法］
　図１は、本開示の一実施形態における半導体装置の製造方法の一例を示すフローチャートである。また、図２～図５は、それぞれの工程における被処理体Ｗの状態の一例を示す断面図である。本フローチャートに示される方法により製造された被処理体Ｗが、半導体装置の製造に用いられる。
　まず、シリコン等の基材１００が第１の成膜装置内に搬入され、基材１００上に第１の電極膜１０１が積層される（Ｓ１０）。ステップＳ１０は、第１の積層工程の一例である。本実施形態において、第１の電極膜１０１は、例えば窒化チタン（ＴｉＮ）である。ステップＳ１０において、第１の電極膜１０１は、例えばチタンのターゲットを用いて窒素ガスの雰囲気で行われるＰＶＤ（Physical　Vapor　Deposition）によって基材１００上に成膜される。これにより、例えば図２に示されるように、基材１００上に第１の電極膜１０１が積層された被処理体Ｗが形成される。そして、被処理体Ｗが第１の成膜装置から搬出される。
　次に、被処理体Ｗが第２の成膜装置内に搬入され、第１の電極膜１０１上に容量絶縁物１０２が積層される（Ｓ１１）。ステップＳ１１は、第２の積層工程の一例である。本実施形態において、容量絶縁物１０２は、例えばジルコニアである。なお、他の形態として、容量絶縁物１０２は、ハフニア（ＨｆＯ2）であってもよく、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）を含む酸化物であってもよい。
　ステップＳ１１において、容量絶縁物１０２は、例えば、吸着工程、第１のパージ工程、反応工程、第２のパージ工程が繰り返されるＡＬＤ（Atomic　Layer　Deposition）によって第１の電極膜１０１上に成膜される。これにより、例えば図３に示されるように、基材１００上に、第１の電極膜１０１および容量絶縁物１０２が積層された被処理体Ｗが形成される。
　ステップＳ１１におけるＡＬＤでは、被処理体Ｗの温度が例えば２５０℃であり、第２の成膜装置内の圧力が例えば１Ｔｏｒｒである。また、各工程の主な条件の一例は、以下の通りである。
［吸着工程］
　原料：ＴＥＭＡＺ（テトラキスエチルメチルアミノジルコニウム）
　処理時間：５秒
［第１のパージ工程］
　パージガス：アルゴンガス
　流量：５００ｓｃｃｍ
　処理時間：１０秒
［反応工程］
　反応ガス：酸素ガス／オゾンガス
　流量：酸素ガス＝５００ｓｃｃｍ、オゾンガスの濃度：１００ｇ／ｍ3
　処理時間：１０秒
［第２のパージ工程］
　パージガス：アルゴンガス
　流量：５００ｓｃｃｍ
　処理時間：１０秒
　次に、第２の成膜装置内において、容量絶縁物１０２上に金属酸化物１０３が積層される（Ｓ１２）。ステップＳ１２は、第３の積層工程の一例である。本実施形態において、金属酸化物１０３は、例えば酸化タングステン（ＷＯX）である。なお、他の形態として、金属酸化物１０３は、例えば酸化モリブデン（ＭｏＯX）や酸化バナジウム（ＶＯX）等であってもよい。また、金属酸化物１０３は、タングステン（Ｗ）、モリブデン（Ｍｏ）、およびバナジウム（Ｖ）を含む酸化物であってもよい。
　また、金属酸化物１０３には、容量絶縁物１０２に含まれる金属がさらに含まれていてもよい。例えば、容量絶縁物１０２にジルコニウムが含まれている場合、金属酸化物１０３には、ジルコニウムが含まれていてもよく、容量絶縁物１０２にハフニウムが含まれている場合、金属酸化物１０３には、ハフニウムが含まれていてもよい。
　ステップＳ１２において、金属酸化物１０３は、例えばＡＬＤによって容量絶縁物１０２上に成膜される。これにより、例えば図４に示されるように、基材１００上に、第１の電極膜１０１、容量絶縁物１０２、および金属酸化物１０３が積層された被処理体Ｗが形成される。そして、被処理体Ｗが第２の成膜装置から搬出される。
　ステップＳ１２におけるＡＬＤでは、被処理体Ｗの温度が、例えば３００℃であり、第２の成膜装置内の圧力は、例えば１Ｔｏｒｒである。また、各工程の主な条件の一例は、以下の通りである。
［吸着工程］
　原料：アミドタングステン
　処理時間：５秒
［第１のパージ工程］
　パージガス：アルゴンガス
　流量：５００ｓｃｃｍ
　処理時間：１０秒
［反応工程］
　反応ガス：酸素ガス
　流量：酸素ガス＝５００ｓｃｃｍ
　処理時間：１０秒
［第２のパージ工程］
　パージガス：アルゴンガス
　流量：５００ｓｃｃｍ
　処理時間：１０秒
　次に、被処理体Ｗがアニール装置内に搬入され、被処理体Ｗが所定温度でアニールされる（Ｓ１３）。ステップＳ１３は、第１のアニール工程の一例である。被処理体Ｗが所定温度でアニールされることにより、容量絶縁物１０２の金属原子の一部が、金属酸化物１０３の金属原子の一部によって置換され、容量絶縁物１０２と金属酸化物１０３の界面にダイポールが形成される。これにより、容量絶縁物１０２のバリアハイトを高めることができる。
　ここで、アニールの雰囲気は、非還元雰囲気であることが必要であるが、必ずしも酸化雰囲気である必要はない。アニールの雰囲気は、例えば、アルゴンガスまたは窒素ガス等の不活性雰囲気が望ましい。また、ステップＳ１３におけるアニールの温度が例えば４００℃以下であると、容量絶縁物１０２が結晶化しない。また、アニールの温度が例えば４６０℃以上であると、容量絶縁物１０２の結晶化が過度に進行する。そのため、ステップＳ１３におけるアニールは、例えば４２０℃以上４５０℃以下の範囲内の温度で行われることが好ましい。
　また、ステップＳ１３において、例えば４２０℃以上４５０℃以下の範囲内の温度で容量絶縁物１０２を適度に結晶化するためには、低い温度ではアニールが比較的長期間行われ、高い温度ではアニールが比較的短時間行われることが好ましい。例えば４２０℃でアニールが行われる場合、アニールは、例えば６０分間行われることが好ましい。また、例えば４５０℃でアニールが行われる場合、アニールは、例えば２分間行われることが好ましい。従って、ステップＳ１３におけるアニールは、例えば２分以上６０分以下の範囲内の時間で行われることが好ましい。
　次に、被処理体Ｗが第１の成膜装置内に搬入され、金属酸化物１０３上に第２の電極膜１０４が積層される（Ｓ１４）。ステップＳ１４は、第４の積層工程の一例である。本実施形態において、第２の電極膜１０４は、例えば窒化チタン（ＴｉＮ）である。ステップＳ１４において、第２の電極膜１０４は、例えばチタンのターゲットを用いて窒素ガスの雰囲気で行われるＰＶＤによって金属酸化物１０３上に成膜される。これにより、例えば図５に示されるように、基材１００上に、第１の電極膜１０１、容量絶縁物１０２、金属酸化物１０３、および第２の電極膜１０４が積層された被処理体Ｗが形成される。そして、被処理体Ｗが第１の成膜装置から搬出され、本フローチャートに示された半導体装置の製造方法が終了する。
　ここで、本実施形態の製造方法により製造された被処理体Ｗと比較するために、容量絶縁物１０２上に金属酸化物１０３が積層され、金属酸化物１０３上に第２の電極膜１０４が積層された後に、被処理体Ｗがアニールされた比較例の被処理体を作成した。図６は、第２の電極膜１０４の膨れの有無を調べた実験結果の一例を示す図である。図６に示された実験結果において、膨れの有無は、目視により判定された。
　例えば図６に示されるように、比較例の被処理体では、金属酸化物１０３の厚さが０．９６～３．３９ｎｍにおいて、第２の電極膜１０４に膨れが見られた。金属酸化物１０３の厚さが０．４８ｎｍの場合には、目視では第２の電極膜１０４に膨れは見られなかった。しかし、金属酸化物１０３の厚さがいずれの場合であっても、比較例の被処理体では金属酸化物１０３と第２の電極膜１０４の密着性が低く、第２の電極膜１０４が剥がれやすかった。
　比較例の被処理体では、第２の電極膜１０４が積層される前にはアニールが行われず、第２の電極膜１０４が積層された後にアニールが行われる。これにより、金属酸化物１０３は、アニールによって容量絶縁物１０２とだけでなく第２の電極膜１０４とも反応してしまい、金属酸化物１０３と第２の電極膜１０４との間に部分的に空隙が発生してしまう。金属酸化物１０３と第２の電極膜１０４との間に部分的に空隙が発生すると、第２の電極膜１０４に膨れが発生し、金属酸化物１０３と第２の電極膜１０４との間のコンタクトが不十分になる。また、金属酸化物１０３と第２の電極膜１０４との間に空隙が発生すると、金属酸化物１０３と第２の電極膜１０４との間の密着性が低くなり、第２の電極膜１０４が剥がれやすくなる。
　これに対し、本実施形態の製造方法によって製造された被処理体Ｗでは、例えば図６に示されるように、金属酸化物１０３がいずれの厚さであっても第２の電極膜１０４の膨れは見られず、金属酸化物１０３と第２の電極膜１０４の密着性も良好であった。
　本実施形態の半導体装置の製造方法では、容量絶縁物１０２上に金属酸化物１０３が積層された後であって、金属酸化物１０３上に第２の電極膜１０４が積層される前に、被処理体Ｗがアニールされる。これにより、その後に金属酸化物１０３上に積層された第２の電極膜１０４の膨れや剥がれを抑制することができる。
　以上、第１の実施形態について説明した。半導体装置の製造方法は、第１の積層工程と、第２の積層工程と、第３の積層工程と、第１のアニール工程と、第４の積層工程とを含む。第１の積層工程では、基材１００上に第１の電極膜１０１が積層される。第２の積層工程では、第１の電極膜１０１上に容量絶縁物１０２が積層される。第３の積層工程では、容量絶縁物１０２上に金属酸化物１０３が積層される。第１のアニール工程では、基材１００上に積層された第１の電極膜１０１、容量絶縁物１０２、および金属酸化物１０３がアニールされる。第４の積層工程では、アニールされた金属酸化物１０３上に第２の電極膜１０４が積層される。また、容量絶縁物１０２は、ジルコニウムおよびハフニウムの少なくともいずれかを含む酸化物であり、金属酸化物１０３は、タングステン、モリブデン、およびバナジウムの少なくともいずれかの金属を含む酸化物である。これにより、金属酸化物１０３上の第２の電極膜１０４の膨れや剥がれを抑制することができる。
　また、上記した実施形態において、第１のアニール工程は、非還元性雰囲気で、アルゴンガスまたは窒素ガス等の不活性雰囲気であることが望ましく、４２０℃以上４５０℃以下の範囲内の温度で行われる。これにより、容量絶縁物１０２を適度に結晶化させることができる。
　また、上記した実施形態において、容量絶縁物１０２にジルコニウムが含まれる場合、金属酸化物１０３には、ジルコニウムがさらに含まれてもよい。また、容量絶縁物１０２にハフニウムが含まれる場合、金属酸化物１０３には、ハフニウムがさらに含まれてもよい。これにより、容量絶縁物１０２と金属酸化物１０３の界面のダイポールを効率よく形成することができる。
　また、上記した実施形態において、第１の電極膜１０１および第２の電極膜１０４は、窒化チタンからなる。これにより、キャパシタを形成することができる。
［その他］
　なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
　例えば、上記した実施形態では、金属酸化物１０３上に第２の電極膜１０４が積層される前に被処理体Ｗがアニールされるが、開示の技術はこれに限られない。例えば、金属酸化物１０３上に第２の電極膜１０４が積層された後に被処理体Ｗがさらにアニールされてもよい。第２の電極膜１０４が積層された後のアニールは、第２のアニール工程の一例である。これにより、容量絶縁物１０２の結晶性をさらに向上させることができる。なお、第２の電極膜１０４が形成される前に、容量絶縁物１０２と金属酸化物１０３とが既にアニールであるされて一体化されているため、第２の電極膜１０４が積層された後に被処理体Ｗがアニールされても、第２の電極膜１０４の膨れや剥がれは発生しない。
　また、上記した実施形態における金属酸化物１０３のＡＬＤでは、反応工程で使用されるガスに酸素ガスが用いられるが、開示の技術はこれに限られない。例えば、他の形態として、金属酸化物１０３のＡＬＤの反応工程では、酸素ガスに加えてオゾンガスが用いられてもよい。ただし、金属酸化物１０３のＡＬＤの反応工程において、酸素ガスを用い、オゾンガスを用いないことで、金属酸化物１０３の薄膜領域での膜厚制御性を高めることができ、例えば５Å以下の薄膜を形成することができる。また、金属酸化物１０３のＡＬＤの反応工程において、酸素ガスを用い、オゾンガスを用いないことで、オゾンが容量絶縁物１０２を透過して第１の電極膜１０１に到達してしまうことにより第１の電極膜１０１が酸化されてしまうことを抑えることもできる。
　また、上記した実施形態では、第１の電極膜１０１および第２の電極膜１０４はＰＶＤによって成膜されたが、成膜方法はこれに限られず、ＣＶＤ（Chemical　Vapor　Deposition）やＡＬＤ等によって成膜されてもよい。
　また、上記した実施形態では、容量絶縁物１０２および金属酸化物１０３はＡＬＤによって成膜されたが、成膜方法はこれに限られず、ＣＶＤ等によって成膜されてもよい。
　なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｗ　被処理体
１００　基材
１０１　第１の電極膜
１０２　容量絶縁物
１０３　金属酸化物
１０４　第２の電極膜

Claims (5)

  1. 　基材上に第１の電極膜を積層する第１の積層工程と、
    　前記第１の電極膜上に容量絶縁物を積層する第２の積層工程と、
    　前記容量絶縁物上に金属酸化物を積層する第３の積層工程と、
    　前記基材上に積層された前記第１の電極膜、前記容量絶縁物、および前記金属酸化物をアニールする第１のアニール工程と、
    　アニールされた前記金属酸化物上に第２の電極膜を積層する第４の積層工程と
    を含み、
    　前記容量絶縁物は、ジルコニウムおよびハフニウムの少なくともいずれかを含む酸化物であり、
    　前記金属酸化物は、タングステン、モリブデン、およびバナジウムの少なくともいずれかの金属を含む酸化物である半導体装置の製造方法。
  2. 　前記第１のアニール工程は、不活性雰囲気で４２０℃以上４５０℃以下の範囲内の温度で行われる請求項１に記載の半導体装置の製造方法。
  3. 　前記第４の積層工程の後に、前記基材上に積層された前記第１の電極膜、前記容量絶縁物、前記金属酸化物、および前記第２の電極膜をアニールする第２のアニール工程をさらに含む請求項１または２に記載の半導体装置の製造方法。
  4. 　前記容量絶縁物にジルコニウムが含まれる場合、前記金属酸化物には、ジルコニウムがさらに含まれ、
    　前記容量絶縁物にハフニウムが含まれる場合、前記金属酸化物には、ハフニウムがさらに含まれる請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 　前記第１の電極膜および前記第２の電極膜は、窒化チタンからなる請求項１から４のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2019/036690 2018-09-28 2019-09-19 半導体装置の製造方法 WO2020066819A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980061504.5A CN112714945A (zh) 2018-09-28 2019-09-19 半导体装置的制造方法
KR1020217011724A KR20210059769A (ko) 2018-09-28 2019-09-19 반도체 장치의 제조 방법
US17/279,830 US11869927B2 (en) 2018-09-28 2019-09-19 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-183304 2018-09-28
JP2018183304A JP7149794B2 (ja) 2018-09-28 2018-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2020066819A1 true WO2020066819A1 (ja) 2020-04-02

Family

ID=69950676

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/036690 WO2020066819A1 (ja) 2018-09-28 2019-09-19 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11869927B2 (ja)
JP (1) JP7149794B2 (ja)
KR (1) KR20210059769A (ja)
CN (1) CN112714945A (ja)
WO (1) WO2020066819A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022065064A1 (ja) * 2020-09-24 2022-03-31 東京エレクトロン株式会社 成膜方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4249631A1 (en) 2020-11-19 2023-09-27 Adeka Corporation Method for manufacturing thin film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338599A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 半導体装置およびその製造方法
WO2013035561A1 (ja) * 2011-09-07 2013-03-14 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理システム
JP2013069982A (ja) * 2011-09-26 2013-04-18 Renesas Electronics Corp 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
JP2013120825A (ja) * 2011-12-07 2013-06-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2014135387A (ja) * 2013-01-10 2014-07-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理システムおよびプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764472B2 (ja) 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
TW494559B (en) * 2001-06-08 2002-07-11 Taiwan Semiconductor Mfg Method for producing metal-insulator-metal (MIM) capacitor
KR20080062726A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 높은 커패시턴스를 갖는 금속-절연체-금속 커패시터 및 그제조방법
KR101052587B1 (ko) * 2008-10-31 2011-07-29 캐논 아네르바 가부시키가이샤 유전체막 및 유전체막을 사용하는 반도체 디바이스
TW201044426A (en) 2009-01-15 2010-12-16 Tokyo Electron Ltd Capacitor and process for manufacturing capacitor
KR20110008398A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
JP2012064631A (ja) 2010-09-14 2012-03-29 Elpida Memory Inc キャパシタの製造方法および半導体装置の製造方法
JP2012248813A (ja) 2011-05-31 2012-12-13 Elpida Memory Inc ルチル結晶構造を備えた酸化チタン膜の製造方法
JP2014044993A (ja) 2012-08-24 2014-03-13 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014229680A (ja) 2013-05-21 2014-12-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338599A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 半導体装置およびその製造方法
WO2013035561A1 (ja) * 2011-09-07 2013-03-14 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理システム
JP2013069982A (ja) * 2011-09-26 2013-04-18 Renesas Electronics Corp 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
JP2013120825A (ja) * 2011-12-07 2013-06-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2014135387A (ja) * 2013-01-10 2014-07-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理システムおよびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022065064A1 (ja) * 2020-09-24 2022-03-31 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
JP7149794B2 (ja) 2022-10-07
CN112714945A (zh) 2021-04-27
JP2020053612A (ja) 2020-04-02
US11869927B2 (en) 2024-01-09
US20210399085A1 (en) 2021-12-23
KR20210059769A (ko) 2021-05-25

Similar Documents

Publication Publication Date Title
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
KR100450681B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
US6407435B1 (en) Multilayer dielectric stack and method
US6297539B1 (en) Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
KR100728962B1 (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
US8256077B2 (en) Method for forming a capacitor dielectric having tetragonal phase
KR20120104552A (ko) 유전체 막들의 부동태화를 위한 공정들
JP2002527904A (ja) 界面を制御するための誘電体フィルムの堆積後処理
US8649154B2 (en) Method for producing a metal-insulator-metal capacitor for use in semiconductor devices
WO2020066819A1 (ja) 半導体装置の製造方法
KR20050099713A (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
JP2010010211A (ja) 半導体装置の製造方法、及び半導体装置
US20070145525A1 (en) Mim capacitor structure and method of manufacturing the same
JP2005340721A (ja) 高誘電率誘電体膜を堆積する方法
KR20030071328A (ko) 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
US20140004679A1 (en) Method of fabricating semiconductor device
JP2009239047A (ja) 窒化ジルコニウム界面層を有するキャパシター構造
KR100475116B1 (ko) 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
KR100538805B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20070093190A (ko) 엠아이엠 커패시터 및 그 제조방법
JP2024067682A (ja) 半導体装置の製造方法および半導体装置
TW202405912A (zh) 半導體元件的製造方法
KR100818658B1 (ko) 다층 구조의 유전체 및 그를 구비한 캐패시터의 제조 방법
KR20010026123A (ko) 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19865962

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217011724

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19865962

Country of ref document: EP

Kind code of ref document: A1