KR20030071328A - 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자 - Google Patents

반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자 Download PDF

Info

Publication number
KR20030071328A
KR20030071328A KR1020020010982A KR20020010982A KR20030071328A KR 20030071328 A KR20030071328 A KR 20030071328A KR 1020020010982 A KR1020020010982 A KR 1020020010982A KR 20020010982 A KR20020010982 A KR 20020010982A KR 20030071328 A KR20030071328 A KR 20030071328A
Authority
KR
South Korea
Prior art keywords
thin film
forming
dielectric thin
capacitor
group
Prior art date
Application number
KR1020020010982A
Other languages
English (en)
Other versions
KR100455287B1 (ko
Inventor
이정현
민요셉
조영진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0010982A priority Critical patent/KR100455287B1/ko
Priority to EP07114231A priority patent/EP1855310A3/en
Priority to EP02257345A priority patent/EP1341217A3/en
Priority to CNA2006101531766A priority patent/CN101009217A/zh
Priority to CNB021471622A priority patent/CN1292479C/zh
Priority to US10/370,625 priority patent/US20030160276A1/en
Priority to JP2003053123A priority patent/JP4094970B2/ja
Publication of KR20030071328A publication Critical patent/KR20030071328A/ko
Priority to US10/930,953 priority patent/US7105401B2/en
Application granted granted Critical
Publication of KR100455287B1 publication Critical patent/KR100455287B1/ko
Priority to US11/514,248 priority patent/US20060289921A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를 채용한 전자 소자를 제공한다. 상기 커패시터는 백금족 원소로 이루어진 상부전극 및 하부전극; 상기 상부전극 및 하부전극 사이에 형성된 유전체 박막; 및 상기하부전극과 유전체 박막 사이에 형성되며, 3족, 4족 또는 13족 금속 산화물로 이루어진 버퍼층을 포함하는 것을 특징으로 한다. 본 발명의 커패시터는, 유전체 박막 형성시 O3와 같은 강한 산화제를 이용하여 원자층 증착을 실시하여도 하부전극인 루테늄 전극의 산화를 억제할 수 있어서 이로 인한 전극의 변형 및 유전체 박막의 특성저하를 방지할 수 있다. 따라서, 본 발명의 커패시터는 고집적 메모리에서 요구되는 우수한 전기적 특성을 가진 유전체특성을 확보할 수 있어서 DRAM 등과 같은 전자소자에 유용하게 사용할 수 있다.

Description

반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를 채용하고 있는 전자 소자{Capacitor for semiconductor device, manufacturing method thereof and electronic device employing the capacitor}
본 발명은 반도체 장치의 커패시터, 그 제조방법 및 상기 캐퍼시터를 채용하고 있는 전자 소자에 관한 것으로서, 보다 상세하기로는 유전체 박막 형성시 전극 형성용 물질 특히 루테늄(Ru)의 산화가 효율적으로 억제된 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를 채용함으로써 고집적화가 가능한 전자 소자에 관한 것이다.
메모리의 집적도가 높아지면서 단위 셀의 크기와 캐퍼시터가 차지하는 면적이 극단적으로 작아지고 있다. 따라서 한정된 면적에 큰 정전용량을 가지는 캐퍼시터를 실현시키기 위하여 유전율이 큰 캐퍼시터 유전체를 사용하려는 연구가 계속되어 왔으며, 이러한 노력의 결과로 종래에 사용되던 SiO2, Si3N4와 같은 저유전 물질보다 유전율이 높은 탄탈륨 옥사이드(TaO), 스트론튬 티타늄 옥사이드(SrTiO3)와 같은 고유전율 물질에 대한 필요성이 대두되고 있다.
그러나, 이러한 고유전 물질을 사용한다고 하더라도 3차원 구조를 이용한 캐퍼시터 제작이 필요한 실정이며, 이의 구현을 위하여 원자층 증착 방법이 이용되고 있다.
원자층 증착 방법은 먼저 전구체인 유기 금속 화합물을 원자층을 형성하고자 하는 기판상에 화학 흡착시킨 후, 이를 산화 분위기하에서 처리하여 목적하는 금속 산화물 유전체 박막을 얻는 방법이다. 이 방법은 특히 최근에 많은 주목을 받고 있는데, 그 이유는 시분할로 전구체와 산화제가 도입되므로 강한 산화제를 사용하여 전구체의 유기물을 제거할 수 있다는 장점이 있다.
그러나, 원자층 증착시 유전체 박막 하부에 형성된 하부 전극이 Ru(루테늄)과 같이 쉽게 산화되는 물질로 이루어진 경우에는 루테늄 전극의 변형이 생겨 유전체 박막 특성이 열화되어 이의 집적화가 어렵게 되며, 이러한 현상은 도 1로부터 확인가능하다.
도 1은 종래기술에 따른 O3원자층 증착 방법을 이용하여 루테늄 하부 전극 상부에 스트론튬 티타늄 옥사이드(SrTiO3) 박막이 형성된 캐퍼시터의 구조를 나타낸 것으로서, 이를 참조하면, 루테늄 하부 전극의 돌출(protrusion) 현상이 발생된다는 것을 확인할 수 있다.
또한, 도 2에 도시된 바와 같이 루테늄은 산소가 존재하는 환경에서는 RuO2또는 RuO4으로 쉽게 변화되고, 이로 인하여 루테늄 전극의 변형이 초래한다.
본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 유전체 박막 형성시 전극 형성용 물질의 산화가 효율적으로 억제된 반도체 장치의 커패시터 및 그 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 커패시터를 채용함으로써 유전체 박막의 고집적화가 가능한 전자 소자에 관한 것이다.
도 1은 종래기술에 따른 O3원자층 증착 방법을 이용하여 형성된 캐퍼시터의 구조를 나타낸 것이고,
도 2는 루테늄 옥사이드의 온도에 따른 활성도 변화를 나타낸 것이고,
도 3은 본 발명에 따라 루테늄 전극 표면에 흡착된 CO가 격자 산소가 변화되는 과정을 설명하기 위한 도면이고,
도 4a-c는 본 발명의 커패시터를 채용하고 있는 메모리 소자의 구조를 나타낸 도면이고,
도 5는 본 발명의 실시예 1에 따라 형성된 SrTiO3박막의 투과전자현미경(TEM) 사진을 나타낸 도면이고,
도 6은 본 발명의 실시예 2에 따라 형성된 SrTiO3박막의 주사전자현미경(SEM) 사진을 나타낸 도면이고,
도 7a-b은 본 발명의 실시에 3에 따라 제조된 커패시터의 전기적 특성을 나타낸 도면이다.
<도면의 주요 부호에 대한 간단한 설명>
40... 실리콘 기판41... 활성영역
42... 비활성 영역43... 하부구조
44.. 게이트 전극 45... 폴리실리콘막
46... 하부전극47... TiO2버퍼층
48... SrTiO3유전체 박막50... 상부전극
52... 커패시터
상기 첫번째 기술적 과제를 이루기 위하여 본 발명에서는, 백금족 원소로 이루어진 상부전극 및 하부전극;
상기 상부전극 및 하부전극 사이에 형성된 유전체 박막; 및
상기 하부전극과 유전체 박막 사이에 형성되며, 3족, 4족 또는 13족 금속 산화물로 이루어진 버퍼층을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터를 제공한다.
상기 3족, 4족 또는 13족 금속 산화물은 TiO2, Al2O3, Ta2O5, HfO2로 이루어진 군으로부터 선택된 하나 이상이고, 상기 유전체 박막은 SrTiO3, BaTiO3, Pb(Zr,Ti)O3로 이루어지는 것이 바람직하다.
상기 백금족 원소는 루테늄(Ru), 오스뮴(Os), 이리듐(Ir) 및 백금(Pt)으로 이루어진 군으로부터 선택된 하나 이상인 것이 바람직하다.
본 발명의 두번째 기술적 과제는 (a-1) 백금족 원소로 이루어진 하부 전극을 형성한 다음, 이 하부전극 상부에 버퍼층 형성용 전구체를 원자층 증착을 실시하여 버퍼층을 형성하는 단계;
(b-1) 상기 버퍼층 상부에 유전체 박막 형성용 전구체의 원자층 증착을 실시하여 유전체 박막을 형성하는 단계; 및
(c-1) 상기 유전체 박막 상부에 백금족 원소로 이루어진 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터의 제조방법에 의하여 이루어진다.
상기 (a-1) 단계에서 버퍼층 형성용 전구체는 Ti(i-OPr)2(tmhd)2, Ti(i-OPr)4(여기에서, tmhd는 테트라메틸헵탄디오네이트를 나타내고, i-OPr은 이소프록시를 나타낸다), Al(CH3)3또는 Hf(OBu)4(n-OBu는 노말부톡사이드를 나타낸다)이고, 상기 (a-1) 단계의 원자층 증착 온도는 200 내지 500℃인 것이 바람직하다.
본 발명의 세번째 기술적 과제는 (a-2) 백금족 원소로 이루어진 하부 전극 표면에 일산화탄소(CO)를 흡착시키는 단계;
(b-2) 상기 결과물을 환원 분위기하에서 처리하여 격자 산소를 생성시키는 단계; 및
(c-2) 상기 격자 산소를 이용하여 유전체 박막 형성용 전구체의 원자층 증착을 실시하여 유전체 박막을 형성하는 단계; 및
(d-2) 상기 유전체 박막 상부에 백금족 원소로 이루어진 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법에 의하여 이루어진다.
상기 제조방법들에서, 유전체 박막 형성용 전구체는 유기물을 리간드로 하는 유기 금속 화합물로서, Sr(tmdh)2, Sr(methd)2, TiO(tmhd)2및 Ti(i-OPr)2(tmhd)2로 이루어진 군으로부터 선택된 하나 이상을 사용하여 증착한다.
상기 (b-2) 단계의 환원 분위기하에서의 처리온도는 100 내지 500℃이며 격자산소를 생성하는 반응이 가능하다.
본 발명의 바람직한 일면에 의하면, 다이내믹 램 (DRAM) 또는 비휘발성 메모리 (FRAM)을 들 수 있다.
본 발명은 유전체 박막 형성시 전극의 형성물질인 백금족 원소 특히 루테늄의 산화를 방지하기 위하여 유전체 박막과 전극 사이에 버퍼층을 형성한 데 그 특징이 있다. 이 때 버버층은 3족, 4족 또는 13족 금속 산화물로 이루어지며, 바람직하게는 TiO2, Al2O3, Ta2O5, HfO2중에서 선택된 하나 이상으로 이루어진다. 이러한 버퍼층은 버퍼층 형성용 전구체 즉, 리간드 크기가 작거나 기판에 흡착시에 쉽게 분해되어 부산물의 화학흡착을 유도할 수 있는 유기 금속 화합물의 원자층 증착을 실시하여 형성할 수 있는데, 이러한 유기 금속 화합물을 이용하면 전극 상부에 충진 밀도가 높은 원자층을 형성할 수 있다.
버퍼층으로서 TiO2막을 형성하고자 하는 경우에는, 버퍼층 형성용 금속 전구체로서, Ti(i-OPr)4, Ti(i-OPr)2(tmhd)2(tmhd는 테트라메틸헵탄디오네이트를 나타내고, i-OPr는는 이소프로폭시를 나타낸다), Al2O3막을 형성하고자 하는 경우에는 Al(CH3)3, AlCl3을 사용하고, Ta2O5막을 형성하고자 하는 경우에는 Ta(OEt)5을 이용하고 (OEt = 에톡사이드), HfO2막을 형성하고자 하는 경우에는 HfCl4, Hf(OBu)4등을 이용한다.
상술한 바와 같이 전극상에 충진 밀도가 높은 원자층을 형성하면 유전체 박막 형성시 Ru 전극 표면이 오존 또는 산소와 직접적으로 접촉하지 않게 되고, 전극의 산화로부터 기인된 전극 변형 및 유전체 박막의 특성 열화 문제는 미연에 예방할 수 있게 된다.
상기 버퍼층 형성용 전구체의 원자층 증착 온도는 전구체의 특성에 따라 많은 차이가 있으나 공통적으로 200 내지 500℃인 것이 바람직하다. 만약 증착 온도가 200℃ 미만의 저온인 경우에는 산화제로 사용되는 O3과의 반응성이 저하되고, 500℃를 초과하는 경우에는 전구체가 선분해되어 원자층 증착 특성을 상실하게 된다.
이하, 본 발명에 따른 반도체 장치의 캐퍼시터의 제조방법을 설명하기로 한다.
백금족 원소를 이용하여 하부 전극을 형성한다. 이 때 백금족 원소로는 루테늄(Ru), 오스뮴(Os), 이리듐(Ir) 및 백금(Pt)으로 이루어진 군으로부터 선택된 하나 이상을 사용한다.
상기 하부 전극 상부에 버퍼층 형성용 전구체를 원자층 증착을 실시하여 버퍼층을 형성한다.
이어서, 이 버퍼층 상부에 유전체 박막 형성용 전구체를 원자층 증착하여 유전체 박막을 형성한다. 이 때 유전체 박막은 SrTiO3, BaTiO3, Pb(Zr,Ti)O3등으로 이루어지는 것이 바람직하다. 만약 유전체 박막이 SrTiO3으로 이루어진 경우에는 전구체로서, Sr의 경우는 Sr(tmdh)2, Sr(methd)2(methd = 메톡시에톡시 테트라메틸헵탄디오네이트), Ti의 경우는 TiO(tmhd)2, Ti(i-OPr)2(tmhd)2등에서 택일하고 이들의 조합을 통해 증착할 수 있으며, 이를 산소 가스와 열원을 사용하여 원자층 증착을 실시한다. 이 때 원자층의 증착온도는 300 내지 500℃인 것이 바람직하다.
그 후, 상기 유전체 박막 상부에 백금족 원소를 이용하여 상부 전극을 형성함으로써 본 발명의 반도체 장치의 커패시터가 완성된다.
본 발명의 다른 특징은 유전체 박막 형성시 사용되는 산화제로서 전극 형성용 물질안에 흡착된 일산화탄소로부터 얻은 격자 산소를 이용하는 것이다.
도3는 루테늄 전극을 사용한 경우, 격자 산소를 생성하는 과정을 나타낸 도면이다. 이를 참조하면, 루테늄 전극상에 흡착된 CO를 환원 분위기하에서 처리하면 CO의 탄소는 CH4로 제거되고, 루테늄 전극 표면에는 격자 산소만 남아 있게 된다. 이 격자 산소를 산화제로 이용하여 후속으로 진행되는 유전체 박막 형성을 위한 원자층 증착 공정이 진행되게 된다.
상술한 격자 산소를 이용하여 본 발명에 따른 반도체 장치의 커패시터를 제조하는 방법을 살펴보면 다음과 같다.
먼저, 백금족 원소로 이루어진 하부 전극 표면에 일산화탄소(CO)를 흡착시킨다. 이어서, 상기 결과물을 환원 분위기하에서 처리하여 격자 산소를 생성시킨다. 이 때 환원 분위기하에서의 처리온도는 100 내지 500℃인 것이 바람직하다. 상기 처리온도가 100℃ 미만인 경우에는 일산화탄소의 환원반응이 어려우며, 500℃를 초과하는 경우에는 일산화탄소가 미리 탈착되어 바람직하지 못하다. 그리고 환원 분위기는 수소 등과 같은 환원성 가스를 이용하여 형성한다.
이어서, 상기 격자 산소를 이용하여 유전체 박막 형성용 전구체를 원자층 증착하여 유전체 박막을 형성한다. 여기에서 유전체 박막의 형성재료 및 이의 형성방법은 상술한 바와 같다.
그리고 상기 유전체 박막 상부에 백금족 원소로 이루어진 상부 전극을 형성함으로써 반도체 장치의 커패시터를 완성한다.
상기 과정에 따라 제조된 커패시터는 각종 전자 소자에 적용할 수 있다. 이러한 전자 소자의 구체적인 예로서, 다이내믹 램(DRAM) 소자, 비휘발성 메모리(FRAM) 등이 있다.
도4a 내지 도 4c는 본 발명의 일실시예에 따른 커패시터를 사용한 메모리 소자의 구조를 나타내는 단면도들이다. 도 4a는 본 발명의 커패시터를 사용한 단일 트렌지스터형 메모리 소자 구조를 나타내는 단면도이고, 도4b는 본 발명의 커패시터를 사용한 1Tr-1C 형 메모리 소자 구조를 나타내는 단면도이고, 도4c는 본 발명의 커패시터를 사용한 1Tr-1C의 COB형 메모리 소자 구조를 나타내는 단면도이다.
도 4a-c에서, 참조번호(40)은 실리콘 기판을, (41)은 활성영역을, (42)는 비활성 영역을, (43)은 하부구조를, (44)는 게이트 전극을, (45)는 폴리실리콘막을, (46)은 하부전극을, (47)은 TiO2버퍼층을, (48)은 SrTiO3유전체 박막을, (50)은 상부전극을, (52)는 커패시터를 각각 나타낸다.
상기 도 4a-c에서 여러 가지 메모리 소자의 실시예들을 나타내었으나 유전체박막을 사용하는 다른 전자소자에도 적용가능함은 당연하다.
이하, 본 발명을 하기 실시예를 들어 설명하기로 하되, 본 발명이 하기 실시예로만 한정되는 것은 아니다.
<실시예 1>
버퍼층 형성용 전구체로서 THF(테트라하이드로퓨란)을 용매로 하여 0.1M Ti(i-OPr)2(tmhd)2을 녹인 용액을 사용하며 산화제로서 O3를 사용하여 약 325℃에서 원자층 증착을 실시하여 루테늄 전극 상부에 TiO2버퍼층을 형성하였다.
상기 버퍼층 상부에 Sr(methd)2와 Ti(i-OPr)2(tmhd)2를 전구체로 하여 400℃에서 O3을 산화제로 사용, 원자층 증착을 실시하여 SrTiO3유전체 박막을 형성하였다.
상기 SrTiO3유전체 박막 상부에 루테늄 전극을 형성하여 커패시터를 완성하였다.
<실시예 2>
버퍼층 형성용 전구체로서, Al(CH3)3를 사용하고, 산화제로서 O3를 사용하여약 400℃에서 원자층 증착을 실시하여 루테늄 전극 상부에 Al2O3버퍼층을 형성한 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 커패시터를 완성하였다.
<실시예 4>
루테늄 전극 상부에 일산화탄소(CO)를 흡착시킨 다음, 이를 수소 가스 분위기하에서 약 400℃에서 처리하여 격자 산소를 생성하였다. 이어서, 실시예 1과 동일한 방법으로 SrTiO3유전체 박막을 형성하였다.
상기 SrTiO3유전체 박막 상부에 루테늄 전극을 형성하여 커패시터를 완성하였다.
상기 실시예 1에 따라 루테늄 박막 상부에 형성된 SrTiO3박막을 투과전자현미경을 이용하여 그 적층 단면 구조를 조사하였고, 그 결과는 도 5와 같다.
도 5를 참조하면, SrTiO3박막 하부에 TiO2버퍼층이 형성되어 있고, 이 하부에 루테늄 전극이 순차적으로 형성되어 있는데, 이 때 루테늄 전극의 돌출에 의한 문제점이 해결되었다는 것을 확인할 수 있었다.
상기 실시예 2에 따라 루테늄 박막 상부에 형성된 SrTiO3박막을 주사전자현미경(SEM)을 이용하여 그 표면 상태를 조사하였고, 그 결과는 도 6과 같다.
도 6을 참조하면, buffer층을 사용함으로써 SrTiO3를 증착후에도 Ru의 산화로 인한 돌기나 표면 거칠기의 증가가 이루어지지 않았음을 알 수 있었다.
상기 실시예 3에 따라 제조된 커패시터의 전기적 특성을 조사하였고, 그 결과는 도 7a-b과 같다.
도 7a는 전압에 따른 전류 밀도 변화를 나타낸 것이다. 이를 참조하면, 통상적으로 DRAM의 규격인 10-7A/cm2@1V를 확보할 수 있음을 알 수 있었다. 그리고 도 7b는 바이어스 전압에 따른 tox의 변화를 나타낸 것이다. tox는 유전체의 박막 두께를 SiO2의 두께로 환산한 값으로 그 값이 작을수록 우수한 유전막이라고 할 수 있다. 이를 참조하면, 증착 후 6.8Å을 얻을 수 있었으며 16G 이상의 DRAM에서 요구되는 7Å의 특성을 확보할 수 있음을 알 수 있다.
본 발명의 커패시터는, 유전체 박막 형성시 O3와 같은 강한 산화제를 이용하여 원자층 증착을 실시하여도 하부전극인 루테늄 전극의 산화를 억제할 수 있어서 이로 인한 전극의 변형 및 유전체 박막의 특성 저하를 방지할 수 있다. 따라서, 본 발명의 커패시터는 고집적 메모리에서 요구되는 우수한 전기적 특성을 가진 유전체특성을 확보할 수 있어서 DRAM 등과 같은 전자소자에 유용하게 사용할 수 있다.

Claims (13)

  1. 백금족 원소로 이루어진 상부전극 및 하부전극;
    상기 상부전극 및 하부전극 사이에 형성된 유전체 박막; 및
    상기 하부전극과 유전체 박막 사이에 형성되며, 3족, 4족 또는 13족 금속 산화물로 이루어진 버퍼층을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터.
  2. 제1항에 있어서, 상기 3족, 4족 또는 13족 금속 산화물이 TiO2, Al2O3, Ta2O5, HfO2로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 반도체 장치의 커패시터.
  3. 제1항에 있어서, 상기 유전체 박막이 SrTiO3, BaTiO3, Pb(Zr,Ti)O3로 이루어진 것을 특징으로 하는 반도체 장치의 커패시터.
  4. 제1항에 있어서, 상기 백금족 원소가 루테늄(Ru), 오스뮴(Os), 이리듐(Ir) 및 백금(Pt)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 반도체 장치의 커패시터.
  5. (a-1) 백금족 원소로 이루어진 하부 전극을 형성한 다음, 이 하부전극 상부에 버퍼층 형성용 전구체를 원자층 증착을 실시하여 버퍼층을 형성하는 단계;
    (b-1) 상기 버퍼층 상부에 유전체 박막 형성용 전구체의 원자층 증착을 실시하여 유전체 박막을 형성하는 단계; 및
    (c-1) 상기 유전체 박막 상부에 백금족 원소로 이루어진 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터의 제조방법.
  6. 제5항에 있어서, 상기 (a-1) 단계에서 버퍼층 형성용 전구체가 Ti(i-OPr)2(tmhd)2(여기에서, tmhd는 테트라메틸헵탄디오네이트를 나타내고, i-OPr은 이소프록시를 나타낸다), Al(CH3)3또는 Hf(OBu)4 (n-OBu는 노말부톡사이드를 나타낸다)인 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법.
  7. 제5항에 있어서, 상기 (a-1) 단계의 원자층 증착 온도가 200 내지 500℃인 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법.
  8. 제5항에 있어서, 상기 유전체 박막 형성용 전구체가, Sr(tmdh)2, Sr(methd)2, TiO(tmhd)2및 Ti(i-OPr)2(tmhd)2로 이루어진 군으로부터 선택된 하나 이상을 사용하여 증착하는 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법.
  9. (a-2) 백금족 원소로 이루어진 하부 전극 표면에 일산화탄소(CO)를 흡착시키는 단계;
    (b-2) 상기 결과물을 환원 분위기하에서 처리하여 격자 산소를 생성시키는 단계; 및
    (c-2) 상기 격자 산소를 이용하여 유전체 박막 형성용 전구체의 원자층 증착을 실시하여 유전체 박막을 형성하는 단계; 및
    (d-2) 상기 유전체 박막 상부에 백금족 원소로 이루어진 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법.
  10. 제9항에 있어서, 상기 유전체 박막 형성용 전구체가 상기 유전체 박막 형성용 전구체가, Sr(tmdh)2, Sr(methd)2, TiO(tmhd)2및 Ti(i-OPr)2(tmhd)2로 이루어진 군으로부터 선택된 하나 이상을 사용하여 증착하는 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법.
  11. 제9항에 있어서, 상기 (b-2) 단계의 환원 분위기하에서의 처리온도가 100 내지 500℃인 것을 특징으로 하는 반도체 장치의 캐퍼시터의 형성방법.
  12. 제1항 내지 제4항중 어느 한 항에 따른 반도체 장치의 커패시터를 채용하고 있는 것을 특징으로 하는 전자 소자.
  13. 제12항에 있어서, 다이내믹 램 (DRAM) 소자 또는 비휘발성 메모리(FRAM)인 것을 특징으로 하는 전자 소자.
KR10-2002-0010982A 2002-02-28 2002-02-28 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자 KR100455287B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR10-2002-0010982A KR100455287B1 (ko) 2002-02-28 2002-02-28 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
EP02257345A EP1341217A3 (en) 2002-02-28 2002-10-23 Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
EP07114231A EP1855310A3 (en) 2002-02-28 2002-10-23 Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
CNB021471622A CN1292479C (zh) 2002-02-28 2002-10-24 半导体器件用电容器、其制造方法及采用它的电子器件
CNA2006101531766A CN101009217A (zh) 2002-02-28 2002-10-24 制造电容器的方法
US10/370,625 US20030160276A1 (en) 2002-02-28 2003-02-24 Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
JP2003053123A JP4094970B2 (ja) 2002-02-28 2003-02-28 半導体デバイス用のキャパシタの製造方法及びこのキャパシタを用いる電子デバイス
US10/930,953 US7105401B2 (en) 2002-02-28 2004-09-01 Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
US11/514,248 US20060289921A1 (en) 2002-02-28 2006-09-01 Method of manufacturing a capacitor for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0010982A KR100455287B1 (ko) 2002-02-28 2002-02-28 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자

Publications (2)

Publication Number Publication Date
KR20030071328A true KR20030071328A (ko) 2003-09-03
KR100455287B1 KR100455287B1 (ko) 2004-11-06

Family

ID=27725829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0010982A KR100455287B1 (ko) 2002-02-28 2002-02-28 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자

Country Status (5)

Country Link
US (3) US20030160276A1 (ko)
EP (2) EP1341217A3 (ko)
JP (1) JP4094970B2 (ko)
KR (1) KR100455287B1 (ko)
CN (2) CN1292479C (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468852B1 (ko) 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
DE10341564B4 (de) * 2003-09-09 2007-11-22 Infineon Technologies Ag Kondensatoranordnung und Verfahren zur Herstellung derselben
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
JP4953580B2 (ja) * 2005-03-03 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
KR100840783B1 (ko) * 2006-08-21 2008-06-23 삼성전자주식회사 전구체 기화 방법 및 장치, 및 이를 이용한 유전막 형성방법
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
US7939442B2 (en) * 2009-04-10 2011-05-10 Micron Technology, Inc. Strontium ruthenium oxide interface
WO2015118902A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ
KR101893000B1 (ko) 2017-03-09 2018-08-29 성균관대학교 산학협력단 Chloride계 전자방출 물질 및 이의 제조방법
US10411017B2 (en) * 2017-08-31 2019-09-10 Micron Technology, Inc. Multi-component conductive structures for semiconductor devices
CN111668023B (zh) * 2020-05-13 2021-10-08 肇庆市华师大光电产业研究院 一种铪铝氧薄膜的制备方法及其应用
CN112080732B (zh) * 2020-07-29 2021-12-28 西安交通大学 一种硅集成的bt-bmz薄膜、电容器及其制造方法
KR20240046967A (ko) 2022-10-04 2024-04-12 고려대학교 산학협력단 높은 일함수 산화물반도체 중간층을 이용한 낮은 누설전류 및 높은 전기용량의 커패시터 제작 방법 및 이에 의해 제조된 커패시터

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285048B1 (en) * 1991-12-13 2001-09-04 Symetrix Corporation Barium strontium titanate integrated circuit capacitors and process for making the same
US5338951A (en) * 1991-11-06 1994-08-16 Ramtron International Corporation Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices
JP3182889B2 (ja) * 1992-06-25 2001-07-03 セイコーエプソン株式会社 強誘電体装置
US5395522A (en) * 1993-02-23 1995-03-07 Anatel Corporation Apparatus for removal of organic material from water
JPH10182291A (ja) * 1996-12-20 1998-07-07 Sharp Corp 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
KR19990080412A (ko) * 1998-04-16 1999-11-05 윤종용 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
JP2000349254A (ja) * 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法
US6144069A (en) * 1999-08-03 2000-11-07 United Microelectronics Corp. LDMOS transistor
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
KR100415516B1 (ko) * 2000-06-28 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6777565B2 (en) * 2000-06-29 2004-08-17 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
KR100663341B1 (ko) * 2000-08-11 2007-01-02 삼성전자주식회사 원자층 증착 캐패시터 제조방법 및 장치
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
KR100431740B1 (ko) * 2001-09-14 2004-05-17 주식회사 하이닉스반도체 고유전막을 구비한 반도체소자 및 그 제조 방법

Also Published As

Publication number Publication date
EP1341217A3 (en) 2004-11-10
US20030160276A1 (en) 2003-08-28
US7105401B2 (en) 2006-09-12
JP4094970B2 (ja) 2008-06-04
US20050042836A1 (en) 2005-02-24
CN101009217A (zh) 2007-08-01
KR100455287B1 (ko) 2004-11-06
CN1292479C (zh) 2006-12-27
US20060289921A1 (en) 2006-12-28
EP1855310A2 (en) 2007-11-14
EP1341217A2 (en) 2003-09-03
CN1441496A (zh) 2003-09-10
JP2004006678A (ja) 2004-01-08
EP1855310A3 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100450681B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
US20060289921A1 (en) Method of manufacturing a capacitor for semiconductor device
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
JP4399521B2 (ja) キャパシタ、キャパシタ用電極、集積回路キャパシタ、及びそれらの製造方法
KR101123433B1 (ko) 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
KR20020063525A (ko) 반도체 장치의 제조 방법
KR100360413B1 (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
JP4031552B2 (ja) 半導体装置の膜形成方法
US8659869B2 (en) Method for forming rutile titanium oxide and the stacking structure thereof
KR101932588B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR100780953B1 (ko) 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법
US6683001B2 (en) Method for manufacturing a semiconductor device whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed
KR100653709B1 (ko) 엠아이엠 커패시터의 형성방법들 및 그에 의해 제조된엠아이엠 커패시터들
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR20050029339A (ko) 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR20030010852A (ko) 반도체 장치의 제조 방법
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
JP2003243536A (ja) 半導体装置及びその製造方法
KR20090120946A (ko) 반도체 소자의 커패시터 형성방법
JP2000323678A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080918

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee