CN111463285A - P型fet及其制造方法 - Google Patents

P型fet及其制造方法 Download PDF

Info

Publication number
CN111463285A
CN111463285A CN202010277149.XA CN202010277149A CN111463285A CN 111463285 A CN111463285 A CN 111463285A CN 202010277149 A CN202010277149 A CN 202010277149A CN 111463285 A CN111463285 A CN 111463285A
Authority
CN
China
Prior art keywords
region
halo
sub
implantation
lightly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010277149.XA
Other languages
English (en)
Other versions
CN111463285B (zh
Inventor
白文琦
王世铭
黄志森
胡展源
李昆鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010277149.XA priority Critical patent/CN111463285B/zh
Publication of CN111463285A publication Critical patent/CN111463285A/zh
Application granted granted Critical
Publication of CN111463285B publication Critical patent/CN111463285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Abstract

本发明公开了一种P型FET，晕环注入区包括具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区；第一晕环注入子区的结深大于轻掺杂漏区的结深但是小于漏区的结深，第一晕环注入子区横向延伸到对应的轻掺杂漏区的侧面外的沟道区中，第一晕环注入子区将轻掺杂漏区的底部表面和侧面包覆；第二晕环注入子区的结深大于第一晕环注入区的结深，第二晕环注入子区位于轻掺杂漏区的侧面内侧且位于轻掺杂漏区的底部，第二晕环注入子区将对应的源区或漏区的位于轻掺杂漏区底部的侧面包覆。本发明还公开了一种P型FET的制造方法。本发明能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电。

Description

P型FET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种P型FET。本发明还涉及一种P型FET的制造方法。
背景技术
随着半导体器件的尺寸不断微缩，器件短沟道效应越来越明显，导致器件的漏电越来越难以调控。尤其是当工艺节点进入纳米尺度，器件的阈值电压(Vt)下滚(roll-off)强烈，致使亚阈值漏电难以控制。尽管提高晕环(halo)离子注入(implant)的植入量可以一定程度上缓解亚阈值漏电问题，但植入量较高时又会引入新的P-N结(junction)漏电高的问题，致使极低漏电组件的开发遇到严重阻碍。
如图1所示，是现有P型FET的结构示意图；现有P型FET包括栅极结构、侧墙107、P型的轻掺杂漏区105、源区108、漏区109和晕环注入区106。
所述栅极结构形成在半导体衬底101表面上。在所述半导体衬底101上还形成有场氧102，所述场氧102隔离出有源区。
通常，在所述半导体衬底101上形成有N型阱，所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上，N型掺杂的沟道区由位于所述轻掺杂漏区105之间以及所述源区108和漏区109之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
所述栅极结构包括依次叠加的栅介质层103和栅极导电材料层104。通常，所述栅介质层103为二氧化硅或高介电常数材料；所述栅极导电材料层104为多晶硅栅或者金属栅。
所述轻掺杂漏区105自对准形成于所述栅极结构两侧的所述半导体衬底101中。
所述侧墙107自对准形成于所述栅极结构的两个侧面上。
P+掺杂的源区108和漏区109形成于所述栅极结构两侧的所述半导体衬底101中且所述源区108和所述漏区109和对应的所述侧墙107的侧面自对准。
所述晕环注入区106位于所述轻掺杂漏区105底部的所述半导体衬底101中且所述晕环注入区106将所述轻掺杂漏区105包覆。
所述晕环注入区106主要是为了防止源漏区对栅极结构底部的沟道区产生穿通的不利影响，从而降低器件的短沟道效应并降低器件的亚阈值漏电。随着器件的尺寸减少，亚阈值漏电越来越难以控制，通过增加所述晕环注入区106的掺杂浓度虽然能降低器件的亚阈值电流，但是晕环注入区106的掺杂浓度增加后会使得晕环注入区106和漏区109之间的PN结的漏电增加，这样，总的漏电依然无法降低，所以，现有器件结构在极低漏电组件开发中遇到严重障碍。
如图2所示，是现有P型FET的制造方法的流程图，图2中仅给出了离子注入工艺对应的流程，可以看出，现有方法主要步骤为：
在栅极结构形成前进行步骤201对应的阱注入以形成P型FET对应的N型阱。
之后进行步骤202对应的晕环离子注入。
之后进行步骤203对应的碳的共同离子注入(C co-implant)。
之后进行步骤204对应的氟的共同离子注入(F co-implant)。C co-implant及Fco-implant主要注入到所述晕环注入区106靠近所述沟道区的地方，抑制短沟道效应，提升器件可靠性，C co-implant及F co-implant的注入区域请参考标记110所示区域。
之后进行步骤205对应的轻掺杂漏注入以形成轻掺杂漏区105。
之后在栅极结构的侧面形成侧墙107。
之后进行步骤206对应的源漏注入以形成源区108和漏区109。
如图3所示，是图1所示器件的漏电流路径示意图；其中，I1表示亚阈值漏电流(sub-threshold leakage)，I2表示源漏穿通漏电流(punch-through leakage)，I3和I4都为PN结的结漏电流。现有器件在降低I1和I2对应的漏电流以及I3和I4对应的漏电流之间存在矛盾即晕环注入区106的掺杂控制要求存在矛盾：当增加晕环注入区106的掺杂浓度时，虽然能降低亚阈值漏电流，但是结漏电流会增加；而当降低晕环注入区106的掺杂浓度时，亚阈值漏电流会增加。这导致现有器件结构无法进一步降低器件的漏电。
发明内容
本发明所要解决的技术问题是提供一种P型FET，能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电。为此，本发明还提供一种P型FET的制造方法。
为解决上述技术问题，本发明提供的P型FET包括栅极结构、侧墙、沟道区、P型的轻掺杂漏区、源区、漏区和晕环注入区。
所述栅极结构形成在半导体衬底表面上。
所述轻掺杂漏区自对准形成于所述栅极结构两侧的所述半导体衬底中。
所述侧墙自对准形成于所述栅极结构的两个侧面上。
P+掺杂的源区和漏区形成于所述栅极结构两侧的所述半导体衬底中且所述源区和所述漏区和对应的所述侧墙的侧面自对准。
所述晕环注入区包括具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区。
所述第一晕环注入子区的结深大于所述轻掺杂漏区的结深但是小于所述漏区的结深，所述第一晕环注入子区横向延伸到对应的所述轻掺杂漏区的侧面外的沟道区中，所述第一晕环注入子区将所述轻掺杂漏区的底部表面和侧面包覆，所述第一晕环注入子区的掺杂浓度和位于所述轻掺杂漏区外侧的宽度作为调节所述亚阈值漏电流的结构参数。
所述第二晕环注入子区的结深大于所述第一晕环注入区的结深，所述第二晕环注入子区位于所述轻掺杂漏区的侧面内侧且位于所述轻掺杂漏区的底部，所述第二晕环注入子区将对应的所述源区或所述漏区的位于所述轻掺杂漏区底部的侧面包覆，所述第二晕环注入子区和所述第一晕环注入区部分交叠，所述第二晕环注入子区的掺杂浓度和所述第二晕环注入子区单独覆盖所述漏区的侧面的深度作为调节所述漏端结漏电流的结构参数。
进一步的改进是，在所述半导体衬底上形成有N型阱，所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上；N型掺杂的所述沟道区由位于所述轻掺杂漏区之间以及所述源区和漏区之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
进一步的改进是，所述栅介质层为二氧化硅或者为高介电常数材料。
进一步的改进是，所述栅极导电材料层为多晶硅栅或者为金属栅。
进一步的改进是，所述晕环注入区通过以所述栅极结构的侧面为自对准边界的大角度离子注入形成，所述晕环注入区的离子注入的注入角度为10°～50°，且所述第一晕环注入子区的离子注入的角度大于所述第二晕环离子注入子区的离子注入的角度。
进一步的改进是，所述晕环注入区的离子注入在所述轻掺杂漏区的离子注入之前或者之后。
所述轻掺杂漏区的离子注入中还包括碳的共同离子注入和氟的共同离子注入。
进一步的改进是，所述第一晕环注入子区的掺杂浓度大于等于所述第二晕环注入子区的掺杂浓度。
为解决上述技术问题，本发明提供的P型FET的制造方法包括如下步骤：
步骤一、在半导体衬底表面上形成栅极结构。
步骤二、进行自对准的晕环离子注入在所述栅极结构两侧的所述半导体衬底中形成晕环注入区。
所述晕环注入区包括具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区。
所述第一晕环注入子区的结深大于后续形成的轻掺杂漏区的结深但是小于后续形成的漏区的结深，所述第一晕环注入子区横向延伸到对应的所述轻掺杂漏区的侧面外的沟道区中，所述第一晕环注入子区将所述轻掺杂漏区的底部表面和侧面包覆，所述第一晕环注入子区的掺杂浓度和位于所述轻掺杂漏区外侧的宽度作为调节所述亚阈值漏电流的结构参数。
所述第二晕环注入子区的结深大于所述第一晕环注入区的结深，所述第二晕环注入子区位于所述轻掺杂漏区的侧面内侧且位于所述轻掺杂漏区的底部，所述第二晕环注入子区将对应的所述源区或所述漏区的位于所述轻掺杂漏区底部的侧面包覆，所述第二晕环注入子区和所述第一晕环注入区部分交叠，所述第二晕环注入子区的掺杂浓度和所述第二晕环注入子区单独覆盖所述漏区的侧面的深度作为调节所述漏端结漏电流的结构参数。
步骤三、进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底中形成轻掺杂漏区。
步骤四、在所述栅极结构的侧面形成侧墙。
步骤五、以所述侧墙的侧面为自对准条件进行P+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底中形成源区和漏区。
进一步改进是，在所述半导体衬底上形成有N型阱，所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上；N型掺杂的所述沟道区由位于所述轻掺杂漏区之间以及所述源区和漏区之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
进一步改进是，所述半导体衬底包括硅衬底。
进一步改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
进一步改进是，所述栅介质层为二氧化硅或者为高介电常数材料。
进一步改进是，步骤一中的所述栅极结构为最终栅极结构；或者，步骤一中的所述栅极结构为伪栅极结构，在后续工艺中，还包括进行栅替换工艺将所述伪栅极结构的多晶硅栅替换为金属栅并形成最终栅极结构。
进一步改进是，所述晕环离子注入为大角度离子注入，注入角度为10°～50°。
进一步改进是，所述第一晕环注入子区采用第一次晕环离子注入形成，所述第二晕环注入子区采用第二次晕环离子注入形成，所述第一次晕环离子注入的角度大于所述第二次晕环离子注入的角度。
进一步改进是，步骤二和步骤三的先后顺序能互换。
步骤三的所述轻掺杂漏注入中还包括：
进行碳的共同离子注入和进行氟的共同离子注入。
进一步改进是，所述第一晕环注入子区的掺杂浓度大于等于所述第二晕环注入子区的掺杂浓度。
本发明在现有PFET的基础上，对晕环注入区的结构做了特别的设置，本发明将晕环注入区分成两个独立的功能区块即具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区，本发明通过将第一晕环注入子区主要包围轻掺杂漏区，故能通过调节第一晕环注入子区的结构如掺杂浓度和位于轻掺杂漏区外侧的宽度来调节亚阈值漏电流，由于第一晕环注入子区和P+掺杂的漏区形成的PN结的面积较小，故第一晕环注入子区对PN结的漏电流的影响较小，使得第一晕环注入子区主要决定亚阈值漏电流，故最后能实现亚阈值漏电流的独立调节。
本发明通过第二晕环注入子区的设置能实现第二晕环注入子区和漏区较大的接触面积，从而使得PN结的漏电流主要由第二晕环注入子区决定；另外，由于第二晕环注入子区位于所述轻掺杂漏区的侧面内侧且位于轻掺杂漏区的底部，使得第二晕环注入子区离实际的导电沟道较远，使得第二晕环注入子区对亚阈值漏电流的影响较小，故最后能通过第二晕环注入子区的结构参数如掺杂浓度以及和漏区的接触面积来独立调节PN结的漏电流即结漏电流，实现结漏电流的独立调节。
由上可知，本发明消除了现有PFET器件亚阈值漏电流和结漏电流对晕环注入区的掺杂浓度要求相矛盾的缺陷，最后能同时降低亚阈值漏电流和结漏电流，从而能实现极低漏电，极低漏电的P型FET在超低功耗方面具有很大应用前景及商业价值。
另外，本发明P型FET的晕环注入区仅需对晕环离子注入工艺参数如注入角度和注入剂量进行相应的设置即可实现，不需要增加额外的光罩，无需改变制程，所以本发明还具有工艺简单、工艺成本低且和现有工艺直接兼容的优点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有P型FET的结构示意图；
图2是现有P型FET的制造方法的流程图；
图3是图1所示器件的漏电流路径示意图；
图4是本发明实施例P型FET的结构示意图；
图5是本发明实施例P型FET的制造方法的流程图；
图6是本发明实施例和现有P型FET的不同开启电流对应的总漏电流的分布图。
具体实施方式
如图4所示，是本发明实施例P型FET的结构示意图；本发明实施例P型FET包括栅极结构、侧墙7、沟道区、P型的轻掺杂漏区5、源区8、漏区9和晕环注入区6。
所述栅极结构形成在半导体衬底1表面上。在所述半导体衬底1上还形成有场氧2，所述场氧2隔离出有源区。
在所述半导体衬底1上形成有N型阱，所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上；N型掺杂的所述沟道区由位于所述轻掺杂漏区5之间以及所述源区8和漏区9之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
所述半导体衬底1包括硅衬底。
所述栅极结构包括依次叠加的栅介质层3和栅极导电材料层4。本发明实施例中，所述栅介质层3为二氧化硅；所述栅极导电材料层4为多晶硅栅。在其他实施例中，也能为：所述栅介质层3为高介电常数材料；所述栅极导电材料层4为金属栅。
所述轻掺杂漏区5自对准形成于所述栅极结构两侧的所述半导体衬底1中。
所述侧墙7自对准形成于所述栅极结构的两个侧面上。
P+掺杂的源区8和漏区9形成于所述栅极结构两侧的所述半导体衬底1中且所述源区8和所述漏区9和对应的所述侧墙7的侧面自对准。
所述晕环注入区6包括具有独立调节亚阈值漏电流的第一晕环注入子区6a和具有独立调节漏端结漏电流的第二晕环注入子区6b。
所述第一晕环注入子区6a的结深大于所述轻掺杂漏区5的结深但是小于所述漏区9的结深，所述第一晕环注入子区6a横向延伸到对应的所述轻掺杂漏区5的侧面外的沟道区中，所述第一晕环注入子区6a将所述轻掺杂漏区5的底部表面和侧面包覆，所述第一晕环注入子区6a的掺杂浓度和位于所述轻掺杂漏区5外侧的宽度作为调节所述亚阈值漏电流的结构参数。
所述第二晕环注入子区6b的结深大于所述第一晕环注入区6的结深，所述第二晕环注入子区6b位于所述轻掺杂漏区5的侧面内侧且位于所述轻掺杂漏区5的底部，所述第二晕环注入子区6b将对应的所述源区8或所述漏区9的位于所述轻掺杂漏区5底部的侧面包覆，所述第二晕环注入子区6b和所述第一晕环注入区6部分交叠，所述第二晕环注入子区6b的掺杂浓度和所述第二晕环注入子区6b单独覆盖所述漏区9的侧面的深度作为调节所述漏端结漏电流的结构参数。
本发明实施例中，所述晕环注入区6通过以所述栅极结构的侧面为自对准边界的大角度离子注入形成，所述晕环注入区6的离子注入的注入角度为10°～50°，且所述第一晕环注入子区6a的离子注入的角度大于所述第二晕环离子注入子区的离子注入的角度。所述第一晕环注入子区6a的掺杂浓度大于等于所述第二晕环注入子区6b的掺杂浓度。
所述晕环注入区6的离子注入在所述轻掺杂漏区5的离子注入之前或者之后。
所述轻掺杂漏区5的离子注入中还包括碳的共同离子注入和氟的共同离子注入。碳的共同离子注入和氟的共同离子注入主要注入到所述晕环注入区6靠近所述沟道区的地方，抑制短沟道效应，提升器件可靠性。
本发明实施例在现有PFET的基础上，对晕环注入区6的结构做了特别的设置，本发明实施例将晕环注入区6分成两个独立的功能区块即具有独立调节亚阈值漏电流的第一晕环注入子区6a和具有独立调节漏端结漏电流的第二晕环注入子区6b，本发明实施例通过将第一晕环注入子区6a主要包围轻掺杂漏区5，故能通过调节第一晕环注入子区6a的结构如掺杂浓度和位于轻掺杂漏区5外侧的宽度来调节亚阈值漏电流，由于第一晕环注入子区6a和P+掺杂的漏区9形成的PN结的面积较小，故第一晕环注入子区6a对PN结的漏电流的影响较小，使得第一晕环注入子区6a主要决定亚阈值漏电流，故最后能实现亚阈值漏电流的独立调节。
本发明实施例通过第二晕环注入子区6b的设置能实现第二晕环注入子区6b和漏区9较大的接触面积，从而使得PN结的漏电流主要由第二晕环注入子区6b决定；另外，由于第二晕环注入子区6b位于所述轻掺杂漏区5的侧面内侧且位于轻掺杂漏区5的底部，使得第二晕环注入子区6b离实际的导电沟道较远，使得第二晕环注入子区6b对亚阈值漏电流的影响较小，故最后能通过第二晕环注入子区6b的结构参数如掺杂浓度以及和漏区9的接触面积来独立调节PN结的漏电流即结漏电流，实现结漏电流的独立调节。
由上可知，本发明实施例消除了现有PFET器件亚阈值漏电流和结漏电流对晕环注入区6的掺杂浓度要求相矛盾的缺陷，最后能同时降低亚阈值漏电流和结漏电流，从而能实现极低漏电，极低漏电的P型FET在超低功耗方面具有很大应用前景及商业价值。
另外，本发明实施例P型FET的晕环注入区6仅需对晕环离子注入工艺参数如注入角度和注入剂量进行相应的设置即可实现，不需要增加额外的光罩，所以本发明实施例还具有工艺简单、工艺成本低且和现有工艺直接兼容的优点。
进行仿真和实验能对本发明实施例器件和现有器件的漏电进行比较：
如图6所示，是本发明实施例和现有P型FET的不同开启电流对应的总漏电流的分布图；图6中，横坐标表示器件对应的不同大小的开启电流即Ids，纵坐标表示和各开启电流对应的总漏电流即Ioff，标记401对应的各种线头较淡的圆圈对应于现有器件的各Ioff值的分布点；标记402对应的各种线头较深的圆圈对应于本发明实施例器件的各Ioff值的分布点；可以看出，本发明实施例器件的Ioff得到了明显下降，下降约70％。
如图5所示，是本发明实施例P型FET的制造方法的流程图；本发明实施例P型FET的制造方法包括如下步骤：
步骤一、在半导体衬底1表面上形成栅极结构。
本发明实施例方法中，在所述半导体衬底1上形成有N型阱，也即在形成所述栅极结构之前还包括进行阱注入形成N型阱的步骤，阱注入对应图5中标记301所示步骤。
所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上。
所述半导体衬底1包括硅衬底。在所述半导体衬底1上还形成有场氧2，所述场氧2隔离出有源区。N型掺杂的沟道区由位于后续形成的轻掺杂漏区5之间以及源区8和漏区9之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
所述栅极结构包括依次叠加的栅介质层3和多晶硅栅。
所述栅介质层3为二氧化硅。在其他实施例方法中也能为：所述栅介质层3为高介电常数材料。
步骤二、进行自对准的晕环离子注入在所述栅极结构两侧的所述半导体衬底1中形成晕环注入区6。
所述晕环注入区6包括具有独立调节亚阈值漏电流的第一晕环注入子区6a和具有独立调节漏端结漏电流的第二晕环注入子区6b。
所述第一晕环注入子区6a的结深大于后续形成的轻掺杂漏区5的结深但是小于后续形成的漏区9的结深，所述第一晕环注入子区6a横向延伸到对应的所述轻掺杂漏区5的侧面外的沟道区中，所述第一晕环注入子区6a将所述轻掺杂漏区5的底部表面和侧面包覆，所述第一晕环注入子区6a的掺杂浓度和位于所述轻掺杂漏区5外侧的宽度作为调节所述亚阈值漏电流的结构参数。
所述第二晕环注入子区6b的结深大于所述第一晕环注入区6的结深，所述第二晕环注入子区6b位于所述轻掺杂漏区5的侧面内侧且位于所述轻掺杂漏区5的底部，所述第二晕环注入子区6b将对应的所述源区8或所述漏区9的位于所述轻掺杂漏区5底部的侧面包覆，所述第二晕环注入子区6b和所述第一晕环注入区6部分交叠，所述第二晕环注入子区6b的掺杂浓度和所述第二晕环注入子区6b单独覆盖所述漏区9的侧面的深度作为调节所述漏端结漏电流的结构参数。
本发明实施例中，所述晕环离子注入为大角度离子注入，注入角度为10°～50°。
较佳为，所述第一晕环注入子区6a采用第一次晕环离子注入形成，所述第二晕环注入子区6b采用第二次晕环离子注入形成，所述第一次晕环离子注入的角度大于所述第二次晕环离子注入的角度。所述第一次晕环离子注入对应图5中标记302a所示步骤，所述第二次晕环离子注入对应图5中标记302b所示步骤。
所述第一晕环注入子区6a的掺杂浓度大于等于所述第二晕环注入子区6b的掺杂浓度。
步骤三、进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底1中形成轻掺杂漏区5。
步骤二和步骤三的先后顺序能互换。
所述轻掺杂漏注入中还包括：
进行碳的共同离子注入和进行氟的共同离子注入。
所述碳的共同离子注入对应图5中标记303所示步骤；
所述氟的共同离子注入对应图5中标记304所示步骤；
所述轻掺杂漏注入对应图5中标记305所示步骤。
步骤四、在所述栅极结构的侧面形成侧墙7。
步骤五、以所述侧墙7的侧面为自对准条件进行P+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底1中形成源区8和漏区9。所述源漏注入对应图5中标记306所示步骤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (19)

1.一种P型FET，其特征在于：P型FET包括栅极结构、侧墙、沟道区、P型的轻掺杂漏区、源区、漏区和晕环注入区；
所述栅极结构形成在半导体衬底表面上；
所述轻掺杂漏区自对准形成于所述栅极结构两侧的所述半导体衬底中；
所述侧墙自对准形成于所述栅极结构的两个侧面上；
P+掺杂的源区和漏区形成于所述栅极结构两侧的所述半导体衬底中且所述源区和所述漏区和对应的所述侧墙的侧面自对准；
所述晕环注入区包括具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区；
所述第一晕环注入子区的结深大于所述轻掺杂漏区的结深但是小于所述漏区的结深，所述第一晕环注入子区横向延伸到对应的所述轻掺杂漏区的侧面外的沟道区中，所述第一晕环注入子区将所述轻掺杂漏区的底部表面和侧面包覆，所述第一晕环注入子区的掺杂浓度和位于所述轻掺杂漏区外侧的宽度作为调节所述亚阈值漏电流的结构参数；
所述第二晕环注入子区的结深大于所述第一晕环注入区的结深，所述第二晕环注入子区位于所述轻掺杂漏区的侧面内侧且位于所述轻掺杂漏区的底部，所述第二晕环注入子区将对应的所述源区或所述漏区的位于所述轻掺杂漏区底部的侧面包覆，所述第二晕环注入子区和所述第一晕环注入区部分交叠，所述第二晕环注入子区的掺杂浓度和所述第二晕环注入子区单独覆盖所述漏区的侧面的深度作为调节所述漏端结漏电流的结构参数。
2.如权利要求1所述的P型FET，其特征在于：在所述半导体衬底上形成有N型阱，所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上；N型掺杂的所述沟道区由位于所述轻掺杂漏区之间以及所述源区和漏区之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
3.如权利要求2所述的P型FET，其特征在于：所述半导体衬底包括硅衬底。
4.如权利要求1或2或3所述的P型FET，其特征在于：所述栅极结构包括依次叠加的栅介质层和栅极导电材料层。
5.如权利要求4所述的P型FET，其特征在于：所述栅介质层为二氧化硅或者为高介电常数材料。
6.如权利要求4所述的P型FET，其特征在于：所述栅极导电材料层为多晶硅栅或者为金属栅。
7.如权利要求1所述的P型FET，其特征在于：所述晕环注入区通过以所述栅极结构的侧面为自对准边界的大角度离子注入形成，所述晕环注入区的离子注入的注入角度为10°～50°，且所述第一晕环注入子区的离子注入的角度大于所述第二晕环离子注入子区的离子注入的角度。
8.如权利要求7所述的P型FET，其特征在于：所述晕环注入区的离子注入在所述轻掺杂漏区的离子注入之前或者之后；所述轻掺杂漏区的离子注入中还包括碳的共同离子注入和氟的共同离子注入。
9.如权利要求1或7所述的P型FET，其特征在于：所述第一晕环注入子区的掺杂浓度大于等于所述第二晕环注入子区的掺杂浓度。
10.一种P型FET的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面上形成栅极结构；
步骤二、进行自对准的晕环离子注入在所述栅极结构两侧的所述半导体衬底中形成晕环注入区；
所述晕环注入区包括具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区；
所述第一晕环注入子区的结深大于后续形成的轻掺杂漏区的结深但是小于后续形成的漏区的结深，所述第一晕环注入子区横向延伸到对应的所述轻掺杂漏区的侧面外的沟道区中，所述第一晕环注入子区将所述轻掺杂漏区的底部表面和侧面包覆，所述第一晕环注入子区的掺杂浓度和位于所述轻掺杂漏区外侧的宽度作为调节所述亚阈值漏电流的结构参数；
所述第二晕环注入子区的结深大于所述第一晕环注入区的结深，所述第二晕环注入子区位于所述轻掺杂漏区的侧面内侧且位于所述轻掺杂漏区的底部，所述第二晕环注入子区将对应的所述源区或所述漏区的位于所述轻掺杂漏区底部的侧面包覆，所述第二晕环注入子区和所述第一晕环注入区部分交叠，所述第二晕环注入子区的掺杂浓度和所述第二晕环注入子区单独覆盖所述漏区的侧面的深度作为调节所述漏端结漏电流的结构参数；
步骤三、进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底中形成轻掺杂漏区；
步骤四、在所述栅极结构的侧面形成侧墙；
步骤五、以所述侧墙的侧面为自对准条件进行P+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底中形成源区和漏区。
11.如权利要求10所述的P型FET的制造方法，其特征在于：在所述半导体衬底上形成有N型阱，所述P型FET的形成区域位于所述N型阱的形成区域中，所述栅极结构形成在所述N型阱的表面上；N型掺杂的所述沟道区由位于所述轻掺杂漏区之间以及所述源区和漏区之间且被所述栅极结构覆盖的所述N型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
12.如权利要求11所述的P型FET的制造方法，其特征在于：所述半导体衬底包括硅衬底。
13.如权利要求10或11或12所述的P型FET的制造方法，其特征在于：所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
14.如权利要求13所述的P型FET的制造方法，其特征在于：所述栅介质层为二氧化硅或者为高介电常数材料。
15.如权利要求13所述的P型FET的制造方法，其特征在于：步骤一中的所述栅极结构为最终栅极结构；或者，步骤一中的所述栅极结构为伪栅极结构，在后续工艺中，还包括进行栅替换工艺将所述伪栅极结构的多晶硅栅替换为金属栅并形成最终栅极结构。
16.如权利要求10所述的P型FET的制造方法，其特征在于：所述晕环离子注入为大角度离子注入，注入角度为10°～50°。
17.如权利要求10所述的P型FET的制造方法，其特征在于：所述第一晕环注入子区采用第一次晕环离子注入形成，所述第二晕环注入子区采用第二次晕环离子注入形成，所述第一次晕环离子注入的角度大于所述第二次晕环离子注入的角度。
18.如权利要求10或16或17所述的P型FET的制造方法，其特征在于：步骤二和步骤三的先后顺序能互换；
步骤三的所述轻掺杂漏注入中还包括：
进行碳的共同离子注入和进行氟的共同离子注入。
19.如权利要求10或16或17所述的P型FET，其特征在于：所述第一晕环注入子区的掺杂浓度大于等于所述第二晕环注入子区的掺杂浓度。
CN202010277149.XA 2020-04-10 2020-04-10 P型fet及其制造方法 Active CN111463285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010277149.XA CN111463285B (zh) 2020-04-10 2020-04-10 P型fet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010277149.XA CN111463285B (zh) 2020-04-10 2020-04-10 P型fet及其制造方法

Publications (2)

Publication Number Publication Date
CN111463285A true CN111463285A (zh) 2020-07-28
CN111463285B CN111463285B (zh) 2023-06-09

Family

ID=71678974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010277149.XA Active CN111463285B (zh) 2020-04-10 2020-04-10 P型fet及其制造方法

Country Status (1)

Country Link
CN (1) CN111463285B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670965A (zh) * 2004-03-18 2005-09-21 因芬尼昂技术股份公司 源极及漏极中聚含掺质金属的晶体管
CN102569077A (zh) * 2010-12-15 2012-07-11 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的源/漏区的方法
CN104078360A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN105702582A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106206719A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670965A (zh) * 2004-03-18 2005-09-21 因芬尼昂技术股份公司 源极及漏极中聚含掺质金属的晶体管
US20050205896A1 (en) * 2004-03-18 2005-09-22 Hong-Jyh Li Transistor with dopant-bearing metal in source and drain
CN102569077A (zh) * 2010-12-15 2012-07-11 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的源/漏区的方法
CN104078360A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN105702582A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106206719A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法

Also Published As

Publication number Publication date
CN111463285B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
US20080038891A1 (en) HIGH VOLTAGE MOSFET HAVING Si/SiGe HETEROJUNCTION STRUCTURE AND METHOD OF MANUFACTURING THE SAME
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
CN109830538B (zh) Ldmos器件及其制造方法
CN111463284B (zh) N型fet及其制造方法
US20080157198A1 (en) High-voltage semiconductor device and method of manufacturing thereof
KR20080113765A (ko) 반도체 소자 및 그 제조방법
CN111463285B (zh) P型fet及其制造方法
CN111554579B (zh) 开关ldmos器件及其制造方法
CN112038404A (zh) 改善nmosfet热载流子效应的方法及nmosfet器件
KR100390907B1 (ko) 반도체 소자의 제조방법
US7453121B2 (en) Body contact formation in partially depleted silicon on insulator device
CN111463286B (zh) N管io组件及其制造方法
CN102693904B (zh) 一种减小i/o mos器件hci效应的方法
KR100574357B1 (ko) 벌크 펀치쓰루우를 억제하기 위한 모스 트랜지스터
KR19980079311A (ko) 반도체 장치 및 그 제조 방법
CN117672954A (zh) 半导体结构及其形成方法
CN117672955A (zh) 半导体结构及其形成方法
KR100525911B1 (ko) 반도체 소자의 고전압 트랜지스터 제조 방법
KR101025923B1 (ko) 셀프 얼라인드 매몰 ｌｄｄ 확장형 고전압 트랜지스터 및그 제조 방법
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
CN113555362A (zh) Cmos器件及工艺方法
KR100252842B1 (ko) 반도체 소자 및 그 제조방법
KR100247812B1 (ko) 반도체 장치의 제조방법
KR100224664B1 (ko) 실리콘-온-인슐레이터 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant