KR970004000A - 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 - Google Patents
승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR970004000A KR970004000A KR1019950019030A KR19950019030A KR970004000A KR 970004000 A KR970004000 A KR 970004000A KR 1019950019030 A KR1019950019030 A KR 1019950019030A KR 19950019030 A KR19950019030 A KR 19950019030A KR 970004000 A KR970004000 A KR 970004000A
- Authority
- KR
- South Korea
- Prior art keywords
- stepped portion
- semiconductor device
- mos capacitor
- gate electrode
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법이 개시되어 있다.모스 커패시터가 형성될 영역에 소정의 단차부를 갖는 반도체기판 상에, 상기 반도체기판의 단차부를 실리콘 노드로 사용하고 그 위에 게이트유전막 및 게이트전극이 적층된 구조의 모스 커패시터가 형성된다. 상기 단차부를 제외한 기판 상에는, 게이트유전막을 개재하여 형성된 게이트전극 및 상기 게이트전극을 사이에 두고 형성된 소오스/드레인으로 이루어진 트랜지스터가 형성된다. 상기 단차부는 리세스부 또는 하나 이상의 요철부로 형성될 수 있다. 칩 면적을 줄이면서 모스 커패시터의 유효면적을 증대시킬 수 있으며, 트랜지스터의 채널영역과 모스 커패시터의 실리콘 노드의 도우핑 레벨을 차별화시켜서 모스 커패시터의 Cmin/Cmax 비율의 차이를 최소화할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 의한 반도체장치의 단면도, 제3도는 본 발명의 제2실시예에 의한 반도체장치의 단면도.
Claims (12)
- 소정의 단차부를 갖는 반도체기판; 상기 반도체기판의 단차부를 실리콘 노드로 사용하고, 그 위에 게이트유전막 및 게이트전극이 적층되어 형성된 모스 커패시터; 및 상기 단차부를 제외한 기판 상에 게이트유전막을 개재하여 형성된 게이트전극 및 상기 게이트전극을 사이에 두고 형성된 소오스/드레인으로 이루어진 트랜지스터를 구비하는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 반도체기판의 단차부는 리세스부인 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 리세스부의 깊이는 4000~6000Å 정도인 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 반도체기판의 단차부는 하나 이상의 요철부인 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 모스 커패시터의 실리콘 노드로 사용되는 상기 기판의 단차부와 상기 트랜지스터의 소오스/드레인 사이의 기판 표면의 도우핑 레벨이 서로 다른 것을 특징으로 하는 반도체장치.
- 제1도전형의 반도체기판 상에 소자분리막을 형성하여 활성영역과 분리영역을 정의하는 단계; 마스크 패턴을 이용하여 모스 커패시터가 형성될 활성영역의 반도체기판을 식각하여 단차부를 형성하는 단계; 상기 마스크패턴을 이용하여 상기 단차부의 표면에 제1도전형의 불순물을 이온주입하는 단계; 상기 마스크 패턴을 제거하고, 결과물 상에 게이트유전막 및 게이트전극을 차례로 적층함으로써, 실리콘 노드로 사용되는 상기 기판의 단차부, 게이트유전막 및 게이트전극으로 이루어진 모스 커패시터를 형성하는 단계; 및 트랜지스터의 소오스/드레인 형성을 위해 제2도전형의 불순물을 이온주입함으로써, 상기 단차부를 제외한 기판 상에 상기 게이트유전막, 게이트전극 및 소오스/드레인으로 이루어진 트랜지스터를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 단차부는 리세스부로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제7항에 있어서, 상기 리세스부의 깊이는 4000~6000Å 정도인 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 단차부는 하나 이상의 요철부로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제9항에 있어서, 상기 하나 이상의 요철부는, 마스크 패턴이 가능한 수준의 라인과 스페이스로서 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제9항에 있어서, 상기 하나 이상의 요철부는 필라 형태로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제1도전형의 불순물은, 모스 커패시터의 게이트전극 바이어스에 따라 공핍에 의한 커패시턴스의 감소가 최소가 되는 조건으로 이온주입하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019030A KR0175007B1 (ko) | 1995-06-30 | 1995-06-30 | 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019030A KR0175007B1 (ko) | 1995-06-30 | 1995-06-30 | 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970004000A true KR970004000A (ko) | 1997-01-29 |
KR0175007B1 KR0175007B1 (ko) | 1999-02-01 |
Family
ID=19419426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950019030A KR0175007B1 (ko) | 1995-06-30 | 1995-06-30 | 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175007B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100357552B1 (ko) * | 1999-12-28 | 2002-10-19 | 현대자동차주식회사 | 자동차의 전후진 감지장치 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100451515B1 (ko) * | 2002-06-28 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
KR100449252B1 (ko) * | 2002-07-15 | 2004-09-18 | 주식회사 하이닉스반도체 | 디램 메모리 셀의 제조방법 |
KR100895637B1 (ko) * | 2002-07-16 | 2009-05-07 | 매그나칩 반도체 유한회사 | 평판형 모스 캐패시터를 갖는 반도체 메모리 장치의 제조방법 |
KR100468771B1 (ko) * | 2002-10-10 | 2005-01-29 | 삼성전자주식회사 | 모스 트랜지스터의 제조방법 |
KR101010945B1 (ko) | 2008-06-30 | 2011-01-25 | 주식회사 하이닉스반도체 | 펌핑 모스 커패시터 |
KR102538649B1 (ko) | 2020-12-15 | 2023-06-02 | 주식회사 포커스에이치엔에스 | 탑승자 인증 기반 주차관리 방법 및 장치 |
-
1995
- 1995-06-30 KR KR1019950019030A patent/KR0175007B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100357552B1 (ko) * | 1999-12-28 | 2002-10-19 | 현대자동차주식회사 | 자동차의 전후진 감지장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0175007B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950021547A (ko) | 반도체 장치 및 그의 제조방법 | |
KR100233975B1 (ko) | Mos 용량을 구비하는 반도체장치 및 그 제조방법 | |
KR970004000A (ko) | 승압용 모스 커패시터를 갖는 반도체장치 및 그 제조방법 | |
KR910013571A (ko) | 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법 | |
KR950034667A (ko) | 반도체 소자 및 그 제조방법 | |
US6621111B2 (en) | Capacitor structure of semiconductor device and method for forming the same | |
KR0161737B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
KR960026848A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR100303356B1 (ko) | 더블 게이트 구조를 갖는 에스오아이 소자 및 그 제조방법 | |
KR970054196A (ko) | 반도체 소자 및 그의 제조방법 | |
JPH0214561A (ja) | 半導体装置の製造方法 | |
KR970053843A (ko) | 반도체 장치 및 그 제조방법 | |
KR960009192A (ko) | 디램셀의 제조방법 | |
KR970008499A (ko) | 반도체 메모리장치 제조방법 | |
KR970054067A (ko) | 반도체 소자의 커패시터 제조방법 | |
KR970053807A (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
KR960036064A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
KR960036134A (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
KR950021276A (ko) | 반도체 모스펫(mosfet) 제조방법 | |
KR940018976A (ko) | 반도체 디램셀의 캐패시터 제조방법 | |
KR20040078240A (ko) | 반도체 소자 및 그 제조 방법 | |
KR960026558A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR940010387A (ko) | 반도체 소자 제조방법 | |
KR970024205A (ko) | 반도체 소자의 디램 제조방법 | |
KR960032604A (ko) | 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |