KR960043200A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR960043200A KR960043200A KR1019950011779A KR19950011779A KR960043200A KR 960043200 A KR960043200 A KR 960043200A KR 1019950011779 A KR1019950011779 A KR 1019950011779A KR 19950011779 A KR19950011779 A KR 19950011779A KR 960043200 A KR960043200 A KR 960043200A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- active region
- amorphous silicon
- manufacturing
- silicon layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 7
- 238000000059 patterning Methods 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, DRAM의 셀특성을 향상시키기 위한 스위칭 트랜지스터의 제조방법에 관한 것이다.
본 발명은 반도체기판상에 절연층을 형성하는 공정과, 상기 절연층 위에 비정질실리콘층을 형성하는 공정, 상기 비정질실리콘층을 소정의 활성영역 패턴으로 패터닝하는 공정, 상기 비정질실리콘층을 재결정화시켜 활성영역을 형성하는 공정, 상기 활성영역 상부에 케이트산화막과 게이트전극 형성용 도전층을 차례로 형성하는 공정, 상기 도전층을 소정 패턴으로 패터닝하여 게이트전극을 형성하는 공정, 및 이온주입에 의해 상기 게이트 전극 양단의 활성영역 부위에 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어지는 반도체 메모리장치의 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한DRAM셀 제조방법을 도시한 공정순서도, 제4도는 본 발명에 의한 DRAM셀 단면구조도.
Claims (2)
- 반도체기판상에 절연층을 형성하는 공정과, 상기 절연층 위에 비정질실리콘층을 형성하는 공정, 상기 비정질실리콘층을 소정의 활성영역 패턴으로 패터닝하는 공정, 상기 비정질실리콘층을 재결정화시켜 활성영역을 형성하는 공정, 상기 활성영역 상부에 게이트산화막과 게이트전극 형성용 도전층을 차례로 형성하는 공정, 상기 도전층을 소정 패턴으로 패터닝하여 게이트전극을 형성하는 공정, 및 이온주입에 의해 상기 게이트전극 양단의 활성영역 부위에 소오스 및 드레인영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 비정질실리콘층을 형성하는 공정후에 불순물을 이온주입하는 공정이 더 포함되는것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011779A KR960043200A (ko) | 1995-05-12 | 1995-05-12 | 반도체 메모리장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011779A KR960043200A (ko) | 1995-05-12 | 1995-05-12 | 반도체 메모리장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960043200A true KR960043200A (ko) | 1996-12-23 |
Family
ID=66523518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950011779A KR960043200A (ko) | 1995-05-12 | 1995-05-12 | 반도체 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960043200A (ko) |
-
1995
- 1995-05-12 KR KR1019950011779A patent/KR960043200A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021643A (ko) | 디램셀 제조방법 | |
| KR960043200A (ko) | 반도체 메모리장치의 제조방법 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR960035797A (ko) | 반도체 소자의 콘택형성방법 | |
| KR950024331A (ko) | 반도체 소자 제조방법 | |
| KR960006079A (ko) | 박막트랜지스터 제조 방법 | |
| KR970008499A (ko) | 반도체 메모리장치 제조방법 | |
| KR970030917A (ko) | 박막트랜지스터 제조 방법 | |
| KR970018695A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR960012516A (ko) | 스태틱 랜덤 억세스 메모리 소자 및 그 제조방법 | |
| KR960039361A (ko) | 반도체 메모리 소자 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970003868A (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR970024229A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| KR960043294A (ko) | 박막트랜지스터 제조방법 | |
| KR970054510A (ko) | 박막트랜지스터 제조 방법 | |
| KR970013121A (ko) | 박막 트랜지스터 제조 방법 | |
| KR920007220A (ko) | 박막트랜지스터의 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR970054509A (ko) | 박막트랜지스터 제조 방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR960006056A (ko) | 박막트랜지스터 제조방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR940027199A (ko) | 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |