KR950012704A - 반도체 소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 전하저장전극용 폴리실리콘 상부에 얇은 감광막을 형성한 후 불순물 이온주입공정을 실시하고, 이 이온주입공정으로 경화된 감광막을 과소제거(Unstrip)하여 전하저장전극용 폴리실리콘 상부에 입자화된 감광막 잔류물이 남도록 한다음, 이 감광막 잔류물을 식각마스크로 전하저장전극용 폴리실리콘의 표면에 요철을 형성하여 전하저장전극의 표면적을 증대 시키므로써 제한된 면적내에서 고용량을 얻을 수 있는 캐패시터 제조방법에 관하여 기술된다.

Description

반도체 소자의 캐패시터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2D도는 본 발명에 의한 반도체 소자의 캐패시터를 제조하는 단계를 도시한 단면도.

Claims (3)

1. 반도체 소자의 캐패시터 제조방법에 있어서, 소정의 기판(1)상에 전하저장전극용 폴리실리콘(12)을 형성한 다음, 그 상부에 감광막(13)을 얇게 형성하고, 상기 전하저장전극용 폴리실리콘(12)에 소정의 불순물을 도핑하기 위해 불순물 이온주입공정을 실시하는 단계와, 상기 단계로부터 감광막(13)을 과소 제거하여 상기 저하저장전극용 폴리실리콘(12) 표면에 입자화된 감광막 잔류물(13a)을 형성하는 단계와, 상기 단계로부터 감광막 잔류물(13a)을 식각마스크로하여 노출된 전하저장전극용 폴리실리콘(12)을 비등방성 식각법으로 일정깊이 식각한 후. 상기 감광막 잔류물(13a)을 제거하여 전하전장전극 폴리실리콘(12) 표면에 요철(14)을 형성하는 단계와, 상기 단계로부터 요철이 형성된 폴리실리콘(12)을 사진식각법으로 일부 식각하여 전하저장전극(12a)을 형성한 후, 그 상부에 유전체막(15) 및 플레이트전극(16)을 형성하여 전하저장전극의 표면적이 증대함에 의해 제한된 면적내에서 고용량을 얻을 수 있는 캐패시터(20)를 완성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
2. 제1항에 있어서, 상기 감광막(13)은 3000∼8000Å 두께로 형성하고, 상기 이온주입 공정시 불순물은(P)인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
3. 제1항에 있어서, 상기 불순물 이온주입공정전 또는 후에 감광막(13)을 경화시키기 위해 UV 조사공정단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.