KR970054020A - 캐패시터 제조방법 - Google Patents

캐패시터 제조방법 Download PDF

Info

Publication number
KR970054020A
KR970054020A KR1019950051930A KR19950051930A KR970054020A KR 970054020 A KR970054020 A KR 970054020A KR 1019950051930 A KR1019950051930 A KR 1019950051930A KR 19950051930 A KR19950051930 A KR 19950051930A KR 970054020 A KR970054020 A KR 970054020A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
oxide film
conductive
contact hole
Prior art date
Application number
KR1019950051930A
Other languages
English (en)
Other versions
KR0171098B1 (ko
Inventor
조원주
양원석
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950051930A priority Critical patent/KR0171098B1/ko
Priority to JP8334285A priority patent/JP2728391B2/ja
Priority to US08/769,627 priority patent/US5849619A/en
Publication of KR970054020A publication Critical patent/KR970054020A/ko
Application granted granted Critical
Publication of KR0171098B1 publication Critical patent/KR0171098B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 산소 이온 주입 공정을 이용하여 실린더형 캐패시터 저장전극이 될 전도층을 산화층으로 만든 후 이를 제거하여 저장전극을 형성하므로써 그 선단부를 둥글게 하여 소자의 신뢰성을 향상시킨다. 본 방법은, 기판위에 콘택홀을 가지는 절연막을 형성하는 단계와, 상기 콘택홀과 상기 절연막상에 제1전도층을 형성하는 형성하는 단계와, 상기 콘택홀에 대응하는 영역의 상기 제1전도층상에 임의 층패턴을 형성하는 단계와, 상기 제1전도층과 상기 임의층 패턴상에 제2전도층을 형성하는 단계와, 상기 임의층패턴의 측면의 제2전도층을 제외한 상기 제1, 2전도층에 산소이온을 주입하는 단계와, 열처리 공정을 실시하여 산소이온이 주입된 상기 제1, 2전도층을 산화막으로 변화시키는 단계와, 상기 산화막을 제거하고 상기 제1, 2전도층의 표면에 유전막과 상기 유전막과 상기 유전막상에 제3전도층을 형성하는 단계를 포함하여 이루어진다.

Description

캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제 2 실시예를 설명하는 단면도이다.

Claims (9)

  1. 기판위에 콘택홀을 가지는 절연막을 형성하는 단계와, 상기 콘택홀과 상기 절연막상에 제1전도층을 형성하는 단계와, 상기 콘택홀에 대응하는 영역의 상기 제1전도층상에 임의층패턴을 형성하는 단계와, 상기 제1전도층과 상기 임의층 패턴상에 제2전도층을 형성하는 단계와, 상기 임의층패턴의 측면의 제2전도층을 제외한 상기 제1, 2전도층에 산소이온을 주입하는 단계와, 열처리 공정을 실시하여 산소이온이 주입된 상기 제1, 2전도층을 산화막으로 변화시키는 단계와, 상기 산화막을 제거하고 상기 제1, 2전도층의 표면에 유전막을 형성하고, 상기 유전막상에 제3전도층을 형성하는 단계를 포함하여 이루어지는 것을 특 징으로하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 산소이온주입은 불활성개스 분위기에서 실시하는 것이 특징인 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 제1, 2전도층은 도핑된 폴리실리콘으로 형성하는 것이 특징인 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 임의층패턴은 실리콘산화막을 데포지션하고 사진식각방법으로 실리콘산화막을 식각하여 형성하는 것이 특징인 캐패시터 제조방법.
  5. 기판위에 콘택홀을 가지는 절연막을 형성하는 단계와, 상기 콘택홀과 상기 절연막상에 제1전도층을 형성하는 단계와, 상기 콘택홀에 대응하는 영역의 상기 제1전도층상에 임의층패턴을 형성하는 단계와, 상기 제1전도층과 상기 임의층 패턴상에 제2전도층을 형성하는 단계와, 상기 임의층패턴의 측면에 위치하는 제2전도층의 측벽면에 임시측벽을 형성하는 단계와, 표면에 노출된 제2전도층과 그 하부에 위치하는 제1전도층에 산소이온을 주입하는 단계와, 열처리 공정을 실시하여 산소이온이 주입된 상기 제1, 2전도층을 산화막으로 변화시키는 단계와, 상기 산화막을 제거하고 상기 제1, 2전도층의 표면에 유전막을 형성하고 상기 유전막상에 제3전도층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  6. 제5항에 있어서, 상기 산소이온주입은 불활성개스 분위기에서 실시하는 것이 특징인 캐패시터 제조방법.
  7. 제5항에 있어서, 상기 제1, 2전도층은 도핑된 폴리실리콘으로 형성하는 것이 특징인 캐패시터 제조방법.
  8. 제5항에 있어서, 상기 임의층패턴은 실리콘산화막을 데포지션하고 사진식각방법으로 실리콘산화막을 식각하여 형성하는 것이 특징인 캐패시터 제조방법.
  9. 제5항에 있어서, 상기 제2전도층의 측벽에 부착된 임시측벽은 실리콘산화막을 데포지션한 후 이를 에치백하여 형성하는 것이 특징인 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051930A 1995-12-19 1995-12-19 캐패시터 제조방법 KR0171098B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950051930A KR0171098B1 (ko) 1995-12-19 1995-12-19 캐패시터 제조방법
JP8334285A JP2728391B2 (ja) 1995-12-19 1996-12-13 キャパシタの製造方法
US08/769,627 US5849619A (en) 1995-12-19 1996-12-18 Method for formation of capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051930A KR0171098B1 (ko) 1995-12-19 1995-12-19 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970054020A true KR970054020A (ko) 1997-07-31
KR0171098B1 KR0171098B1 (ko) 1999-02-01

Family

ID=19441363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051930A KR0171098B1 (ko) 1995-12-19 1995-12-19 캐패시터 제조방법

Country Status (3)

Country Link
US (1) US5849619A (ko)
JP (1) JP2728391B2 (ko)
KR (1) KR0171098B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828038B2 (ja) * 1996-06-24 1998-11-25 日本電気株式会社 半導体装置の製造方法
US5972769A (en) * 1996-12-20 1999-10-26 Texas Instruments Incoporated Self-aligned multiple crown storage capacitor and method of formation
US6184152B1 (en) * 1998-01-27 2001-02-06 Integrated Silicon Solution Inc. Method for fabricating stacked capacitor for a dynamic random access memory
US6496352B2 (en) * 1998-06-30 2002-12-17 Texas Instruments Incorporated Post-in-crown capacitor and method of manufacture
TW401641B (en) * 1998-08-14 2000-08-11 Nanya Plastics Corp The manufacture method of cylindrical stack capacitor
JP3805603B2 (ja) * 2000-05-29 2006-08-02 富士通株式会社 半導体装置及びその製造方法
US6358795B1 (en) * 2000-09-13 2002-03-19 Vanguard International Semiconductor Corp. Method of making stacked capacitor in memory device
JP4223189B2 (ja) 2000-12-26 2009-02-12 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429972A (en) * 1994-05-09 1995-07-04 Advanced Micro Devices, Inc. Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric
US5688726A (en) * 1994-08-03 1997-11-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes
US5726086A (en) * 1996-11-18 1998-03-10 Mosel Vitelic Inc. Method of making self-aligned cylindrical capacitor structure of stack DRAMS

Also Published As

Publication number Publication date
JP2728391B2 (ja) 1998-03-18
KR0171098B1 (ko) 1999-02-01
JPH09181278A (ja) 1997-07-11
US5849619A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
KR970054020A (ko) 캐패시터 제조방법
US5547890A (en) DRAM cell with a cradle-type capacitor
KR100277909B1 (ko) 커패시터의 구조 및 제조 방법
KR20010057116A (ko) 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
KR0152175B1 (ko) 반도체 장치의 캐패시터 제조방법
KR950012704A (ko) 반도체 소자의 캐패시터 제조방법
KR920005039Y1 (ko) 이층 전극구조를 가지는 적층축전기 구조
KR100436133B1 (ko) 반도체 소자의 제조방법
KR930009133B1 (ko) 디램 셀의 커패시터 제조방법
KR940010333A (ko) 반도체 메모리장치 및 그 제조방법
KR100252758B1 (ko) 반도체소자의캐패시터제조방법
KR960026868A (ko) 반도체 메모리 장치의 커패시터 형성방법
KR970003675A (ko) 반도체 소자 및 그 제조방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR960002786A (ko) 반도체 소자의 커패시터 제조방법
KR920007092A (ko) 적층캐패시터 구조의 천하저장전극 제조방법
KR950034745A (ko) 반도체소자의 캐패시터 제조방법
KR940010332A (ko) 반도체 메모리장치 및 그 제조방법
KR970077640A (ko) 반도체 소자의 캐패시터 제조방법
KR940016836A (ko) 자기 정렬된 커패시터 콘택트 제조방법
KR20000040328A (ko) 스토리지 전극 형성 방법
KR920001717A (ko) 디램셀의 스택 캐패시터 제조방법
KR950002024A (ko) 캐패시터 제조방법
KR970003954A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee