KR940010332A - 반도체 메모리장치 및 그 제조방법 - Google Patents
반도체 메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940010332A KR940010332A KR1019920019305A KR920019305A KR940010332A KR 940010332 A KR940010332 A KR 940010332A KR 1019920019305 A KR1019920019305 A KR 1019920019305A KR 920019305 A KR920019305 A KR 920019305A KR 940010332 A KR940010332 A KR 940010332A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- buried oxide
- trench
- memory device
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 239000003990 capacitor Substances 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims 21
- 239000004020 conductor Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000003860 storage Methods 0.000 claims 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- -1 oxygen ions Chemical class 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 210000000813 small intestine Anatomy 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 단위면적당 셀커패시턴스를 증가시키고 소자의 전기적 특성을 향상시킬 수 있는 반도체 메모리장치 및 그 제조방법에 관한 것으로, 특히 반도체기판내의 소정위치에 횡방향으로 연장된 모양으로 형성된 매몰산화층, 상기 매몰산화층을 관통하는 모양으로 형성된 매몰산화층, 상기 매몰산화층을 관통하는 모양으로 형성된 트렌치와. 상기 트렌치를 통하여 상기 트렌치에 의해 관통된 부분의 매몰산화층을 부분식각함으로써 형성된 트린치 외벽의 돌기에 형성된 커패시터를 포함하는 것을 특징으로 하는 반도체 메모리장치 및 그 제조방법을 제공한다.
본 발명에 따르면, 단위면적당 셀커패시턴스를 증가시킬 수 있으며, 트렌치의 깊이를 줄이고도 같은 정전용량을 얻을 수 있으므로 공정상 유리하며, 매몰산화층으로 인해 소자분리특성이 향상되는 이점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제13도는 본 발명의 일실시예에 따른 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들,
제14도 내지 제16도는 본 발명의 다른 실시예에 따른 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들.
Claims (11)
- 반도체기판내의 소정위치에 횡방향으로 연장된 모양으로 형성된 매몰산화층, 상기 매몰산화층을 관통하는 모양으로 형성된 트렌치와, 상기 트렌치를 통하여 상기 트렌치에 의해 관통된 부분의 매몰산화층을 부분식각함으로써 상기 트렌치의 외벽에 형성된 돌기에 형성된 커페시터를 포함하는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 매몰산화층은 단층 또는 각각이 서로 다른 깊이에 형성된 다층구조인 것을 특징으로하는 반도체 메모리장치.
- 제1항에 있어서, 상기 트렌치의 외벽에 형성된 돌기는 한 개 또는 그 이상인 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 트렌치의 외벽에 형성된 돌기는 상기 매몰산화층을 파고드는 모양으로 형성된 것을 특징으로 하는 반도체 메모리 장치.
- 반도체기판의 비활성영역에 필드산화막을 형성하는 공정, 상기 반도체기판에 소장의 에너지로 산소가스를 주입한 후 열처리하여 상기 반도체기판내의 소정 깊이에 메몰산화층을 형성하는 공정. 상기 반도체기판을 이방성 식각하며 상기 매몰산화층을 관통하는 트렌치를 형성하는 공정, 상기 트렌치를 통하여 상기 트렌치에 의해 관통된 부분의 매몰산화층을 부분식각 함으로써 공동을 형성하는 공정 상기 트렌치 및 공동에 도전물질을 증착한 후 이방성식각하여 스토리지전극을 형성하는 공정. 결과를 전면에 고유전물질을 도포하여 유전체막을 형성하는 공정, 결과물전면에 도전물질을 증착한 후 이방성식각하여 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제5항에 있어서, 상기 매몰산화층을 한 층 또는 서로 다른 길이에 다층으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제6항에 있어서, 상기 매몰산화층을 다층으로 형성할 경우 각각의 매몰산화층을 형성하기 위한 산소이온주입시 각각의 에너지밴드(energy band)를 다르게 주어 실시하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제5항에 있어서, 상기 매몰산화층은 셀영역 아랫부분보다 필드산화막의 아랫부분에서 얕게 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 매몰산화층은 셀영역 아랫부분보다 필드산화막의 아랫부분에서 얇게 형성되는 것을 특징으르 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 공동은 상기 트렌치를 통하여 상기 매몰산화층을 습식식각함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 공동을 형성하는 공정후 상기 트렌치 및 공동의 내력은 열산화시켜 얇은 절연막을 형성하는 공정, 트랜지스터의 소오스영역과 커패시터의 스토리지전극 사이의 콘택을 형성하기 위하려 상기 절연막을 부분식각하는 공정을 더 추가하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019305A KR100243260B1 (ko) | 1992-10-21 | 1992-10-21 | 반도체 메모리장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019305A KR100243260B1 (ko) | 1992-10-21 | 1992-10-21 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010332A true KR940010332A (ko) | 1994-05-26 |
| KR100243260B1 KR100243260B1 (ko) | 2000-02-01 |
Family
ID=19341474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019305A KR100243260B1 (ko) | 1992-10-21 | 1992-10-21 | 반도체 메모리장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243260B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1271652A3 (en) * | 2001-06-22 | 2004-05-06 | Fujio Masuoka | A semiconductor memory and its production process |
-
1992
- 1992-10-21 KR KR1019920019305A patent/KR100243260B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100243260B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021710A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR910010745A (ko) | 반도체 장치 및 그 제조방법 | |
| SE9904310D0 (sv) | Method in the fahrication of a silicon bipolar transistor | |
| KR940022840A (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
| KR940010332A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970054020A (ko) | 캐패시터 제조방법 | |
| KR100505399B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR950030246A (ko) | 반도체소자의 제조방법 | |
| KR940004823A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960005250B1 (ko) | 캐비티-캐패시터 형성방법 | |
| KR930009133B1 (ko) | 디램 셀의 커패시터 제조방법 | |
| KR940008096A (ko) | 반도체장치의 제조방법 | |
| KR950034745A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054060A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR970067896A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR980006355A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR940008095A (ko) | 반도체메모리장치의 제조방법 | |
| KR970053994A (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR970023709A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
| KR960032745A (ko) | 반도체 메모리 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071101 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |