KR970023709A - 반도체 장치의 캐패시터 제조방법 - Google Patents
반도체 장치의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR970023709A KR970023709A KR1019950034929A KR19950034929A KR970023709A KR 970023709 A KR970023709 A KR 970023709A KR 1019950034929 A KR1019950034929 A KR 1019950034929A KR 19950034929 A KR19950034929 A KR 19950034929A KR 970023709 A KR970023709 A KR 970023709A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- conductive layer
- forming
- conductive
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Abstract
단순한 공정으로 보다 큰 용량의 캐패시터를 제조하는 방법에 대해 기재되어 있다.
이는, 반도체기판 상에 형성된 층간절연층을 식각하여 스토리지전극의 매몰콘택을 형성하는 공정, 결과물 상에, 매몰콘택을 완전히 매립하며 층간절연층의 표면으로부터 일정 두께를 갖도록 제1도전층을 형성하는 공정, 제1도전층 상에, 매몰콘택부위에 개구부를 갖는 제1절연층을 형성하는 공정, 결과물 상에, 개구부를 매립하며, 제1절연층의 표면으로부터 일정두께를 갖는 제2도전층을 형성하는 공정, 제1도전층, 제1절연층 및 제2도전층을 패터닝하여 각 셀 단위로 한정된 스토리지 노드를 형성하는 공정, 제1절연층을 제거하여 이중 날개구조의 스토리지 전극을 형성하는 공정을 포함하여 이루어진다.
따라서, 비교적 단순한 공정으로, 보다 큰 용량을 가지는 캐패시터를 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 제1실시예에 의한 캐패시터 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다,
제3A도 내지 제3E도는 본 발명의 제2실시예에 의한 캐패시터 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
Claims (8)
- 반도체기판 상에 형성된 층간절연층을 식각하여 스토리지전극의 매몰콘택을 형성하는 공정; 결과물 상에, 상기 매몰콘택을 완전히 매립하며, 상기 층간절연층의 표면으로부터 일정 두께를 갖도록 제1도전층을 형성하는 공정; 상기 제1도전층 상에, 상기 매몰콘택부위에 개구부를 갖는 제1절연층을 형성하는 공정; 결과물 상에, 상기 개구부를 매립하며, 상기 제1절연층의 표면으로부터 일정두께를 갖는 제2도전층을 형성하는 공정; 상기 제1도전층, 제1절연층 및 제2도전층을 패터닝하여 각 셀 단위로 한정된 스토리지노드를 형성하는 공정 ; 상기 제1절연층을 제거하여 이중 날개구조의 스토리지 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1절연층은 소정의 등방성 식각에 대해, 상기 제1 및 제2도전층을 구성하는 물질과는 식각율이 다른 물질로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
- 제2항에 있어서, 상기 제1절연층은 고온 산화막(HTO)으로, 제1 및 제2도전층은 불순물이 도우프된 폴리실리콘으로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
- 반도체 기판 상에 형성된 층간절연층을 식각하여 스토리지 전극의 매몰콘택을 형성하는 제1공정 ; 결과물 상에, 상기 매몰콘택을 완전히 매립하며, 상기 층간절연층의 표면으로부터 일정 두께를 갖도록 제1도전층을 형성하는 제2공정; 상기 제1도전층 상에 제1절연층 및 제2도전층을 차례로 적층하는 제3공정; 상기 제1, 제2도전층 및 제1절연층을 이방성 식각하여 각 셀 단위로 한정된 스토리지 노드 패턴을 형성하는 제4공정; 상기 제1절연층의 가장자리로 부터 등방성 식각을 실시하여 상기 제1절연층의 일부를 남기는 제5공정 ; 결과물 전면에 도전물질을 증착하여 제3도전층을 형성하는 제6공정; 및 상기 제3도전층을 에치백하여 이중 날개구조의 스토리지전극을 형성하는 제7공정을 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.
- 제4항에 있어서, 상기 제1절연층은 소정의 등방성 식각에 대해, 상기 제1, 제2 및 제3도전층을 구성하는 물질과는 식각율이 다른 물질로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
- 제5항에 있어서, 상기 제1절연층은 고온 산화막(HTO)으로, 제1, 제2및 제3도전층은 불순물이 도우프된 폴리실리콘으로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
- 제4항에 있어서, 상기 제4공정은 플라즈마를 이용한 건식식각 공정으로, 인-사이튜(In-Situ)로 진행되는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.
- 제4항에 있어서, 상기 제3도전층을 에치백하는 제7공정은 플라즈마를 이용한 건식식각 공정으로, 별도의 마스크 없이 진행되는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034929A KR970023709A (ko) | 1995-10-11 | 1995-10-11 | 반도체 장치의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034929A KR970023709A (ko) | 1995-10-11 | 1995-10-11 | 반도체 장치의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970023709A true KR970023709A (ko) | 1997-05-30 |
Family
ID=66582585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034929A KR970023709A (ko) | 1995-10-11 | 1995-10-11 | 반도체 장치의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970023709A (ko) |
-
1995
- 1995-10-11 KR KR1019950034929A patent/KR970023709A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970023709A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR0147660B1 (ko) | 반도체방치의 커패시터 제조방법 | |
| KR960003772B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940001255A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100265992B1 (ko) | 반도체 장치의 캐패시터 전극 제조방법 | |
| KR100204019B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960015940A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970024146A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR960019732A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR960015939A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970018581A (ko) | 반도체장치의 캐패시터의 제조방법(Method of fabricating capacitor of semiconductor device) | |
| KR970054060A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR930017176A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR960009172A (ko) | 적층형 캐패시터 제조방법 | |
| KR930018731A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR970024178A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR960026656A (ko) | 캐패시터 형성방법 | |
| KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
| KR960043195A (ko) | 반도체 소자의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |