KR930017176A - 반도체장치의 커패시터 및 그 제조방법 - Google Patents
반도체장치의 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR930017176A KR930017176A KR1019920000881A KR920000881A KR930017176A KR 930017176 A KR930017176 A KR 930017176A KR 1019920000881 A KR1019920000881 A KR 1019920000881A KR 920000881 A KR920000881 A KR 920000881A KR 930017176 A KR930017176 A KR 930017176A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- layer
- storage electrode
- forming
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract 31
- 238000003860 storage Methods 0.000 claims abstract 9
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 5
- 239000000758 substrate Substances 0.000 claims 4
- 238000001039 wet etching Methods 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 235000012489 doughnuts Nutrition 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히, 스토리지전극, 유전체막 및 플레이트전극을 포함하는 반도체장치에 있어서, 두가지 물질층이 교대로 적층되어 형성된 평탄화층; 상기 평탄화층에 형성되어 있는 모양으로 형성된 공간부; 및 상기 평탄화층의 소정표면, 접촉창 및 공간부를 덮는 모양으로 형성된 스토리지전극을 포함하는 것을 특징으로 하는 반도체장치의 커패시터 및 그 제조방법을 제공한다. 따라서 셀커패시턴스 증가가 용이하면서도 자기평탄화가 가능한 커패시터를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3도는 본 발명의 방법에 의해 제조된 반도체 메모리장치를 도시한 단면도, 제4도는 본 발명에 의한 반도체 장치의 커패시터를 제조하기 위한 간략한 레이아웃도, 제5A도 내지 제5E도는 본 발명에 의한 반도체장치의 커패시터 제조방법을 설명하기 위한 단면도들.
Claims (20)
- 스토리지전극, 유전체막 및 플레이트전극을 포함하는 반도체장치에 있어서, 두가지 물질층이 교대로 적층되어 형성된 평탄화층; 상기 평탄화층에 형성되어 있는 접촉망; 평탄화층을 이루는 상기 두가지 물질층 중 한가지 물질층에만 형성되고 상기 접촉창을 중심으로 도너츠 모양으로 형성된 공간부; 및 상기 평탄화층의 소정표면, 접촉창 및 공간부를 덮는 모양으로 형성된 스토리지전극을 포함하는 것을 특징으로 하는 반동체장치의 커패시터.
- 제 1항에 있어서, 상기 한가지 물질층은 상기 스토리지전극의 두께보다 두배이상의 두께로 형성된 것을 특징으로 하는 반도체장치의 커패시터.
- 제 2항에 있어서, 상기 한가지 물질층은 약 3,000Å정도의 두께로, 상기 스토리지전극은 약 1,000Å정도의 두께로 형성된 것을 특징으로 하는 반도체장치의 커패시터.
- 스토리지전극, 유전체막 및 플레이트전극을 포함하는 반도체장치에 있어서, 상기 스토리지전극을 형성하는 공정은, 반도체기판 전면에 제1물질층과 제2물질층을 순차적으로 적충하는 공정; 트랜지스터의 소오스영역을 부분적으로 노출시키는 접촉창을 형성하는 공정; 상기 제1물질층을 부분적으로 제거하여 공간부를 형성하는 공정; 상기 접촉창 및 공간부를 포함한 결과를 전면에 도전물질을 증착하는 공정; 및 상기 도전물질을 각 셀 단위로 한정하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 반도체기판 전면에 제1물질층과 제 2물질층을 순차적으로 적층하는 공정전에, 트랜지스터를 구성하는 게이트전극을 감싸도록 기판전면에 제2물질층을 형성하는 공정이 선행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 5항에 있어서, 기판 전면에 제2물질층을 형성하는 공정은, 게이트전극의 측벽에 스페이서가 형성되지 않은 상태에서 진행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 상기 제1물질층을 구성하는 물질로, 소정의 이방성식각에 대해 상기 제2물질층을 구성하는 물질과는 그 식각율이 같고, 소정의 등방성식각에 대해 상기 제2물질층을 구성하는 물질과는 그 식각율일 다른 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 7항에 있어서, 상기 제1물질층은 산화물로 형성되고, 상기 제2물질층은 질환물로 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 8항에 있어서, 상기 산화물로 고온산화막을 사용하고, 상기 질화물로 실리콘나이트라이드를 사용하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제 4항에 있어서, 상기 제1물질층은 스토리지전극을 형성하는 상기 도전물질의 두께보다 2배이상 두껍게 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 10항에 있어서, 상기 제1물질층은 약 3,000Å정도의 두께로 형성되고, 상기 제2물질층은 약 1,000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 상기 제1물질층과 제2물질층은 순차적으로 적층하는 공정이후, 상기 제1물질층을 추가로 적층하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 12항에 있어서, 추가된 제1물질층은 약 300A정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 제1물질층과 제2물질층을 순차적으로 적층하는 공정은 1회이상 진행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 12항에 있어서, 상기 도전물질은 약 1,000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 상기 도전물질로 불순물이 도우프된 다결정 실리콘을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 상기 접촉창은 이방성식각에 의해 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 4항에 있어서, 상기 공간부는 등방성식각에 의해 형성되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 18항에 있어서, 상기 등방성식각은 BEO또는 SBEO를 사용한 습식식각공정인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제 19항에 있어서, 상기 습식식각은 약 70초동안 진행되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000881A KR960010732B1 (ko) | 1992-01-22 | 1992-01-22 | 반도체장치의 커패시터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000881A KR960010732B1 (ko) | 1992-01-22 | 1992-01-22 | 반도체장치의 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017176A true KR930017176A (ko) | 1993-08-30 |
| KR960010732B1 KR960010732B1 (ko) | 1996-08-07 |
Family
ID=19328183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000881A KR960010732B1 (ko) | 1992-01-22 | 1992-01-22 | 반도체장치의 커패시터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960010732B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388682B1 (ko) * | 2001-03-03 | 2003-06-25 | 삼성전자주식회사 | 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법 |
-
1992
- 1992-01-22 KR KR1019920000881A patent/KR960010732B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388682B1 (ko) * | 2001-03-03 | 2003-06-25 | 삼성전자주식회사 | 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960010732B1 (ko) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018927A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| KR960043227A (ko) | 디램(dram) 셀 및 그 제조 방법 | |
| KR910010745A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930017176A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| JPH04367828A (ja) | アクティブマトリクス基板の製造方法 | |
| KR0172560B1 (ko) | 반도체소자의 전하저장전극 제조방법 | |
| KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR970003807A (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법 | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| KR0132747B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0139801B1 (ko) | 2중포울리 플레이트를 이용한 스텍트 커패시터 제조방법 | |
| KR100306902B1 (ko) | 반도체장치의캐피시터제조방법 | |
| KR970003923A (ko) | 캐패시터 제조방법 | |
| KR940001255A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960019720A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930017171A (ko) | 커패시터 및 그 제조방법 | |
| KR970023709A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR910010514A (ko) | 반도체 기억장치 및 제조방법 | |
| KR950007076A (ko) | 반도체 장치의 메모리 셀 제조방법 및 구조 | |
| KR970054055A (ko) | 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020708 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |