KR950021663A - 반도체 소자의 스택 캐패시터 제조방법 - Google Patents
반도체 소자의 스택 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR950021663A KR950021663A KR1019930031170A KR930031170A KR950021663A KR 950021663 A KR950021663 A KR 950021663A KR 1019930031170 A KR1019930031170 A KR 1019930031170A KR 930031170 A KR930031170 A KR 930031170A KR 950021663 A KR950021663 A KR 950021663A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- polycrystalline silicon
- mask pattern
- capacitor
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 스택 캐패시터 제조방법에 관한 것으로, 산화막과 다결정 실리콘 단차 측면에 건식식각시 잔류하는 산화막과 다결정 실리콘을 이용하여 단차를 증가시키지 않으며 유효면적을 크게 하여 충분한 용량을 확보할 수 있는 반도체 소자의 스택 캐패시터 제조방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A내지 제1H도는 본 발명에 따른 반도체 소자의 스택 캐패시터 제조방법을 설명하기 위한 소자의 단면도.
Claims (1)
- 반도체 소자의 스택 캐패시터 제조방법에 있어서, 필드 산화막(2), 게이트산화막(4), 게이트 전극(4A)및 스페이서 산화막(5)이 형성된 실리콘 기판(1)에 소오스 영역(3)및 드레인 영역(3A)을 형성하고 전체 상부면에 층간 절연막(6), 평탄화 산화막(7)및 제1절연막(8)을 순차적으로 형성한 다음 마스크 공정 및 사진식각 공정을 하여 상기 소오스 영역(3)연결되도록 스토리지 노드 콘택을 형성하는 단계와, 상기 단계로부터 제1다결정 실리콘(9)을 전면 증착하여 상기 스토리지 노드 콘택을 매립한 후 다시 그 상부에 제2절연막(10)및 네가티브 감광막을 도포한 다음 캐패시터 마스크를 이용하여 노광 및 현상공정을 진행하여 감광막 마스크 패턴(30)이 형성되는 단계와, 상기 단계로부터 상기 감광막 마스크 패턴(30)을 이용하여 제2절연막(10)을 소정깊이 만큼 건식식각 공정을 거쳐 제지한 후 상기 감광막 마스크 패턴(30)을 제거하는 단계와, 상기 단계로부터 전체 상부면에 제2다결정 실리콘을 증착한 다음 전면식각하여 제2다결정 스페이스(11)가 형성되는 단계와, 상기 단계로부터 전체 상부면에 제3절연막(12)을 증착한 다음 전면식각하여 상기 제2절연막(10)이 제3절연막(12)의 추가 건식식각동안 일부의 제2절연막(10)이 식각되어 소정의 제1다결정 실리콘(9)이 표면에 노출되는 단계와, 상기 단계로부터 제3다결정 실리콘(13)을 전면에 증착하고다시 그 상부에 포지티브 감광막을 도포한 다음 캐패시터 마스크를 이용하여 감광막 마스크 패턴(30A)이 형성되는 단계와, 상기 단계로부터 상기 감광막 마스크 패턴(30A)를 이용하여 상기 제3다결정 실리콘(13), 제2절연막(10), 제1다결정실리콘(9)및 제1절연막(8)을 연속적으로 건식식각한후 감광막 마스크 패턴(30A)을 제거하는 단계와, 상기 단계로부터 제1, 제2및 제3절연막(8,10 및 12)과 평탄화 산화막(7) 및 다결정 실리콘과의 습식식각 선택비(예를 들어 9:1BOE∼30:1이상)를 이용하여 제3절연막(12)을 습식식각 공정으로 제거하여 캐패시터가 형성되는 단계와, 상기 단계로부터 상기의 캐패시터 표면에 유전 절연막(15)을 증착하고 그 상부에 제4다결정 실리콘(14)을 증착시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 스택 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031170A KR950021663A (ko) | 1993-12-30 | 1993-12-30 | 반도체 소자의 스택 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031170A KR950021663A (ko) | 1993-12-30 | 1993-12-30 | 반도체 소자의 스택 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021663A true KR950021663A (ko) | 1995-07-26 |
Family
ID=66853168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031170A KR950021663A (ko) | 1993-12-30 | 1993-12-30 | 반도체 소자의 스택 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021663A (ko) |
-
1993
- 1993-12-30 KR KR1019930031170A patent/KR950021663A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930015010A (ko) | 반도체 기억장치의 전하저장전극 제조방법 | |
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| JPH07153850A (ja) | 半導体素子のスタックキャパシタ形成方法 | |
| KR950021663A (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR950021621A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950021623A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950025993A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR940027165A (ko) | 반도체 소자의 적층구조 캐패시터 형성 방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960009152A (ko) | 반도체기억장치 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR970052320A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR960002839A (ko) | 반도체 기억장치 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR950021121A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |