KR920003523A - 반도체기억장치 및 그 제조방법 - Google Patents
반도체기억장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR920003523A KR920003523A KR1019910010927A KR910010927A KR920003523A KR 920003523 A KR920003523 A KR 920003523A KR 1019910010927 A KR1019910010927 A KR 1019910010927A KR 910010927 A KR910010927 A KR 910010927A KR 920003523 A KR920003523 A KR 920003523A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- dielectric layer
- mos transistor
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1실시예에 의한 DRAM의 메모리셀의 단면구조도이고,
제6A도, 제6B도, 제6C도, 제6D도, 제6E도, 제6F도, 제6G도, 제6H도, 제6I도, 제6J도, 제6K도, 제6L도 및 제6M도는 제1도에 표시하는 메모리 셀의 제조공정단면도이다.
제7도는 이 발명의 제2의 실시예에 의한 DRAM의 메모리셀의 단면구조도이다.
Claims (2)
- 반도체기판상에 한개의 MOS 트랜지서터와 한개의 커패시터로 이루어지는 메모리셀을 복수개배열한 기억영역을 가지는 반도체기억장치이고, 상기 반도체기판의 주표면에 형성된 상기 MOS 트랜지스터의 표면상을 덮고, 또한 상기 MOS 트랜지스터의 한쪽의 불순물영역에 달하는 개구부를 가지는 층간 절연층을 구비하고, 상기 메모리셀의 커패시터는, 상기 개구부를 제외하는 상기 층간 절연층의 표면상에 형성된 제1전극층과, 상기 제1전극층의 표면상에 형성된 제1유전체층과, 상기 층간 절연층의 상기 개구부내에 형성된 제1의 부분과, 이 제1의 부분에 면하고 상기 제1유전체층의 표면상에 선택적으로 연장존재한 제2의 부분을 가지는 제2전극층과, 상기 제2전극층의 상부표면 및 측부표면을 덮는 제2유전체층과, 상기 제1유전체층 및 상기 제2유전체층의 표면상에 형성된 제3전극층과를 구비하고, 상기 제1전극층과 상기 제3전극층의 각각은, 상기 기억영역 전체에 걸쳐서 연속적으로 뻗어있고, 상기 기억영역의 주연부(周緣部)에 있어서 서로 전기적으로 접속되어 있는 반도체기억장치.
- 한개의 MOS 트랜지스터와 한개의 스택크드 타입 커패시터로 이루어지는 메모리셀을 구비한 반도체기억장치의 제조방법이고, 반도체기판의 주표면에 상기 MOS 트랜지스터를 형성하는 공정과, 상기 MOS 트랜지스터가 형성된 상기 반도체기판의 주표면상을 층간 절연층으로 덮는 공정과, 상기 층간 절연층의 표면상에 제1도전층, 제1유전체층 및 제2도전층을 순차로 형성하는 공정과, 상기 제1도전층, 상기 제1유전체층 및 상기 제2도전층을 선택적으로 엣칭하여, 상기 MOS 트랜지스터의 한쪽의 불순물영역에 달하는 개구부를 형성하는 공정과, 상기 제2도전층의 표면상 및 상기 개구부의 내부에 절연층을 형성하여 선택적으로 엣칭제거하는것에 의하여 적어도 상기 개구부내에 노출한 상기 제1도전층의 측부표면을 덮는 측벽 절연층을 형성하는 공정과, 상기 개구부의 내부 및 상기 제2도전층의 표면상에 제3도전층을 형성하는 공정과, 상기 제3도전층 및 상기 제2도전층을 소정의 형상으로 패터닝하여, 상기 제1유전체층의 표면을 부분적으로 노출시키는 공정과, 상기 제3도전층 및 상기 제2도전층의 표면상에 제2유전체층을 형성하는 공정과, 상기 제1유전체층 및 상기 제2유전체층의 표면상에 제4도전층을 형성하는 공정과를 구비한, 반도체기억장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17800190 | 1990-07-03 | ||
| JP2-178001 | 1990-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003523A true KR920003523A (ko) | 1992-02-29 |
| KR960014970B1 KR960014970B1 (ko) | 1996-10-23 |
Family
ID=16040817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010927A KR960014970B1 (ko) | 1990-07-03 | 1991-06-28 | 반도체기억장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960014970B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371654B1 (ko) * | 1999-07-22 | 2003-02-11 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
-
1991
- 1991-06-28 KR KR1019910010927A patent/KR960014970B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371654B1 (ko) * | 1999-07-22 | 2003-02-11 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US6737314B2 (en) | 1999-07-22 | 2004-05-18 | Renesas Technology Corp. | Semiconductor device manufacturing method and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960014970B1 (ko) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006040A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR910019230A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
| KR860008609A (ko) | 반도체 기억장치와 제조방법 | |
| KR850007719A (ko) | 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법 | |
| KR920000136A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR930020690A (ko) | 동적 메모리 셀 | |
| KR930010013B1 (ko) | 다이나믹 랜덤 액세스 메모리 디바이스 | |
| KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR940012615A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR920020728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR920005349A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970067851A (ko) | 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법 | |
| KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
| KR900011011A (ko) | 반도체 기억장치와 그 제조방법 | |
| KR920003523A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR960012495A (ko) | 메모리 셀용 스위칭 트랜지스터 및 캐패시터 | |
| KR940022841A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR880005687A (ko) | 다이내믹 반도체 메모리용 기억셀 장치 | |
| KR920022528A (ko) | 스택 캐패시터 셀을 자는 반도체 메모리 디바이스 | |
| KR910010750A (ko) | 반도체 기억장치 | |
| US5747843A (en) | Semiconductor memory device | |
| KR900019236A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR920015464A (ko) | 반도체 장치의 전극배선층 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071010 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |