KR920013714A - 고집적 반도체 메모리장치 및 그 제조방법 - Google Patents

Abstract

내용 없음

Description

고집적 반도체 메모리장치 및 그 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 의한 고집적 반도체 메모리장치의 개략적인 사시도, 제2도는 본 발명에 의한 고집적 반도체 메모리장치의 평면 레이아웃도, 제3A도 내지 제3H도는 제2도의 AA선 단면구조를 통하여 본 본 발명에 의한 고집적 반도체 메모리장치의 바람직한 일 실시예의 공정순서를 나타낸 단면도.

Claims (14)

1. 하나의 스위칭트랜지스터와 하나의 커패시터로 이루어진 복수의 메모리셀을 매트릭스 모양으로 반도체 기판에 구비한 고집적 반도체 메모리장치에 있어서, 상기 커패시터는, 상기 스위칭 트랜지스터의 소오스영역과 연결되고, 상기 각 메모리셀 영역내에 고립된 하부도전층, 상기 하부도전층상에 수직으로 형성되고 어느 한 방향으로 달리는 적어도 하나 이상의 수직도전벽 및 상기 하부 도전층과 상기 수집도전벽과는 일정공간을 유지하면서 소정두께로 이들을 덮고, 그의 양단이 상기 하부도전층의 양단과 각각 연결되어 물결모양의 구조를 갖는 상부도전층으로 이루어진 스토리지 전극; 상기 스토리지전극의 표면에 도포되는 유전체막; 및 상기 유전체막 위에 형성되는 플레이트전극을 구비하는 것을 특징으로 하는 고집적 반도체 메모리 장치.
2. 제1항에 있어서, 상기 커패시터의 커패시턴스는 상기 수직도전벽의 높이 및 갯수를 조절하여 결정하는 것을 특징으로 하는 고집적 반도체 메모리장치.
3. 제1항에 있어서, 상기 스토리지전극의 하부도전층은 상기 스위칭트랜지스터의 소오스영역과 연결부분을 제외하고는 일정두께로 평평한 층 구조를 한 것을 특징으로 하는 고집적 반도체 메모리장치.
4. 제1항에 있어서, 상기 스토리지전극의 하부도전층을 상기 스위칭트랜지스터의 소오스영역과의 연결부분을 제외하고는 그의 하부 구조물의 표면굴곡에 따른 굴곡을 가지고 일정두께로 형성된 층 구조를 한 것을 특징으로 하는 고집적 반도체 메모리장치.
5. 제1항에 있어서, 상기 스토리지전극의 하부도전층의 상면은 평탄한 것을 특징으로 하는 고집적 반도체 메모리장치.
6. 제1항에 있어서, 상기 커패시터의 스토리지전극은 상기 각 메모리셀의 비트라인 형성후에 형성되는 것을 특징으로 하는 고집적 반도체 메모리장치.
7. 하나의 스위칭트랜지스터를 포함하는 복수의 메모리셀을 메트릭스 모양으로 반도체기판에 구비한 고집적 반도체 메모리장치에 있어서, 상기 반도체기판의 표면에 층간절연막을 형성하는 공정; 상기 각 스위칭트랜지스터의 소오스영역을 노축시키기 위해 층간절연막에 콘택홀을 형성하는 공정; 상기 콘택홀 형성이후 전 표면에 도전물질을 침적하여 제1도전층을 형성하는 공정; 상기 제1도전층 상에 어느 한 방향으로 달리는 스트립 모양의 수직도전벽들을 형성하되, 상기 수직도전벽들중 적어도 하나 이상의 수직도전벽들이 상기 각 메모리셀의 영역내에 배치되도록 형성하는 공정; 상기 제1도전층 및 상기 스트립 모양의 수직도전벽들 위에 상기 수집도전벽들이 달리는 방향으로 연장되고, 상기 방향과 수직방향에 대해서는 물결모양의 수직단면구조를 가지며, 상기 각 메모리셀의 영역단위로 서로 고립되는 절연막패턴을 형성하는 공정; 상기 절연막패턴 형성 이후, 전 표면에 도전물질을 침적하여 물결모양의 수직단면구조를 가지는 제3도전층을 형성하는 공정; 상기 제3도전층상에 스토리지전극용마스크패턴을 적용하여 상기 제3도전층, 수직도전벽 및 제1도전층들을 선택적으로 식각한 후, 상기 절연막패턴을 제거하여 상기 각 메모리셀의 스토리지 전극을 형성하는 공정; 및 상기 스토리지전극 형성이후, 상기 스토리지전극의 전 표면에 유전체막을 도포하고 이어서 제4도전층을 침적하여 상기 모든 메모리셀들의 공통 플레이트 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
8. 제7항에 있어서, 상기 수직도전벽들을 형성하는 공정은 상기 제1도전층상에 어느 한 방향으로 달리는 스트립 모양의 두꺼운 절연막패턴을 형성하고 난 후, 그 위에 제2도전층을 침적하고, 그 다음, 상기 침적된 제2도전층을 이방성 에칭하여 상기 스트립 모양의 두꺼운 절연막 패턴의 측벽에 상기 제2도전층으로 된 스페이서를 남긴 후, 상기 스트립 모양의 절연막 패턴을 제거하여 수직도전벽을 형성하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
9. 제8항에 있어서, 상기 스트립 모양의 절연막패턴을 제거한 후 상기 스페이서의 첨두를 둥글에 가공하는 공정을 더 구비하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
10. 제7항에 있어서, 상기 수직도전벽들을 형성하는 공정은 상기 제1도전층을 두껍게 형성하고 이 두 꺼운 제1도전층 상에 어느 한 방향으로 달리는 스트립 모양의 제1절연막패턴을 형성하고 난 후, 그 위에 상기 제1절연막과 에칭 선택비가 다른 제2절연물을 침적하고 이어서 침적된 제2절연물질층을 이방성 에칭하여 상기 스트립모양의 제1절연막패턴의 측벽에 상기 제2절연물질로 된 스페이서를 남기고, 상기 스트립 모양의 제1절연막 패턴을 제거한 다음 상기 남겨진 스페이서를 마스크로 사용하여 상기 두꺼운 제1도전층을 소정의 깊이로 식각해서 수직도전벽을 형성하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
11. 제7항에 있어서, 상기 절연막패턴을 제거하는 공정은 습식식각방법을 사용하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
12. 제7항에 있어서, 상기 콘택홀 형성공정 이전에 상기 층간절연막의 표면에 평탄화층을 형성하고 그 위에박막의 식각저지층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
13. 제10항에 있어서, 상기 제1절연막패턴은 질화막으로 형성하고 제2절연막 패턴은 산화막으로 형성하는 것을 특징으로 하는 고집적 반도체 메모리 장치의 제조방법.
14. 하나의 스위칭 트랜지스터를 포함하는 복수의 메모리셀을 매트릭스 모양으로 반도체기판에 구비한 고집적반도체 메모리장치에 있어서, 상기 반도체기판의 표면에 층간절연막을 형성하는 공정; 상기 층간절연막의 표면에 표면 평탄화층, 박막의 식각저지층 및 절연층을 순차적으로 형성하는 공정; 상기 각 스위칭트랜지스터의 소오스영역을 노출시키기 위해 상기 절여층, 식각저지층, 표면평탄화층 및 층간절연막에 콘택홀을 형성하는 공정; 상기 콘택홀 형성이후, 전표면에 도전물질을 침적하여 제1도전층을 형성하는 공정; 상기 제1도전층 상에 어느 한 방향으로 달리는 스트립 모양의 수직도전벽들을 형성하되, 상기 수직도전벽들증 적어도 하나이상의 수직도전벽들이 상기 각 메모리셀의 영역내에 배치되도록 형성하는 공정; 상기 제1도전층 및 상기 스트립모양의 수직도전벽들위에 상기 수직도전벽들이 달리는 방향으로 연장되고 상기 방향과 수직방향에 대해서는 물결모양의 수직단변 구조를 가지고 상기 각 메모리셀의 영역 단위로 서로 고립되는 절연막패턴을 형성하는 공정; 상기 절연막패턴 형성이후 전표면에 도전물질을 침적하여 물결모양의 수직단면구조를 가지는 제3도전층을 형성하는 공정, 상기 제3도전층상에 스토리지전극요 마스크패턴을 적용하여 상기 제3도전층, 수직도전벽 및 제1도전층들을 선택적으로 식각하고, 상기 산화막 패턴을 제거한후, 상기 식각저지층 상의 절연층을 제거하여 상기 메모리셀들의 각 스토리지전극패턴을 형성하는 공정; 및 상기 스토리전극 형성이후, 상기 스토리지전극의 전 표면에 유전체막을 도포하고, 이어서 제4도전층을 침적하여 상기 모든 메모리셀들의 공통 플레이트 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 고집적 반도체 메모리장치의 제조방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.