KR950024343A - 반도체 메모리 셀 제조방법 - Google Patents
반도체 메모리 셀 제조방법 Download PDFInfo
- Publication number
- KR950024343A KR950024343A KR1019940000607A KR19940000607A KR950024343A KR 950024343 A KR950024343 A KR 950024343A KR 1019940000607 A KR1019940000607 A KR 1019940000607A KR 19940000607 A KR19940000607 A KR 19940000607A KR 950024343 A KR950024343 A KR 950024343A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- memory cell
- dummy
- word line
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 메모리셀 어레이 영역과 주변회로부의 사이의 경계 영역에서 칩사이즈 증가에 영향을 미치지 않으면서 프로세스 더미소자를 효과적으로 레이아웃 시켜서 단차를 원만하게 하려는 것으로, 주변회로부영역과 메모리셀 어레이 영역사이의 경계영역에 기존의 하나의 더미셀과 하나의 더미워드라인에 추가하여 제2더미 워드라인과, 이제2더미워드라인의 메모리셀 영역측의 상부 일부분에 더미셀의 캐패시터 플레이트전극단부가 토끼귀모양으로 상향으로 연장되며 형성된 토끼귀단부를 형성하는 단계를 포함하는 반도체 메모리 셀 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 : 본 발명의 프로세서 더미 소자를 가진 반도체 메모리 셀 제조방법을 설명하기 위해 일부 단부 구조를 보인 도면.
Claims (4)
- 주변회로부영역과 메모리셀 어레이 영역사이의 경계영역에 하나의 트랜지스터 하나의 저장용캐패시터로 구성된 하나의 더미셀과, 제1더미워드라인 및 제2더미 워드라인과, 주변회로부측에 위치한 제2더미워드라인의 메모리셀 영역측의 상부 일부분에 더미셀의 캐패시터 플레이트전극단부가 토끼귀모양으로 상향으로 연장되여 형성된 토끼귀단부를 포함하는 더미소자를 형성하여 주변회로부영역과 메모리셀 어레이 영역사이의 경계영역의 경사를 완만하게 하는 것이 특징인 반도체 메모리 셀 제조방법.
- 제1항에 있어서, 상기 제2더미워드라인 상부에 배선층이 지나가도록 배열하는 것이 특징인 반도체 메모리 셀 제조방법.
- 제1항에 있어서, 상기 제2더미워드라인 상부에 2개의 배선층이 지나가며 , 2개의 배선층이 제2더미워드라인 상부에서 서로 연결되는 콘택부를 가지도록 배열하는 것이 특징인 반도체 메모리 셀 제조방법.
- 반도체 메모리 소자 제조 방법에 있어서, 반도체 기판에 활성영역과 격리영역을 구분하는 필드 옥사이드를 형성하고, 활성영역에 게이트 옥사이드와 게이트 전극을 형성할 때 메모리 셀 어레이 영역과 주변 회로부 영역 사이의 경계영역에 필드 절연층위에 제1 및 제2더미 워드라인을 형성하는 단계, 게이트 전극 양편에 소스/드레인 영역을 형성하여 트렌지스트 소자를 형성한 후, 전면을 절연층으로 덮고 모모리 셀의 캐패시터 전극과 패스 트랜지스터의 드레인 전극을 연결하기 의하여 콘텍홀을 연 다음, 캐패시터의 저장전극인 노드 전극을 형성하고, 노드전극 표면에 유전막을 입히고 유전막 표면에 캐패시터의 플레이트 전극을 형성하며, 이 때 플레이트 전극을 필드 절연막위에 주변회로쪽에 위치한 제2더미워드라인위에까지 연장하여 토끼귀모양으로 된 토끼귀단부를 형성하는 단계. 트랜지스터의 소스에 비트라인을 연결하고, 전면을 절연층으로 덮고 메탈 라인들을 형성하는 공정을 포함하여 이우어지는 반도체 메모리 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940000607A KR0148510B1 (ko) | 1994-01-14 | 1994-01-14 | 반도체 메모리 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940000607A KR0148510B1 (ko) | 1994-01-14 | 1994-01-14 | 반도체 메모리 셀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950024343A true KR950024343A (ko) | 1995-08-21 |
| KR0148510B1 KR0148510B1 (ko) | 1998-10-15 |
Family
ID=19375659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940000607A KR0148510B1 (ko) | 1994-01-14 | 1994-01-14 | 반도체 메모리 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0148510B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431712B1 (ko) * | 1997-06-26 | 2004-07-30 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702308B1 (ko) * | 2000-06-29 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1994
- 1994-01-14 KR KR1019940000607A patent/KR0148510B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431712B1 (ko) * | 1997-06-26 | 2004-07-30 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0148510B1 (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
| KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
| KR970008611A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR930003329A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| KR950012723A (ko) | 반도체장치 및 그 제조방법 | |
| KR910019230A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR850007719A (ko) | 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법 | |
| KR950015659A (ko) | 고집적 반도체장치 및 그 제조방법 | |
| KR950007122A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| KR940027149A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR960006068A (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR950021083A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970003831A (ko) | 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법 | |
| KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR950021602A (ko) | 셀 선택 트랜지스터의 제어전극 상에 형성된 정보 축적 용량 소자를 각각 가지는 메모리 셀을 포함하는 반도체 기억장치와 그 제조방법 | |
| KR970067851A (ko) | 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법 | |
| KR950024343A (ko) | 반도체 메모리 셀 제조방법 | |
| KR920022512A (ko) | 반도체 메모리 장치와 그 제조방법 | |
| KR960012495A (ko) | 메모리 셀용 스위칭 트랜지스터 및 캐패시터 | |
| JPH05243517A (ja) | 半導体装置 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960030419A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR950026000A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |